JPH0738587B2 - 多重アナログ信号の増幅・サンプル装置 - Google Patents
多重アナログ信号の増幅・サンプル装置Info
- Publication number
- JPH0738587B2 JPH0738587B2 JP61304065A JP30406586A JPH0738587B2 JP H0738587 B2 JPH0738587 B2 JP H0738587B2 JP 61304065 A JP61304065 A JP 61304065A JP 30406586 A JP30406586 A JP 30406586A JP H0738587 B2 JPH0738587 B2 JP H0738587B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- amplification
- sample
- amplifying
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
- G01V1/00—Seismology; Seismic or acoustic prospecting or detecting
- G01V1/24—Recording seismic data
- G01V1/245—Amplitude control for seismic recording
Landscapes
- Engineering & Computer Science (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Acoustics & Sound (AREA)
- Environmental & Geological Engineering (AREA)
- Geology (AREA)
- General Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Geophysics (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔発明の分野〕 本発明は多重アナログ信号、特に地震信号を増幅・サン
プルする装置に関する。この装置は、地震ストリーマ内
に配設される１個または１個以上のセンサにより供給さ
れる信号を、アナログ・ディジタル変換器によりディジ
タル化しかつ記録する前に、増幅・サンプルする地震デ
ータ捕捉チェインに含ませることができる。
プルする装置に関する。この装置は、地震ストリーマ内
に配設される１個または１個以上のセンサにより供給さ
れる信号を、アナログ・ディジタル変換器によりディジ
タル化しかつ記録する前に、増幅・サンプルする地震デ
ータ捕捉チェインに含ませることができる。
従来の方法では、頭部に配設されるマルチプレクサから
の信号は直列に配置されるとともに各々の利得が一定な
一連の増幅要素に加えられる。選択回路が各信号をその
振幅に対応して通過させる増幅ユニットの数を選定し、
もって最適レベルに到達させ、かつ得られる増幅ユニッ
トの出力をアナログ・ディジタル変換器の入力に切換え
るようにしている。異なるステージの利得はすべて同一
またはすべて互いに異なり、例えば任意のステージの利
得が前段のステージの利得の値の２乗になる。このよう
な増幅チェインは例えばフランス特許第2,110,758号ま
たは第2,373,914号に記載されている。
の信号は直列に配置されるとともに各々の利得が一定な
一連の増幅要素に加えられる。選択回路が各信号をその
振幅に対応して通過させる増幅ユニットの数を選定し、
もって最適レベルに到達させ、かつ得られる増幅ユニッ
トの出力をアナログ・ディジタル変換器の入力に切換え
るようにしている。異なるステージの利得はすべて同一
またはすべて互いに異なり、例えば任意のステージの利
得が前段のステージの利得の値の２乗になる。このよう
な増幅チェインは例えばフランス特許第2,110,758号ま
たは第2,373,914号に記載されている。
頭部にマルチプレクサをもち、カスケードに接続された
ユニット増幅器からなる増幅器は多くの欠点を有する。
信号が通る異なるステージに生ずる遅延が集積し、そこ
に加えられる合計利得が高い程その遅延は大きくなり、
前記増幅器は結果として遅動性となる。アナログ・ディ
ジタル変換器に対して適当なレベルとなるような出力を
選定するためのステップの持続時間はチェインが長い程
大きくなる。
ユニット増幅器からなる増幅器は多くの欠点を有する。
信号が通る異なるステージに生ずる遅延が集積し、そこ
に加えられる合計利得が高い程その遅延は大きくなり、
前記増幅器は結果として遅動性となる。アナログ・ディ
ジタル変換器に対して適当なレベルとなるような出力を
選定するためのステップの持続時間はチェインが長い程
大きくなる。
さらにまた、頭部のマルチプレクサの出力に得られる信
号サンプル値の記憶は、サンプル・ホールドユニット型
の記憶要素により行われるが、このユニットの欠点は、
一般に、連続するサンプル間に偽信号を発生すること
で、加えられる信号の変動幅が大きいほどこの偽信号が
感知され易い。増幅器の前に生ずる偽信号による誤差は
増幅ステージ・チェインの全体に亘って増幅されてしま
う。
号サンプル値の記憶は、サンプル・ホールドユニット型
の記憶要素により行われるが、このユニットの欠点は、
一般に、連続するサンプル間に偽信号を発生すること
で、加えられる信号の変動幅が大きいほどこの偽信号が
感知され易い。増幅器の前に生ずる偽信号による誤差は
増幅ステージ・チェインの全体に亘って増幅されてしま
う。
本発明による装置は従来装置の欠点を解消する。この装
置は、各多重信号を数個の異なる増幅利得で増幅・サン
プルする手段と、増幅した信号の振幅を予定の基準電圧
と比較する手段と、異なる増幅利得で増幅された信号の
うち、最適な利得で増幅された信号を選定する手段とを
含む。この装置において、増幅・サンプル手段は、利得
が互いに異なる３つの増幅・サンプル手段と、利得を所
定のいくつかの値に選定す得る可変利得増幅器と、前者
の３つの増幅・サンプル手段のうちの１つを可変利得増
幅器に選定的に接続する接続手段とを含むが、この時選
定された増幅・サンプル手段の利得と可変利得増幅器の
利得の値とは、多重化信号に加えられる全利得が単位利
得値のべき乗となるように選定される。べき数は連続的
な幾つかの値をとり得る。
置は、各多重信号を数個の異なる増幅利得で増幅・サン
プルする手段と、増幅した信号の振幅を予定の基準電圧
と比較する手段と、異なる増幅利得で増幅された信号の
うち、最適な利得で増幅された信号を選定する手段とを
含む。この装置において、増幅・サンプル手段は、利得
が互いに異なる３つの増幅・サンプル手段と、利得を所
定のいくつかの値に選定す得る可変利得増幅器と、前者
の３つの増幅・サンプル手段のうちの１つを可変利得増
幅器に選定的に接続する接続手段とを含むが、この時選
定された増幅・サンプル手段の利得と可変利得増幅器の
利得の値とは、多重化信号に加えられる全利得が単位利
得値のべき乗となるように選定される。べき数は連続的
な幾つかの値をとり得る。
第１実施例において、第１の増幅・サンプル手段は利得
が１である第１サンプル・ホールド回路を含み、第２の
増幅・サンプル手段は出力が第２サンプル・ホールド回
路の入力に接続される一定利得を有する増幅器を含み、
第３の増幅・サンプル手段は、これも前記一定利得の増
幅器の出力に接続される、予め定めた増幅利得を有する
第３のサンプル・ホールド回路を含む。
が１である第１サンプル・ホールド回路を含み、第２の
増幅・サンプル手段は出力が第２サンプル・ホールド回
路の入力に接続される一定利得を有する増幅器を含み、
第３の増幅・サンプル手段は、これも前記一定利得の増
幅器の出力に接続される、予め定めた増幅利得を有する
第３のサンプル・ホールド回路を含む。
第２実施例においては、第１の増幅・サンプル手段は利
得が１である第１のサンプル・ホールド回路と、加えら
れる信号を予定の一定の利得で増幅するようにした第２
のサンプル・ホールド回路と、これも加えられる信号を
一定の利得で増幅するようにした第３のサンプル・ホー
ルド回路とを含み、これら３つのサンプル・ホールド回
路は直列に接続され、前段の出力は後段の入力に接続さ
れ、それらの出力はそれぞれ接続手段すなわちスイッチ
に接続されている。
得が１である第１のサンプル・ホールド回路と、加えら
れる信号を予定の一定の利得で増幅するようにした第２
のサンプル・ホールド回路と、これも加えられる信号を
一定の利得で増幅するようにした第３のサンプル・ホー
ルド回路とを含み、これら３つのサンプル・ホールド回
路は直列に接続され、前段の出力は後段の入力に接続さ
れ、それらの出力はそれぞれ接続手段すなわちスイッチ
に接続されている。
第３の実施例においては、３つの増幅・サンプル手段の
各々は一定の利得を有する増幅ステージと、サンプル・
ホールド回路とを含み、３つの増幅ステージは直列に相
互接続され、前段の出力は後段の入力に接続され、３つ
のサンプル・ホールド回路は、その入力が３つの増幅ス
テージの出力に、その出力が接続手段に接続される。
各々は一定の利得を有する増幅ステージと、サンプル・
ホールド回路とを含み、３つの増幅ステージは直列に相
互接続され、前段の出力は後段の入力に接続され、３つ
のサンプル・ホールド回路は、その入力が３つの増幅ス
テージの出力に、その出力が接続手段に接続される。
好ましい実施例において、基本利得値ｇを２として説明
する。本発明の装置は次の点で有利である： ［１］サンプル・増幅はチャンネルと利得とを選定する
短いサイクルの後に行われるが、選定する利得がきわめ
て大きい値、例えば211にもなり得る。且つこれを可能
とする回路要素は極めて少ない。
する。本発明の装置は次の点で有利である： ［１］サンプル・増幅はチャンネルと利得とを選定する
短いサイクルの後に行われるが、選定する利得がきわめ
て大きい値、例えば211にもなり得る。且つこれを可能
とする回路要素は極めて少ない。
［２］増幅に必要な利得の主要部分は、固定利得をもつ
増幅器およびサンプル・ホールド回路によって得られる
ので、アナログスイッチの使用による乱れを抑制し正確
さを向上させる。
増幅器およびサンプル・ホールド回路によって得られる
ので、アナログスイッチの使用による乱れを抑制し正確
さを向上させる。
［３］サンプル・ホールド回路の数が限定されているこ
とと、増幅器・サンプルチェインの中に占める位置のた
め、そこに加えられる信号の変動幅が、先頭部にマルチ
プレクサを使用する場合よりも小さくてすむこととによ
って、連続するサンプル信号の間の偽信号を少なくして
いる。
とと、増幅器・サンプルチェインの中に占める位置のた
め、そこに加えられる信号の変動幅が、先頭部にマルチ
プレクサを使用する場合よりも小さくてすむこととによ
って、連続するサンプル信号の間の偽信号を少なくして
いる。
以下、本発明を実施例について図面を参照して説明す
る。
る。
第１図に示す第１実施例において、この装置は３個の増
幅・サンプル手段から成る増幅アセンブリを含む。第１
の手段は、装置の入力に接続されるとともに利得g1が１
のサンプル・ホールド回路（１）を含む。第２の手段
は、該装置の入力に接続されるとともに利得g2が16の増
幅器（２）を含む。該増幅器（２）の出力は、利得g3が
１である第２のサンプル・ホールド回路（３）の入力に
接続される。第３の手段は、入力が増幅器（２）の出力
に接続される利得g4が16の第３のサンプル・ホールド回
路（４）を含む。
幅・サンプル手段から成る増幅アセンブリを含む。第１
の手段は、装置の入力に接続されるとともに利得g1が１
のサンプル・ホールド回路（１）を含む。第２の手段
は、該装置の入力に接続されるとともに利得g2が16の増
幅器（２）を含む。該増幅器（２）の出力は、利得g3が
１である第２のサンプル・ホールド回路（３）の入力に
接続される。第３の手段は、入力が増幅器（２）の出力
に接続される利得g4が16の第３のサンプル・ホールド回
路（４）を含む。
サンプル・ホールド回路（１），（３），（４）は、例
えば、品番SMP11としてPMIにより、および品番LF198と
してナショナル・セミ・コンダクタにより製造された集
積回路の形のものが使用される。もちろん、これらの品
番に限定されるものではない。これらサンプル・ホール
ド回路の各々は、スイッチＩ（第２図）を介し直列に接
続される２つの増幅器（ａ′１），（ａ′２）を有する
（第２図）。このサンプル・ホールド回路の１端子と接
地との間に記憶容量Ｃが接続される。第２端子に、信号
E/Bを加えてスイッチＩを制御する。この信号の論理地
が０のとき、スイッチＩは閉じ、信号サンプルの値が容
量Ｃに負荷される（サンプリング・フェーズ）。論理値
が１である信号により、スイッチＩを開き、この信号サ
ンプルは容量Ｃに蓄積される。
えば、品番SMP11としてPMIにより、および品番LF198と
してナショナル・セミ・コンダクタにより製造された集
積回路の形のものが使用される。もちろん、これらの品
番に限定されるものではない。これらサンプル・ホール
ド回路の各々は、スイッチＩ（第２図）を介し直列に接
続される２つの増幅器（ａ′１），（ａ′２）を有する
（第２図）。このサンプル・ホールド回路の１端子と接
地との間に記憶容量Ｃが接続される。第２端子に、信号
E/Bを加えてスイッチＩを制御する。この信号の論理地
が０のとき、スイッチＩは閉じ、信号サンプルの値が容
量Ｃに負荷される（サンプリング・フェーズ）。論理値
が１である信号により、スイッチＩを開き、この信号サ
ンプルは容量Ｃに蓄積される。
E/B1・E/B2,E/B3はそれぞれ、３つのサンプル・ホール
ド回路（１），（３），（４）に対する制御信号であ
る。
ド回路（１），（３），（４）に対する制御信号であ
る。
３つのサンプル・ホールド回路の出力は、それぞれ３つ
の電子スイッチ（S1），（S2），（S3）を介し、通常の
フィードバック回路網によりいくつかの予定の利得値を
とりうる第２の増幅ステージすなわち可変利得増幅器
（５）の非反転入力に接続される。この回路網は、増幅
器（６）の出力を接地に接続する４個の直列に接続され
た抵抗（R1），（R2），（R3），（R4）を含む。増幅器
（６）の反転入力は第１スイッチ（I1）を介して該増幅
器（６）の出力に直接に接続され、また、第２スイッチ
（I2）を介して抵抗（R1）と（R2）の接続点に接続さ
れ、同様に、第３スイッチ（I3）を介して抵抗（R2）と
（R3）の接続点に、および、第４スイッチ（I4）を介し
て抵抗（R3）と（R4）の接続点に接続される。
の電子スイッチ（S1），（S2），（S3）を介し、通常の
フィードバック回路網によりいくつかの予定の利得値を
とりうる第２の増幅ステージすなわち可変利得増幅器
（５）の非反転入力に接続される。この回路網は、増幅
器（６）の出力を接地に接続する４個の直列に接続され
た抵抗（R1），（R2），（R3），（R4）を含む。増幅器
（６）の反転入力は第１スイッチ（I1）を介して該増幅
器（６）の出力に直接に接続され、また、第２スイッチ
（I2）を介して抵抗（R1）と（R2）の接続点に接続さ
れ、同様に、第３スイッチ（I3）を介して抵抗（R2）と
（R3）の接続点に、および、第４スイッチ（I4）を介し
て抵抗（R3）と（R4）の接続点に接続される。
抵抗（R1〜R4）の値は、それぞれスイッチ（I1），
（I2），（I3）またはI4）を選択的に閉じることによっ
て、可変利得増幅器（５）の利得Ｇが1,2,4または８の
値を選択的にとり得るように選定される。
（I2），（I3）またはI4）を選択的に閉じることによっ
て、可変利得増幅器（５）の利得Ｇが1,2,4または８の
値を選択的にとり得るように選定される。
スイッチ（S1），（S2），（S3）とスイッチ（I1），
（I2），（I3）を適切に選択することにより、増幅ステ
ージからの信号を最適レベルのものにするための利得が
選定される。この選定は、可変利得増幅器（５）の出力
電圧VSを、例えば、一方が正のVR+で他方が負のVR-であ
る同一絶対値を有する２つの基準電圧と比較するように
した２つの比較増幅器（A1），（A2）を含む周知の比較
回路（７）からの信号CP/の関数として得られる。比較
増幅器（A1），（A2）の出力はORゲート（８）の入力に
接続される。このゲートにより送られる信号CP/Mは、チ
ェーンの出力信号が２つの対称基準電圧VR+とVR-との間
にあるか、VR+より大きいか、またはVR-より小さいかに
より異なる。定めにより、信号CPの論理値は、|VS|＞VR
のときＯで、|VS|＜VRのとき１であり、ここでVRは電圧
VR+とVR-に共通する絶対値である。
（I2），（I3）を適切に選択することにより、増幅ステ
ージからの信号を最適レベルのものにするための利得が
選定される。この選定は、可変利得増幅器（５）の出力
電圧VSを、例えば、一方が正のVR+で他方が負のVR-であ
る同一絶対値を有する２つの基準電圧と比較するように
した２つの比較増幅器（A1），（A2）を含む周知の比較
回路（７）からの信号CP/の関数として得られる。比較
増幅器（A1），（A2）の出力はORゲート（８）の入力に
接続される。このゲートにより送られる信号CP/Mは、チ
ェーンの出力信号が２つの対称基準電圧VR+とVR-との間
にあるか、VR+より大きいか、またはVR-より小さいかに
より異なる。定めにより、信号CPの論理値は、|VS|＞VR
のときＯで、|VS|＜VRのとき１であり、ここでVRは電圧
VR+とVR-に共通する絶対値である。
比較回路（７）から送られる信号CP/は、相互に接続さ
れたいくつかの論理素子により形成される選択回路
（９）に加えられる。この選択回路（９）は、第５図の
選択線図および以下に述べる論理式に従って、サンプル
・ホールド回路、（１），（３），（４）のための制御
信号E/B1,E/B2,E/B3と、スイッチ（S1），（S2），
（S3）を制御する信号（s1），（s2），（s3）と、スイ
ッチ（I1），（I2），（I3），（I4）を制御する信号
（i1），（i2），（i3），（i4）とを発生させる。
れたいくつかの論理素子により形成される選択回路
（９）に加えられる。この選択回路（９）は、第５図の
選択線図および以下に述べる論理式に従って、サンプル
・ホールド回路、（１），（３），（４）のための制御
信号E/B1,E/B2,E/B3と、スイッチ（S1），（S2），
（S3）を制御する信号（s1），（s2），（s3）と、スイ
ッチ（I1），（I2），（I3），（I4）を制御する信号
（i1），（i2），（i3），（i4）とを発生させる。
装置の入力に加えられる信号サンプルを増幅する各サイ
クルは、次のようになる。
クルは、次のようになる。
（Ｉ）初期ステップとしてのサンプリング・ステップE0
においては、入力信号がサンプル・ホールド回路（１）
に加えらる、増幅器（２）において利得が16で増幅され
た信号がサンプル・ホールド回路（３），（４）に加え
られる。
においては、入力信号がサンプル・ホールド回路（１）
に加えらる、増幅器（２）において利得が16で増幅され
た信号がサンプル・ホールド回路（３），（４）に加え
られる。
（II）これに続く４つのステップE1,E2,E3およびE4にお
いては、電圧を記憶し、記憶した電圧の１つを選定して
可変利得増幅器（５）に供給する。これらの４つのステ
ップの間に、この装置が接続されるべき下流の機器（例
えば、アナログ・ディジタル変換器）の処理し得る最大
レベルに適合した出力を得るように、可変利得増幅器
（５）の利得値を選び、かつスイッチ（S1），（S2），
（S3）のうちの適切なものを選ぶ。
いては、電圧を記憶し、記憶した電圧の１つを選定して
可変利得増幅器（５）に供給する。これらの４つのステ
ップの間に、この装置が接続されるべき下流の機器（例
えば、アナログ・ディジタル変換器）の処理し得る最大
レベルに適合した出力を得るように、可変利得増幅器
（５）の利得値を選び、かつスイッチ（S1），（S2），
（S3）のうちの適切なものを選ぶ。
以下の記述において、スイッチＳ（S1〜S3）またはスイ
ッチＩ（I1〜I4）の制御信号を、適当な添字を付した小
文字のｓまたはｉで表わす。この信号の論理値が１であ
ると、スイッチＳまたはスイッチＩは閉じる。逆に、論
理値０では、スイッチを開く。また、CP/＝１は|VS|＜V
Rを意味し、CP/＝０は|VS|＞VRを意味するよう定める。
ッチＩ（I1〜I4）の制御信号を、適当な添字を付した小
文字のｓまたはｉで表わす。この信号の論理値が１であ
ると、スイッチＳまたはスイッチＩは閉じる。逆に、論
理値０では、スイッチを開く。また、CP/＝１は|VS|＜V
Rを意味し、CP/＝０は|VS|＞VRを意味するよう定める。
この目的は出力が事前に選定された電圧（VR-〜RR+）の
範囲におさまるようにするために必要な増幅度をサンプ
ル信号に与えることであって、サンプルはつぎに示すよ
うなステップを次々と踏んで処理される。
範囲におさまるようにするために必要な増幅度をサンプ
ル信号に与えることであって、サンプルはつぎに示すよ
うなステップを次々と踏んで処理される。
ステップE0（第５図参照） 選択回路（９）は、論理レベル０の信号E/B1,E/B2,E/B3
をサンプル・ホールド回路（１），（３），（４）に加
え、その各々の中にあるスイッチＩを閉じる（第２図に
示す）。次にスイッチS3を閉じて、ステップE0中に比較
信号により得られた値CP/0を記憶する。
をサンプル・ホールド回路（１），（３），（４）に加
え、その各々の中にあるスイッチＩを閉じる（第２図に
示す）。次にスイッチS3を閉じて、ステップE0中に比較
信号により得られた値CP/0を記憶する。
これはつぎの論理式により表示出来る。
E/B1＝E/B2＝E/B3＝０ s1＝s2＝０ i1＝１（Ｇ＝１） s3＝１ i2＝i3＝i4＝０ CP/→CP/0 ステップE1 選択回路（９）は、論理レベル１の信号E/B1,E/B2,E/B3
をサンプル・ホールド回路（1,3,4）に加えてそれぞれ
のスイッチＩを開いてサンプルの振幅を容量Ｃ（第２
図）に記憶させる。スイッチ（I1）は、閉じたままで可
変利得増幅器（５）を利得１に保持している。スイッチ
（S1）は開放したままにする。スイッチ（S2）と（S3）
の状態は、前ステップ中に記憶されたCP/0値か、この値
の共やく値であるCP/0かにより定まる。ステップE1中に
信号を比較して得られた新たな値CP/1が記憶される。ス
テップE1はつぎの論理式により要約される。
をサンプル・ホールド回路（1,3,4）に加えてそれぞれ
のスイッチＩを開いてサンプルの振幅を容量Ｃ（第２
図）に記憶させる。スイッチ（I1）は、閉じたままで可
変利得増幅器（５）を利得１に保持している。スイッチ
（S1）は開放したままにする。スイッチ（S2）と（S3）
の状態は、前ステップ中に記憶されたCP/0値か、この値
の共やく値であるCP/0かにより定まる。ステップE1中に
信号を比較して得られた新たな値CP/1が記憶される。ス
テップE1はつぎの論理式により要約される。
E/B1＝E/B2＝E/B3＝１ s1＝０ i1＝１（Ｇ＝１） s2＝▲▼/0 i2＝i3＝i4＝０ s3＝CP/0 CP/→CP/1 ステップE2 サンプル・ホールド回路は保持状態のままである。３つ
のスイッチ（S1），（S2），（S3）の位置は、先行の２
つのステップ中の信号を比較して得られた値CP/0,CP/1
およびその共やく値▲▼/0,▲▼/1により定ま
る。スイッチI3を閉じて可変利得増幅器（５）の利得を
４にする。このステップでの信号比較により得られたCP
/0の値CP/2も記憶される。
のスイッチ（S1），（S2），（S3）の位置は、先行の２
つのステップ中の信号を比較して得られた値CP/0,CP/1
およびその共やく値▲▼/0,▲▼/1により定ま
る。スイッチI3を閉じて可変利得増幅器（５）の利得を
４にする。このステップでの信号比較により得られたCP
/0の値CP/2も記憶される。
このステップは次の論理式で要約される。
E/B1＝E/B2＝E/B3＝１ s1＝▲▼/0・▲▼/1 i3＝１（Ｇ＝４） s2＝▲▼/0・CP/1 i1＝i2＝i4＝０ s3＝CP/0 CP/→CP/2 ステップE3 サンプル・ホールド回路はなお記憶位置にある。スイッ
チ（S1），（S2），（S3）は前の状態に保たれ、スイッ
チ（I2）または（I4）を閉じて、ステップE2の終了時に
記憶したCP/2の値およびその共やくによって可変利得増
幅器（５）の増幅度を２又は８にする。この信号の新し
いCP/3を記憶する。
チ（S1），（S2），（S3）は前の状態に保たれ、スイッ
チ（I2）または（I4）を閉じて、ステップE2の終了時に
記憶したCP/2の値およびその共やくによって可変利得増
幅器（５）の増幅度を２又は８にする。この信号の新し
いCP/3を記憶する。
実行された選定はつぎの論理式により要約出来る。
E/B1＝E/B2＝E/B3＝１ s1＝▲▼/0・▲▼/1 i1＝i3＝０ s2＝▲▼/0・CP/1 i2＝▲▼/2（Ｇ＝２） s3＝CP/0 i4＝CP/2（Ｇ＝８） CP/→CP/3 ステップE4 サンプル・ホールド回路は同じ保持状態に保つ。スイッ
チ（S1），（S2），（S3）の状態は修正されない。可変
利得増幅器（５）の増幅度は前のステップの終了時に記
憶された比較信号の論理値およびその共やく値により定
まる値1,2,4または８となる。
チ（S1），（S2），（S3）の状態は修正されない。可変
利得増幅器（５）の増幅度は前のステップの終了時に記
憶された比較信号の論理値およびその共やく値により定
まる値1,2,4または８となる。
ステップE4は、つぎの論理式により要約される。
E/B1＝E/B2＝E/B3＝１ s1＝▲▼/0・▲▼/1 i1＝▲▼/2・▲
▼/3（Ｇ＝１） s2＝▲▼/0・CP/1 i2＝▲▼/2・CP/3（Ｇ＝
２） s3＝CP/0 i3＝CP/2・▲▼/3（Ｇ＝４） i4＝CP/2・CP/3（Ｇ＝８） 第５図の選択線図に示すように、前の連続比較ステップ
と連続切換えにより、20から211に至る２のべき乗の利
得を迅速に入力信号に加えて、増幅された信号の振幅が
基準電圧VR+またはVR-により制限される値の範囲内にお
さまるようにすることができる。
▼/3（Ｇ＝１） s2＝▲▼/0・CP/1 i2＝▲▼/2・CP/3（Ｇ＝
２） s3＝CP/0 i3＝CP/2・▲▼/3（Ｇ＝４） i4＝CP/2・CP/3（Ｇ＝８） 第５図の選択線図に示すように、前の連続比較ステップ
と連続切換えにより、20から211に至る２のべき乗の利
得を迅速に入力信号に加えて、増幅された信号の振幅が
基準電圧VR+またはVR-により制限される値の範囲内にお
さまるようにすることができる。
選択回路の状態は上記論理式のいろいろなシーケンスお
よび第５図の選択線図によって定められる。これらシー
ケンスを行う論理要素の構成は当業者に容易に理解され
よう。
よび第５図の選択線図によって定められる。これらシー
ケンスを行う論理要素の構成は当業者に容易に理解され
よう。
第１図の組合せ実施例では、入力信号の一定増幅度の増
幅は増幅器（２）と、この増幅器からの信号を、利得16
で増幅するサンプル・ホールド回路（４）とによって行
われる。
幅は増幅器（２）と、この増幅器からの信号を、利得16
で増幅するサンプル・ホールド回路（４）とによって行
われる。
第３図および第４図に示す２つの変型を使用して入力信
号を一定の増幅度でサンプルし増幅することも本発明の
範囲に入る。
号を一定の増幅度でサンプルし増幅することも本発明の
範囲に入る。
第３図に示す変型において、増幅・サンプルは、サンプ
ル・ホールド回路だけによって行われる。入力信号は、
直列に接続された３つのサンプル・ホールド回路（1
0），（11），（12）に加えられ、１つの回路の出力は
次の回路の入力に接続される。第１の回路（10）は利得
１を信号に加える。つぎの２つの回路（11），（12）の
各々の利得が16である。従って、３つのサンプル・ホー
ルド回路の出力としてそれぞれ利得が1,16,256である３
つの増幅された信号が得られる。
ル・ホールド回路だけによって行われる。入力信号は、
直列に接続された３つのサンプル・ホールド回路（1
0），（11），（12）に加えられ、１つの回路の出力は
次の回路の入力に接続される。第１の回路（10）は利得
１を信号に加える。つぎの２つの回路（11），（12）の
各々の利得が16である。従って、３つのサンプル・ホー
ルド回路の出力としてそれぞれ利得が1,16,256である３
つの増幅された信号が得られる。
３つのサンプル・ホールド回路の出力は３つのスイッチ
（S1），（S2），（S3）によって可変利得増幅器（５）
の入力に接続される。回路（５），（７），（９）は第
１実施例の対応する回路と同じで、増幅・サンプルのサ
イクルは前記と同じである。
（S1），（S2），（S3）によって可変利得増幅器（５）
の入力に接続される。回路（５），（７），（９）は第
１実施例の対応する回路と同じで、増幅・サンプルのサ
イクルは前記と同じである。
第４図の変型においては、増幅は、増幅ステージだけで
行われ、サンプル・ホールド回路の利得は１である。入
力信号は、直列に接続された３つの増幅ステージ
（A3），（A4），（A5）に加えられ、前段の増幅ステー
ジの出力は次段の入力に接続される。第１ステージ
（A3）の利得は１で、つぎの２つのステージ（A4），
（A5）の利得は16である。それぞれの出力で得られる信
号は、利得が１である３つのサンプル・ホールド回路
（13），（14），（15）の入力に加えられる。サンプル
信号は、３つのスイッチ（S1），（S2），（S3）を介し
可変利得増幅器（５）の入力に加えられる。回路
（５），（７），（９）は前述した回路と同じである。
この第２変型も動作サイクルは同様である。
行われ、サンプル・ホールド回路の利得は１である。入
力信号は、直列に接続された３つの増幅ステージ
（A3），（A4），（A5）に加えられ、前段の増幅ステー
ジの出力は次段の入力に接続される。第１ステージ
（A3）の利得は１で、つぎの２つのステージ（A4），
（A5）の利得は16である。それぞれの出力で得られる信
号は、利得が１である３つのサンプル・ホールド回路
（13），（14），（15）の入力に加えられる。サンプル
信号は、３つのスイッチ（S1），（S2），（S3）を介し
可変利得増幅器（５）の入力に加えられる。回路
（５），（７），（９）は前述した回路と同じである。
この第２変型も動作サイクルは同様である。
第１図は、異なる増幅・サンプル手段の増幅利得が、増
幅器とサンプル・ホールド回路とによって信号に加えら
れる第１の組合せ実施例の概略図、第２図は使用される
サンプル・ホールド回路の構成の詳細図、第３図は直列
に接続された異なる一定値をもつサンプル・ホールド回
路によって信号を増幅する第２の実施例の概略図、第４
図は信号が利得が一定の増幅ステージによってのみ増幅
されてサンプル・ホールド回路に供給される第３の実施
例の概略図、第５図は前記実施例のいずれかを使用して
あらゆる入力信号を最適出力レベルにするステップを樹
枝状の図として示すチャンネルと利得の選択線図であ
る。 1,3,4,10,11,12,13,14,15……サンプル・ホールド回路 ２……増幅器 ５……可変利得増幅器 ６……増幅器 ７……比較回路 ８……ORゲート ９……選択回路 ａ′1,a′２……増幅器 I1,I2,I3,I4……スイッチ S1,S2,S3……電子スイッチ R1,R2,R3,R4……抵抗器 A1,A2……比較増幅器 A3,A4,A5……増幅ステージ
幅器とサンプル・ホールド回路とによって信号に加えら
れる第１の組合せ実施例の概略図、第２図は使用される
サンプル・ホールド回路の構成の詳細図、第３図は直列
に接続された異なる一定値をもつサンプル・ホールド回
路によって信号を増幅する第２の実施例の概略図、第４
図は信号が利得が一定の増幅ステージによってのみ増幅
されてサンプル・ホールド回路に供給される第３の実施
例の概略図、第５図は前記実施例のいずれかを使用して
あらゆる入力信号を最適出力レベルにするステップを樹
枝状の図として示すチャンネルと利得の選択線図であ
る。 1,3,4,10,11,12,13,14,15……サンプル・ホールド回路 ２……増幅器 ５……可変利得増幅器 ６……増幅器 ７……比較回路 ８……ORゲート ９……選択回路 ａ′1,a′２……増幅器 I1,I2,I3,I4……スイッチ S1,S2,S3……電子スイッチ R1,R2,R3,R4……抵抗器 A1,A2……比較増幅器 A3,A4,A5……増幅ステージ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−73057（ＪＰ，Ａ) 特開 昭54−9564（ＪＰ，Ａ) 特開 昭54−57855（ＪＰ，Ａ)
Claims (6)
- 【請求項１】変動幅の大きい多重入力信号をアナログ・
ディジタル変換器に入力する前に、該信号を該変換器に
とって最適の入力値範囲内の値となるように増幅しかつ
サンプルする装置において、該装置が該信号を異なる一
定の増幅利得で増幅する、複数の増幅・サンプルホール
ド回路を含む増幅アセンブリと、これらの増幅された信
号を予め定める基準電圧値と比較する比較回路（７）
と、 該異なる利得で増幅された複数の信号の中から上記目的
に最適な信号を選び出すために該比較回路（７）に接続
された選択回路（９）とを含み、 前記増幅アセンブリが３系統の増幅・サンプル手段と１
ケの可変利得増幅器（５）とを含有し、該可変利得増幅
器がスイッチ回路（I1〜I4）を選択的に閉じることによ
って、基本利得値ｇの連続べき乗である数個の値に増幅
利得を変化させ得るもので、その最大利得値がGoであ
り、 前記３系統の増幅・サンプル手段のそれぞれがサンプル
・ホールド回路を含み、 第１の増幅・サンプル手段が入力信号を利得１で増幅し
て出力を得、 第２の増幅・サンプル手段が入力信号を第１の利得値２
・Goで増幅し、 第３の増幅・サンプル手段が第１の利得値の２乗すなわ
ち４・Go2の利得値で入力信号を増幅するようになって
おり、 更にこれらの３ケの増幅・サンプル手段の出力のうちの
１つを選択して、前記可変利得増幅器の入力に供給する
接続手段（S1〜S3）を含むものであって、入力信号が与
えられた時、該接続手段（S1〜S3）およびスイッチ（I1
〜I4）の初期ステップの状態で増幅を行い、その出力を
前記比較回路（７）によって基準電圧値と比較し、その
出力によって、該選択回路（９）が該接続手段（S1〜
S3）と前記スイッチ回路（I1〜I4）との中のそれぞれ１
つを選択して該ステップの論理値として記憶すると共に
次のステップの比較を行うことを所定回数行って、これ
によって、どのような入力信号に対しても系全体として
１と４・Go3の間の段階的に変化する値である最適な利
得で増幅するように該接続手段と該スイッチ回路を選択
設定し、その状態で増幅した出力を前記アナログ・ディ
ジタル変換器の入力に、最適働作範囲内の電圧値として
供給することを特徴とする多重アナログ信号の増幅・サ
ンプル装置。 - 【請求項２】前記第１の増幅・サンプル手段が増幅利得
１の第１の増幅サンプル・ホールド回路（１）を含み、
前記第２の増幅・サンプル手段が一定の利得g2を有する
第２の増幅器（２）をその出力に接続される第２のホー
ルド回路（３）とを含み、前記第３の増幅・サンプル手
段が前記第２の増幅器（２）の出力に接続され、該増幅
器と同じ利得値の利得g4を有する第３の増幅・サンプル
・ホールド回路を含むことを特徴とする特許請求の範囲
第１項に記載の装置。 - 【請求項３】前記第１の増幅・サンプル手段（10）が利
得１の第１のサンプル・ホールド回路を含み、第２の増
幅・サンプル手段（11）が、入力信号を一定の利得値で
増幅する第２のサンプル・ホールド回路を含み、第３の
増幅・サンプル手段（12）が、第２の増幅サンプル手段
（11）と同じ利得値で増幅する第３のサンプル・ホール
ド回路を含み、これら３つのサンプル・ホールド回路の
各段の出力が次段の入力に接続されるとともに各段の出
力がそれぞれ前記接続手段（S1〜S3）の中の１つに接続
されることを特徴とする特許請求の範囲第１項に記載の
装置。 - 【請求項４】前記３つの増幅・サンプル手段の各々が一
定の増幅利得を有する増幅器（A3,A4,A5）とサンプル・
ホールド回路（13,14,15）とを有し、該３つの増幅ステ
ージの各段の出力が次段の入力に接続され、第３つのサ
ンプル・ホールド回路（13,14,15）がそれぞれの入力を
前記３つの増幅ステージ（A5,A4,A3）の出力から供給さ
れ、それぞれの出力が前記接続手段（S1〜S3）に接続さ
れていることを特徴とする特許請求の範囲第１項に記載
の装置。 - 【請求項５】前記単位利得値ｇが２であることを特徴と
する特許請求の範囲第１〜４項の何れか一つに記載の装
置。 - 【請求項６】前記比較回路が前記可変利得増幅器からの
信号の振幅を２つの前もって決められている基準電圧値
と比較するための比較増幅器を含む特許請求の範囲第１
項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8519426 | 1985-12-30 | ||
| FR8519426A FR2592537B1 (fr) | 1985-12-30 | 1985-12-30 | Dispositif pour l'amplification et l'echantillonnage de signaux analogiques multiplexes. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62166620A JPS62166620A (ja) | 1987-07-23 |
| JPH0738587B2 true JPH0738587B2 (ja) | 1995-04-26 |
Family
ID=9326314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61304065A Expired - Lifetime JPH0738587B2 (ja) | 1985-12-30 | 1986-12-22 | 多重アナログ信号の増幅・サンプル装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4774474A (ja) |
| EP (1) | EP0231690B1 (ja) |
| JP (1) | JPH0738587B2 (ja) |
| CA (1) | CA1260616A (ja) |
| DE (1) | DE3674774D1 (ja) |
| FR (1) | FR2592537B1 (ja) |
| NO (1) | NO171187C (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2209444B (en) * | 1987-07-21 | 1992-03-18 | Plessey Co Plc | Improvements in or relating to amplifiers |
| GB8801750D0 (en) * | 1988-01-27 | 1988-02-24 | Gen Electric Co Plc | Gain control circuit |
| JPH02263367A (ja) * | 1989-04-04 | 1990-10-26 | Pioneer Electron Corp | ディスクプレーヤのピックアップ駆動装置 |
| FI87861C (fi) * | 1989-09-28 | 1993-02-25 | Digixray Ltd Oy | En automatiskt sin foerstaerkning reglerande instrumenteringsfoerstaerkare |
| US5233634A (en) * | 1989-10-18 | 1993-08-03 | Nokia Mobile Phones Ltd. | Automatic gain control circuit in a radio telephone receiver |
| US5867063A (en) * | 1996-12-05 | 1999-02-02 | Motorola, Inc. | Gain distribution circuit |
| US6317070B1 (en) * | 1998-08-20 | 2001-11-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Floating-point analog-to-digital converter |
| JP2000315926A (ja) * | 1999-04-30 | 2000-11-14 | Mitsubishi Electric Corp | 自動利得制御回路 |
| EP1303910B1 (en) | 2000-07-11 | 2005-08-31 | Koninklijke Philips Electronics N.V. | Agc circuit |
| US7062168B1 (en) * | 2001-03-19 | 2006-06-13 | Dbm Optics, Incorporated | Bifurcated range stages to increase speed or dynamic range of measuring instruments and associated methods |
| US7386074B1 (en) | 2003-10-06 | 2008-06-10 | Redpine Signals, Inc. | Digital automatic gain control method and apparatus |
| DE102006049507B4 (de) * | 2006-10-17 | 2016-05-25 | Sew-Eurodrive Gmbh & Co Kg | Anlage und Verfahren zum Betreiben einer Anlage |
| FR2916109A1 (fr) * | 2007-05-11 | 2008-11-14 | St Microelectronics Sa | Circuit recepteur |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952850B2 (ja) * | 1976-12-13 | 1984-12-21 | ソニー株式会社 | Ａｄ変換装置 |
| JPS549564A (en) * | 1977-06-23 | 1979-01-24 | Mitsubishi Electric Corp | Encoding device |
| JPS5457855A (en) * | 1977-09-23 | 1979-05-10 | Analogic Corp | Logarithmic ad converter |
| FR2441956A1 (fr) * | 1978-11-17 | 1980-06-13 | Inst Francais Du Petrole | Methode d'amplification de signaux multiplexes et dispositif de mise en oeuvre |
| FR2487603B1 (fr) * | 1980-07-25 | 1986-06-27 | Inst Francais Du Petrole | Dispositif pour amplifier et echantillonner des signaux multiplexes |
| US4554511A (en) * | 1982-09-29 | 1985-11-19 | Tetra Tech, Inc. | Offset voltage correction network for instantaneous floating point amplifier |
-
1985
- 1985-12-30 FR FR8519426A patent/FR2592537B1/fr not_active Expired - Lifetime
-
1986
- 1986-12-12 EP EP86402797A patent/EP0231690B1/fr not_active Expired - Lifetime
- 1986-12-12 DE DE8686402797T patent/DE3674774D1/de not_active Expired - Lifetime
- 1986-12-22 NO NO865225A patent/NO171187C/no unknown
- 1986-12-22 JP JP61304065A patent/JPH0738587B2/ja not_active Expired - Lifetime
- 1986-12-30 CA CA000526522A patent/CA1260616A/fr not_active Expired
- 1986-12-30 US US06/947,744 patent/US4774474A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0231690B1 (fr) | 1990-10-03 |
| JPS62166620A (ja) | 1987-07-23 |
| FR2592537A1 (fr) | 1987-07-03 |
| NO171187B (no) | 1992-10-26 |
| NO865225D0 (no) | 1986-12-22 |
| CA1260616A (fr) | 1989-09-26 |
| NO171187C (no) | 1993-02-03 |
| DE3674774D1 (de) | 1990-11-08 |
| EP0231690A1 (fr) | 1987-08-12 |
| FR2592537B1 (fr) | 1991-05-31 |
| US4774474A (en) | 1988-09-27 |
| NO865225L (no) | 1987-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0738587B2 (ja) | 多重アナログ信号の増幅・サンプル装置 | |
| GB2232841A (en) | Amplification system | |
| US4449120A (en) | Method for amplifying multiplexed signals through different gain amplification units for selecting an optimum gain signal and device therefore | |
| US3688250A (en) | Amplifier system | |
| JPH0418723B2 (ja) | ||
| US6112162A (en) | Weight measuring apparatus using a plurality of sensors | |
| US4031506A (en) | Multiplexer commutated high pass filter | |
| US4378527A (en) | Device for amplifying and sampling analog signals | |
| US4064480A (en) | Means and method for recording seismic signals | |
| US4426624A (en) | Device and method for amplifying and sampling multiplexed signals | |
| US20030032402A1 (en) | Analog signal control method, analog signal controller, and automatic gain controller | |
| US5453744A (en) | Device for modular input high-speed multi-channel digitizing of electrical data | |
| US4843395A (en) | Large dynamic range analog to digital converter | |
| EP1132744A2 (en) | Measuring device | |
| US4704584A (en) | Instantaneous floating point amplifier | |
| US5164620A (en) | Autonomous gain normalization circuit | |
| JPS5958912A (ja) | アナログ入力装置 | |
| JP3100457B2 (ja) | 多入力対応アナログ／デジタル変換回路 | |
| JPS6352497B2 (ja) | ||
| JP2725424B2 (ja) | アナログディジタル変換器 | |
| JP2002064349A (ja) | アナログ信号入力装置 | |
| JPS63100382A (ja) | 断線検出方法 | |
| JP2541472B2 (ja) | 微小電圧変化検出回路 | |
| JPS5833306A (ja) | 入力信号補正装置 | |
| KR0165822B1 (ko) | 오프셋 조절 장치 |