JPS5833306A - 入力信号補正装置 - Google Patents
入力信号補正装置Info
- Publication number
- JPS5833306A JPS5833306A JP56131918A JP13191881A JPS5833306A JP S5833306 A JPS5833306 A JP S5833306A JP 56131918 A JP56131918 A JP 56131918A JP 13191881 A JP13191881 A JP 13191881A JP S5833306 A JPS5833306 A JP S5833306A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- span
- circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の分野
この発明は、入力信号のレベルに応じてゲインおよび基
準信号の変更を行なわす＊＊可能とした入力信号補正装
置に関するものである。
準信号の変更を行なわす＊＊可能とした入力信号補正装
置に関するものである。
（り従麦技術
従来技術として、正しい入力信号を取シ出すために９例
えば同一の入力信号を複数回取り込み平均値演算を行い
、誤差を除去する方法が行なわれていた。
えば同一の入力信号を複数回取り込み平均値演算を行い
、誤差を除去する方法が行なわれていた。
β）従来技術の問題点
このような平均値演算ではマクロ的補正はできるが、微
少レベルの入力信号ではドリフト除去の効果は得られな
い欠点があった。
少レベルの入力信号ではドリフト除去の効果は得られな
い欠点があった。
〔）発明の目的
この発明の目的は２以上の点に鑑み、簡単な回路で、入
力信号のレベルに応じて、そのスパンを補正することが
できるとともに回路誤差の除去も可能とした入力信号補
正装置を提供することである。
力信号のレベルに応じて、そのスパンを補正することが
できるとともに回路誤差の除去も可能とした入力信号補
正装置を提供することである。
■発明の実施例
第１図は、この発明の一実施例を示す構成説明図である
。図において１１．・・・、 １ｎは複数の種々のレベ
ルの入力信号が供給される入力端子、３は。
。図において１１．・・・、 １ｎは複数の種々のレベ
ルの入力信号が供給される入力端子、３は。
各入力端子１１．・・・、 １ｎにＭＬシ込まれ走入力
信号を各入力端子１１．・・・、１ｎに設けられたスイ
ッチＱｌｌ。
信号を各入力端子１１．・・・、１ｎに設けられたスイ
ッチＱｌｌ。
ＱＩＪ 、・・・、 Ｑｎｔ 、 Ｑｎｓ Ｋよ如切シ
換え選択すゐ入力切換回路、２はゼロ信号２．電圧Ｖを
可変抵抗ｖｘｔＩＫて可変にできるスパン信号８を発生
する可変電圧発生器、 ３１ 、３２は、可変電圧発生
器２のゼロ僅の各スイッチをオン・オフ制御する制御回
路、５は切換回路によ１１出され良信号を増幅する可変
利得機能を有する可変利得増幅器、６は可変利得増幅器
５の出力信号をディジタル信号に変換するム一り変換器
、７は、ム一り変換ｌＩ６の出力信号を取シ込み記憶器
８にデータを記憶させゐとともに補正演算を行うｉイク
ロコンビ凰−夕のような演算回路、９は出力信号を城シ
出す出力端子である。
換え選択すゐ入力切換回路、２はゼロ信号２．電圧Ｖを
可変抵抗ｖｘｔＩＫて可変にできるスパン信号８を発生
する可変電圧発生器、 ３１ 、３２は、可変電圧発生
器２のゼロ僅の各スイッチをオン・オフ制御する制御回
路、５は切換回路によ１１出され良信号を増幅する可変
利得機能を有する可変利得増幅器、６は可変利得増幅器
５の出力信号をディジタル信号に変換するム一り変換器
、７は、ム一り変換ｌＩ６の出力信号を取シ込み記憶器
８にデータを記憶させゐとともに補正演算を行うｉイク
ロコンビ凰−夕のような演算回路、９は出力信号を城シ
出す出力端子である。
あらかじめ、入力端子１１．・−１ｎ＆Ｃ供給される種
々の入力信号のレベルに対応して、可変利得増幅器５の
増幅度をその付加抵抗” ｅ ｖＲ２’ｌを選択してム
一り変換器６０人力に好適なレベルとなるよう調整する
とともに、このと暑のスパンに対応したスパン信号Ｓを
発生するよう可変電圧発生器２を調整しておく。
々の入力信号のレベルに対応して、可変利得増幅器５の
増幅度をその付加抵抗” ｅ ｖＲ２’ｌを選択してム
一り変換器６０人力に好適なレベルとなるよう調整する
とともに、このと暑のスパンに対応したスパン信号Ｓを
発生するよう可変電圧発生器２を調整しておく。
この状態で、入力、切換器３．スイッチ３１．３２を制
御回路４によシ゛順次駆動して入力信号り、ゼロ信号２
．スパン信号８を取シ込み、可変利得増幅器５によ）増
幅してム一り変換器６Ｉｃよシデイジタル信号に変換さ
れ、これらデータは演算回路７によシ記憶器８に記憶さ
れ９次の補正演算が行なわれ、出力信号罵はＫを定数と
して次式で与えられる。
御回路４によシ゛順次駆動して入力信号り、ゼロ信号２
．スパン信号８を取シ込み、可変利得増幅器５によ）増
幅してム一り変換器６Ｉｃよシデイジタル信号に変換さ
れ、これらデータは演算回路７によシ記憶器８に記憶さ
れ９次の補正演算が行なわれ、出力信号罵はＫを定数と
して次式で与えられる。
ｌ＝□・Ｘ ・・・・・・・・・・・
・・・・（１）−２ ここで、可変利得、増幅Ｗｋ５等で生じる回路誤差β （＝０）、スパン信号Ｂは、その真値をＤｏ 、ｓｏと
して、それぞれ次式で与えられる。
・・・・（１）−２ ここで、可変利得、増幅Ｗｋ５等で生じる回路誤差β （＝０）、スパン信号Ｂは、その真値をＤｏ 、ｓｏと
して、それぞれ次式で与えられる。
Ｄ ＝−（Ｄｏ 十Δｚ ） （ｅｏ 十ΔＧ ）
−・・・＝＝ （Ｚ）ｅｗ（ａｏ＋ΔＺ）（Ｇｏ＋
ΔＧ） ・・・・・・・・・・・・・・・■Ｚ −
（０＋ΔＺ ） （Ｇｏ ＋ΔＧ ） −−−−−
−−−・−＝−（４）これらを（１）式へ代入すると次
式となる。
−・・・＝＝ （Ｚ）ｅｗ（ａｏ＋ΔＺ）（Ｇｏ＋
ΔＧ） ・・・・・・・・・・・・・・・■Ｚ −
（０＋ΔＺ ） （Ｇｏ ＋ΔＧ ） −−−−−
−−−・−＝−（４）これらを（１）式へ代入すると次
式となる。
・・・・・・・・・・・・・・・０
これを整理すると。
Ｄ。
−−・Ｘ ・・・・・・・・・・・・・
・・（６）０ こむでＫ ｘ ８ｏとすれば。
・・（６）０ こむでＫ ｘ ８ｏとすれば。
ｌ ｍ Ｄｏ ・・・・・・φ
・・・・・・・・のとな）、常に正しい入力信号を出力
端子９より取り出すことができる。
・・・・・・・・のとな）、常に正しい入力信号を出力
端子９より取り出すことができる。
つｔｂ、このように、オフセットΔ２は引算で。
ゲイン性の誤差ΔＧは割算で除去することができる。
（０発明の要約
以ｉ述べたように、この発明は、可変電圧発生器と可変
利得増幅器を備え、入力信号の補正を行ない正しい信号
を取シ出すようＫした入力信号補正値装置である。
利得増幅器を備え、入力信号の補正を行ない正しい信号
を取シ出すようＫした入力信号補正値装置である。
の発明の効果
従って、あらゆる種類の入力信号レベルに対して容易に
対応が可能で、黴少なレベルにりいての補正も可能とな
るＯまた。平均値演算の場合と比較して同一の複数の信
号の取り込みが不要なので。
対応が可能で、黴少なレベルにりいての補正も可能とな
るＯまた。平均値演算の場合と比較して同一の複数の信
号の取り込みが不要なので。
それだけ高速補正が可能となる。
第１図拡、ζＯ発明の一実施例を示す構成説明図である
。 １１〜１ｎ・・・入力端子、２・・・可変電圧発生器、
３・・・入力切換回路、４・・・制御回路、５・・・可
変利得増幅器、６・・・ム一り変換器 ７ ＊＊・演算
回路、 ３１，３２゜Ｑｌｌ〜Ｑｎｍ・・・スイッチ 特許出願人 株式会社 千野製作所
。 １１〜１ｎ・・・入力端子、２・・・可変電圧発生器、
３・・・入力切換回路、４・・・制御回路、５・・・可
変利得増幅器、６・・・ム一り変換器 ７ ＊＊・演算
回路、 ３１，３２゜Ｑｌｌ〜Ｑｎｍ・・・スイッチ 特許出願人 株式会社 千野製作所
Claims (1)
- 【特許請求の範囲】 １０、入力信号並びに可変電圧発生ＩＩＯゼロ信号およ
びスパン信号を切シ換えて取シ出す切換回路と、この切
換回路によ〕取ｐ出された信号を増幅する可変利得層＠
器と、前記入力信号、ゼμ信号およびスパン信号に演算
を１し回路誤差を補正し正しい入力信号を出力する演算
回路とを備え九ことを特徴とする入力信号補正装置。 ２ 前記可変利得増幅Ｉ）の出力をディジタル信号に変
換し、前記・演算回路に供給するム一り変、換器を設け
たことを特徴とする特許請求の範１１ｊｌｌＩＩ項記載
の入力信号補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131918A JPS5833306A (ja) | 1981-08-21 | 1981-08-21 | 入力信号補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131918A JPS5833306A (ja) | 1981-08-21 | 1981-08-21 | 入力信号補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833306A true JPS5833306A (ja) | 1983-02-26 |
Family
ID=15069230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131918A Pending JPS5833306A (ja) | 1981-08-21 | 1981-08-21 | 入力信号補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833306A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029020A (ja) * | 1983-06-29 | 1985-02-14 | Yamato Scale Co Ltd | アナログ・デイジタル変換器 |
| JPS62222063A (ja) * | 1986-03-24 | 1987-09-30 | Sumitomo Electric Ind Ltd | スパツタリング装置 |
| JPH0213329U (ja) * | 1989-06-14 | 1990-01-26 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128254A (en) * | 1975-04-30 | 1976-11-09 | Mitsubishi Electric Corp | Analog-digital converter |
| JPS53112653A (en) * | 1977-03-12 | 1978-10-02 | Toshiba Corp | A-d convertor |
| JPS53138667A (en) * | 1977-05-11 | 1978-12-04 | Hitachi Ltd | A/d converter circuit |
-
1981
- 1981-08-21 JP JP56131918A patent/JPS5833306A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128254A (en) * | 1975-04-30 | 1976-11-09 | Mitsubishi Electric Corp | Analog-digital converter |
| JPS53112653A (en) * | 1977-03-12 | 1978-10-02 | Toshiba Corp | A-d convertor |
| JPS53138667A (en) * | 1977-05-11 | 1978-12-04 | Hitachi Ltd | A/d converter circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029020A (ja) * | 1983-06-29 | 1985-02-14 | Yamato Scale Co Ltd | アナログ・デイジタル変換器 |
| JPS62222063A (ja) * | 1986-03-24 | 1987-09-30 | Sumitomo Electric Ind Ltd | スパツタリング装置 |
| JPH0213329U (ja) * | 1989-06-14 | 1990-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639076B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| JPH05327376A (ja) | ディジタル制御可変利得回路 | |
| JPH04273708A (ja) | 対数増幅回路 | |
| JPH0738587B2 (ja) | 多重アナログ信号の増幅・サンプル装置 | |
| JPS5833306A (ja) | 入力信号補正装置 | |
| US3769605A (en) | Feedback amplifier circuit | |
| JPS61133713A (ja) | Ａｇｃ装置 | |
| JPS61199199A (ja) | アナログ入力装置 | |
| JP3283137B2 (ja) | 可変利得増幅回路 | |
| JPS6352497B2 (ja) | ||
| JP2004104269A (ja) | 信号切替器及び同信号切替器を備えた可変利得増幅器 | |
| JP2001244791A (ja) | 可変抵抗回路、演算増幅回路および集積回路 | |
| JPS5912719Y2 (ja) | 入力切換回路 | |
| JP3048745B2 (ja) | アナログ入力装置 | |
| JP2002064349A (ja) | アナログ信号入力装置 | |
| SU1126883A1 (ru) | Логарифмический преобразователь сопротивлени | |
| CA1219044A (en) | Method of and apparatus for low noise current amplification | |
| SU394807A1 (ru) | Функциональный преобразователь | |
| JPS61203719A (ja) | 信号処理回路 | |
| JPS5860821A (ja) | デジタル−アナログ変換出力装置 | |
| JP3178016B2 (ja) | 信号入力選択回路 | |
| JPS60263525A (ja) | デイジタルアナログ変換装置 | |
| Yen | HIGH PRECISION ANALOG CIRCUITS USING MOS VLSI TECHNOLOGY. | |
| JPH0427214Y2 (ja) | ||
| JPS5810800A (ja) | 音響信号を振幅制御で発生させるための回路 |