JPH074000B2

JPH074000B2 - 垂直同期信号分離回路

Info

Publication number: JPH074000B2
Application number: JP15101190A
Authority: JP
Inventors: 広久北岸
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-06-08
Filing date: 1990-06-08
Publication date: 1995-01-18
Anticipated expiration: 2010-01-18
Also published as: JPH0443769A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、テレビジョン受信器（TV）の垂直同期信号分
離回路に関する。特に、幅狭の垂直同期信号を検出する
垂直同期信号分離回路に関し、特願平２−77946号の改
良に関する。

（ロ）従来の技術同期信号分離回路は、直流カット用のコンデンサを介し
て入力された第８図の入力映像信号のうち、比較レベル
（第８図Vr）以下の信号を、同期信号として検出してい
る。

このため、第８図に示すように、入力される映像信号の
輝度レベルの変化により、分離レベルが変動し、安定な
同期分離が行えなかった。

このため、第９図の如く、入力される入力信号のレベル
が変化しても、比較レベル（第９図Vr）が一定の同期分
離回路が、特願平２−77946号で提案されている。

この特願平２−77946号では、入力信号の負のピーク値
（第９図Vp）と一定レベル差に成るように比較レベル
（第９図Vr）を設定している。

このような垂直同期信号分離回路を、第10図に示す。こ
の例は、上記同期信号分離回路を、同期信号分離回路
（10）と垂直同期信号分離回路（12）に適用した例であ
る。

この同期信号分離回路（10）と垂直同期信号分離回路
（12）の特徴は、それぞれの検出同期信号出力により、
スイッチ（SW1,SW2）を閉じて、同期信号期間の反転増
幅器の出力（第９図Vp;負のピーク値に関連）を帰還さ
せて、入力点（I1,I2）のレベルを設定している。

第10図に於て、（14）は複合映像信号入力端子である。

（C1）は結合コンデンサである。

（15）はバイアス抵抗（R1,R2）よりなるバイアス手段
である。このバイアス抵抗（R1）は、反転増幅器（16）
出力を基準電位点（I1）に供給する。バイアス抵抗（R
2）は、基準電位点（I1）の電位をアースに放電してい
る。

（16）は反転増幅器である。（18）はコンパレータであ
る。（20）はインバータである。

第９図の分離レベル調整は、バイアス抵抗（R1,R2）の
値及び、この反転増幅器（16）のゲイン等により調整で
きる。

（SW1）はスイッチである。このスイッチ（SW1）は、複
合同期信号出力時にONとなり、反転増幅器（16）の出力
をバイアス抵抗（R1）を介して、基準電位点（I1）に供
給する。つまり、反転増幅器（16）の入力点（I1）の平
均電位は、同期信号レベル（第９図のVp）に関連した値
となる。

（22）は水平AFC回路出力端子である。

（24）は複合同期信号入力端子である。

（26）は積分回路を構成するローパスフィルタ（LPF）
である。（R3）は抵抗、（C2）はコンデンサである。

（C3）は結合コンデンサである。

（27）はバイアス抵抗（R4,R5）よりなるバイアス手段
である。

（28）は反転増幅器である。（30）はコンバータであ
る。（32）はインバータである。

（SW2）はスイッチである。

この垂直同期信号分離回路（12）は、同期分離回路（1
0）と略同様に動作する。大きく異なる点は、積分回路
（26）を備える点と、垂直同期信号は複合同期信号とは
周期が大きく異なるので抵抗（R4,R5）の値が異なる点
である。

上記回路の動作を説明する。

第11図に通常の映像信号入力時の第10図のａ〜ｄ点の波
形を示す。

第12図に弱電界受信時の第10図のｂ〜ｄ点の波形を示
す。この弱電界受信時の垂直同期信号分離回路（12）の
入力信号は第12図ｂのごとくノイズ信号を多く含む。そ
して、積分回路（26）の出力（第12図ｂ参照）の垂直同
期信号時の波形の傾きは、第11図の場合に比べて緩やか
となる。そして、この時の、分離レベルを小さく設定す
ると、少しの変動により、垂直同期信号出力は第12図ｄ
から第12図ｄ′の如く、変化し、垂直同期信号の検出タ
イミングが大きく変動し、映像画面の垂直方向のピクツ
キが発生する。

このような、症状を無くするために、分離レベルを大き
く設定している。

このように設定した回路の通常の映像信号入力時の波形
を第13図に示す。又、第14図に弱電界受信時の波形を示
す。

このように、分離レベルを大きく設定して比較レベル
（Vr）を高く設定することにより、垂直同期信号の検出
タイミングのズレを小さく出来る。

（ハ）発明が解決しようとする課題ところで、このように分離レベルが設定されたTVに、コ
ピー防止のために垂直同期信号が、通常のNTSC信号の垂
直同期信号に比べて狭いビデオテープレコーダ（VTR）
からの再生信号が入力されると、垂直同期信号分離回路
（12）が誤動作することがある。

第15図に、垂直同期パルス幅が８μ秒のコピーガード付
きビデオテープのVTR再生映像信号をTVに入力した時
の、各部の波形を示す。

つまり、垂直同期信号の幅が狭いため、分離レベルを大
きく設定すると、第15図ｄの如く、水平同期信号を垂直
同期信号として出力する。

（ニ）課題を解決するための手段本発明は、従来の垂直同期信号分離回路（12）の前段
に、水平同期パルス幅以下の信号をカットするべくスレ
ッシュレベルが設定されるコンパレータ手段（38）（38
a）を備えることを特徴とする。

（ホ）作用本発明によれば、水平同期信号のパルス幅以下の信号成
分はこのコンパレータ手段（38）（38a）により、カッ
トされて、垂直同期信号分離回路に供給される。

（ヘ）実施例第１図〜第６図を参照しつつ、本発明の第１実施例を説
明する。

第１図は回路図である。

第２図は時間幅を拡大して水平同期信号入力時の各部の
波形を示す図である。第３図は時間幅を拡大して幅狭の
垂直同期信号入力時の各部の波形を示す図である。

第４図はコピーガードソフト再生時の各部の波形を示す
図である。第５図は通常の映像信号入力時の各部の波形
を示す図である。第６図は弱電界受信時の映像信号入力
時の各部の波形を示す図である。

第１図に於て、第10図の同一部分には、同一符号を付し
て、重複説明を略した。

第１図に於て、（36）は、積分回路である。（R6）は抵
抗、（C4）はコンデンサーである。（38）はコンパレー
タである。（VR）は比較レベル設定用可変抵抗である。

上記動作を第２図を参照しつつ説明する。尚、第２図に
於て、実線は水平同期パルス入力時の各部の波形を示
し、破線は幅狭の垂直同期パルス入力時の各部の波形を
示す。第２図ｃ′のV1は、コンパレータ（38）の比較レ
ベルである。

まず、水平同期パルス入力時、複合同期信号入力端子
（24）には、第２図ｂの実線の波形が入力される。この
信号は、積分回路（36）で積分され第２図ｃ′の波形と
なる。そして、コンパレータ（38）の基準電位はV1に設
定されているので、コンパレータ（38）は、第２図ｃ″
の波形の如く、ハイレベル出力となる。つまり、垂直同
期信号分離回路（12）には、水平同期パルス信号成分は
入力されない。

次に、幅狭の垂直同期パルス入力時の動作を第３図を参
照しつつ説明する。尚、第３図に於て、実線は幅狭の垂
直同期パルス入力時の各部の波形を示し、破線は水平同
期パルス入力時の各部の波形を示す。第３図ｃ′のV1
は、コンパレータ（38）の比較レベルである。

垂直同期パルス入力時、複合同期信号入力端子（24）に
は、第３図ｂの波形が入力される。この信号は、積分回
路（36）で積分され第３図ｃ′の波形となる。そして、
コンパレータ（38）の基準電位はV1に設定されているの
で、コンパレータ（38）は、第３図ｃ″の波形の如く、
パルス波形となる。つまり、垂直同期信号分離回路（1
2）に、幅狭の垂直同期パルス信号成分が入力される。
この信号は、積分回路（36）で、積分されて、第３図ｃ
の波形の如くなり、第３図ｄの破線波形の如く垂直同
期信号を検出する。

第４図に、垂直同期パルス幅が８μ秒のコピーガード付
きビデオテープのVTR再生映像信号をTVに入力した時
の、各部の波形を示す。第５図に通常の映像信号入力時
の各部ａ〜ｄ点の波形を示す。第６図に弱電界受信時の
各部の波形を示す。

尚、本実施例では、コンパレータ（38）を使用して、水
平同期パルスと垂直同期信号の判別を行ったが、第７図
の如くスレッシュレベルが、V1のインバータ（38a）
と、インバータ（38b）を使用してもよい。

（ト）発明の効果上記の如く、本発明によれば、垂直同期信号分離回路の
検出レベルが負ピークに応じて変化する垂直同期信号分
離回路に幅狭の垂直同期信号が入力されても誤動作する
ことを防止することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す回路図である。第２
図、第３図はその各部の波形図である。第４図、第５
図、第６図は各部の波形図である。第７図は本発明の第２実施例を説明するための図であ
る。第８図は従来の同期信号分離回路の動作を説明するため
の図である。第９図は従来の他の同期信号分離回路の動作を説明する
ための図である。第10図は第９図の同期信号分離回路を示す図である。第
11図、第12図はその各部の波形図である。第13図、第14
図は各部の波形図である。第15図は課題を説明するため
の各部の波形図である。（10）……同期信号分離回路、（12）……垂直同期信号分離回路、（24）……入力端子、（26）……積分回路（第２の積分回路）、（28）……反転増幅器、（27）……バイアス手段、（34）……垂直同期信号出力端子、（36）……積分回路（第１の積分回路）、（38）……コンパレータ（コンパレータ手段）、（38a）……インバータ（コンパレータ手段）、（SW2）……スイッチ（スイッチ手段）、（C3）……結合コンデンサ。

Claims

【特許請求の範囲】

【請求項１】複合同期信号が入力される入力端子（24）
と、この複合同期信号を積分して積分信号を出力する第１積
分回路（36）と、水平同期パルス幅以下の信号をカットするべくスレッシ
ュレベル（V1）が設定されると共に、前記積分信号が入
力されるコンパレータ手段（38）（38a,38b）と、このコンパレータ手段の出力が入力される第２の積分回
路（26）と、この第２の積分回路の出力が結合コンデンサ（C3）を介
して入力される反転増幅器（28）と、この反転増幅器の入力端子の直流レベルを設定するバイ
アス手段（27）と、前記反転増幅器（28）の出力より形成された同期パルス
により、開閉制御されて、前記反転増幅器（28）の出力
を前記バイアス手段（27）に供給するスイッチ手段（SW
2）と、を備える垂直同期信号分離回路。