JPH0740103B2 - Liquid crystal display element - Google Patents
Liquid crystal display elementInfo
- Publication number
- JPH0740103B2 JPH0740103B2 JP61206246A JP20624686A JPH0740103B2 JP H0740103 B2 JPH0740103 B2 JP H0740103B2 JP 61206246 A JP61206246 A JP 61206246A JP 20624686 A JP20624686 A JP 20624686A JP H0740103 B2 JPH0740103 B2 JP H0740103B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- gate
- bus
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 7
- 210000002858 crystal cell Anatomy 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 70
- 239000007772 electrode material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えば表示電極としての画素電極を行列に配
し、その画素電極を薄膜トランジスタの選択駆動により
画像をアクテイブ表示する液晶表示素子に関する。Description: TECHNICAL FIELD The present invention relates to a liquid crystal display element in which, for example, pixel electrodes as display electrodes are arranged in a matrix, and the pixel electrodes are selectively driven by a thin film transistor to actively display an image.
従来のこの種の液晶表示素子は例えば第１図に示すよう
にガラスのような透明基板11及び12が近接対向して設け
られ、これら透明基板11,12の周縁部間にはスペーサ13
が介在され、これら透明基板11,12間に液晶14が封入さ
れて液晶セル10が構成されている。一方の透明基板11の
内面に表示電極15が複数形成され、これら各表示電極15
に隣接してそれぞれスイッチング素子として薄膜トラン
ジスタ16が形成され、その薄膜トランジスタ16のドレイ
ンは表示電極15に接続されている。これら複数の表示電
極15と対向して他方の透明基板12の内面に透明な共通電
極17が形成されている。In a conventional liquid crystal display device of this type, transparent substrates 11 and 12 such as glass are provided in close proximity to each other as shown in FIG. 1, and a spacer 13 is provided between the peripheral portions of these transparent substrates 11 and 12.
And a liquid crystal 14 is enclosed between these transparent substrates 11 and 12 to form a liquid crystal cell 10. A plurality of display electrodes 15 are formed on the inner surface of one transparent substrate 11, and each of these display electrodes 15 is formed.
A thin film transistor 16 is formed as a switching element adjacent to each other, and the drain of the thin film transistor 16 is connected to the display electrode 15. A transparent common electrode 17 is formed on the inner surface of the other transparent substrate 12 so as to face the plurality of display electrodes 15.
表示電極15は例えば画素電極であって第２図に示すよう
に、透明基板11上に正方形の表示電極15が行及び列に近
接配列されており、表示電極15の各行配列と近接し、か
つこれに沿ってそれぞれゲートバス18が形成され、また
表示電極15の各列配列と近接してそれに沿ってソースバ
ス19がそれぞれ形成されている。これら各ゲートバス18
及びソースバス19の各交差点において薄膜トランジスタ
16が設けられ、各薄膜トランジスタ16のゲートはゲート
バス18に接続され、各ソースはソースバス19にそれぞれ
接続され、更に各ドレインは表示電極15に接続されてい
る。The display electrode 15 is, for example, a pixel electrode, and as shown in FIG. 2, the square display electrodes 15 are arranged in rows and columns on the transparent substrate 11 so as to be close to each row of the display electrodes 15 and Gate buses 18 are formed along the respective lines, and source buses 19 are formed along and adjacent to the respective column arrangements of the display electrodes 15. Each of these gate buses 18
And a thin film transistor at each intersection of the source bus 19
16 are provided, the gate of each thin film transistor 16 is connected to the gate bus 18, each source is connected to the source bus 19, and each drain is connected to the display electrode 15.
これらゲートバス18とソースバス19との各一つを選択し
てそれら間に電圧を印加し、その電圧が印加された薄膜
トランジスタ16のみが導通し、その導通した薄膜トラン
ジスタ16のドレインに接続された表示電極15に電荷を蓄
積してその表示電極15と共通電極17との間の液晶14の部
分においてのみ電圧を印加し、これによってその表示電
極15の部分のみを光透明或は光遮断とすることによって
選択的な表示を行う。この表示電極15に蓄積した電荷を
放電させることによって表示を消去させることができ
る。Each of the gate bus 18 and the source bus 19 is selected and a voltage is applied between them, and only the thin film transistor 16 to which the voltage is applied becomes conductive, and a display connected to the drain of the conductive thin film transistor 16 is displayed. A charge is accumulated in the electrode 15 and a voltage is applied only to a portion of the liquid crystal 14 between the display electrode 15 and the common electrode 17, whereby only the portion of the display electrode 15 is transparent or light-shielded. Selective display by. The display can be erased by discharging the charges accumulated in the display electrode 15.
薄膜トランジスタ16は従来においては例えば第３図及び
第４図に示すように構成されていた。即ち透明基板11上
に表示電極15とソースバス19とがITOのような透明電極
材層によって形成され、表示電極15及びソースバス19の
互に平行近接した部分間にまたがってアモルファスシリ
コンのような半導体層21が形成され、更にその上に窒化
シリコンなどのゲート絶縁膜22が形成される。このゲー
ト絶縁膜22上において半導体層21を介して表示電極15及
びソースバス19とそれぞれ一部重なってゲート電極23が
形成される。ゲート電極23の一端はゲートバス18に接続
される。このようにしてゲート電極23とそれぞれ対向し
た表示電極15、ソースバス19はそれぞれドレイン電極15
a、ソース電極19aを構成し、これら電極15a、19a、半導
体層21、ゲート絶縁膜22、ゲート電極23によって薄膜ト
ランジスタ16が構成される。ゲート電極23及びゲートバ
ス18は同時に形成され、例えばアルミニウムによって構
成される。またこの電極15a、19a上にそれぞれオーミッ
ク接触層25,26が例えばｎプラスアモルファスシリコン
層により形成され、半導体層21との接触抵抗が小とされ
ていた。The thin film transistor 16 is conventionally constructed as shown in FIGS. 3 and 4, for example. That is, the display electrode 15 and the source bus 19 are formed of a transparent electrode material layer such as ITO on the transparent substrate 11, and the display electrode 15 and the source bus 19 are formed of amorphous silicon such as amorphous silicon over the portions in parallel and close to each other. A semiconductor layer 21 is formed, and a gate insulating film 22 such as silicon nitride is further formed thereon. A gate electrode 23 is formed on the gate insulating film 22 so as to partially overlap the display electrode 15 and the source bus 19 with the semiconductor layer 21 in between. One end of the gate electrode 23 is connected to the gate bus 18. In this way, the display electrode 15 and the source bus 19 that face the gate electrode 23 are respectively the drain electrode 15
a, a source electrode 19a, and the electrodes 15a and 19a, the semiconductor layer 21, the gate insulating film 22, and the gate electrode 23 form a thin film transistor 16. The gate electrode 23 and the gate bus 18 are formed at the same time and are made of, for example, aluminum. Further, ohmic contact layers 25 and 26 are formed on the electrodes 15a and 19a, respectively, by an n-plus amorphous silicon layer, and the contact resistance with the semiconductor layer 21 is small.
従来のこの種の液晶表示素子においてその表示面積を広
くし、かつ高い分解能で表示する場合には、表示電極15
を高密度にする必要があり、またソースバス19の長さが
長くなり、このためソースバス19に対する印加電圧側
と、これより離れた側とでは電圧降下によりソースバス
19上の電圧が異なり、またソースバスの時定数の増大に
伴って信号波形に歪が生じ、これらのため表示面の全面
にわたる一様な輝度が得られず、電源から遠い部分程輝
度が低下する輝度傾斜が生じる。またソースバス19の長
さが長くなることは、それだけバスが断線するおそれが
あった。更にソースバスの断線を小とし、かつソースバ
スの抵抗値を小とするためソースバスの幅を大とする
と、表示素子の表示面全体に対する有効表示面積の率、
いわゆる開口率が減少する。In the conventional liquid crystal display device of this type, when the display area is wide and the display is performed with high resolution, the display electrode 15
Need to be high density, and the length of the source bus 19 becomes long. Therefore, due to the voltage drop between the applied voltage side to the source bus 19 and the side farther from this,
The voltage on 19 is different, and the signal waveform is distorted as the time constant of the source bus increases, so uniform brightness cannot be obtained over the entire display surface, and the brightness decreases as the distance from the power supply increases. A brightness gradient is generated. In addition, the increase in the length of the source bus 19 may cause the bus to be disconnected. Further, if the source bus width is made large in order to reduce the source bus disconnection and the source bus resistance value, the ratio of the effective display area to the entire display surface of the display element,
The so-called aperture ratio is reduced.
この発明によれば半導体層と絶縁層を介して対向して遮
光層が透明基板側に設けられた液晶表示素子において、
複数の薄膜トランジスタのソースが接続されたソースバ
スは表示電極と同質材の透明電極層とその透明電極層よ
りも抵抗値が小さい遮光層と同一材の金属層との積層体
よりなり、かつその積層体の金属層は、遮光層と絶縁さ
れこのソースバスが形成された透明基板側とされ、ソー
スバスとゲートバスとの交差部においては、絶縁層と同
一材の第１絶縁層−半導体層と同一材の半導体層−ゲー
ト絶縁膜と同一材の第２絶縁層が金属層とゲートバスと
の間に、第１絶縁層を金属層側として介在されている。According to the invention, in the liquid crystal display element in which the light shielding layer is provided on the transparent substrate side so as to face the semiconductor layer with the insulating layer interposed therebetween,
The source bus to which the sources of a plurality of thin film transistors are connected is composed of a laminated body of a display electrode, a transparent electrode layer of the same material, a light shielding layer having a resistance value smaller than that of the transparent electrode layer, and a metal layer of the same material, and the laminated body thereof. The metal layer of the body is on the transparent substrate side which is insulated from the light shielding layer and on which the source bus is formed, and at the intersection of the source bus and the gate bus, the first insulating layer of the same material as the insulating layer-the semiconductor layer A semiconductor layer made of the same material-a second insulating layer made of the same material as the gate insulating film are interposed between the metal layer and the gate bus with the first insulating layer on the metal layer side.
このようにしてソースバスの全体としての抵抗値が小さ
く、かつ電圧降下が少なく、また時定数が小さく、駆動
信号の波形が歪まない。更に積層体となっているためそ
れだけ断線故障が発生し難く、かつ抵抗値が小さいため
細くすることができ、開口率を増加することができる。In this way, the resistance value of the source bus as a whole is small, the voltage drop is small, the time constant is small, and the waveform of the drive signal is not distorted. Further, since it is a laminated body, the disconnection failure is less likely to occur, and since the resistance value is small, it can be made thin and the aperture ratio can be increased.
なおソースバスとゲートバスとの交差点は、ソースバス
とゲートバスとの間に三層の絶縁層を介在させているこ
とによりソースバスとゲートバスとの短絡欠陥を小とす
ることができる。At the intersection of the source bus and the gate bus, a short circuit defect between the source bus and the gate bus can be reduced by interposing three insulating layers between the source bus and the gate bus.
第５図乃至第７図にこの発明による液晶表示素子の要部
を示し、第２図乃至第４図と対応する部分には同一符号
を付してある。5 to 7 show the essential parts of the liquid crystal display device according to the present invention, and the parts corresponding to those of FIGS. 2 to 4 are designated by the same reference numerals.
この例ではゲートバス18をゲート電極23上に延長形成
し、ソース電極19aを接続部40でソースバス19に接続す
るようにしている。In this example, the gate bus 18 is extendedly formed on the gate electrode 23, and the source electrode 19a is connected to the source bus 19 at the connecting portion 40.
この発明によればソースバス19は第６図に示すように例
えばクロムCrのような比較的抵抗値が小さい金属層41と
表示電極15と同一材の、例えばITOの透明電極材層42と
の積層体よりなり、その金属層41は、薄膜トランジスタ
16が形成された透明基板11側とされている。According to the present invention, as shown in FIG. 6, the source bus 19 includes a metal layer 41 having a relatively small resistance value such as chromium Cr and a transparent electrode material layer 42 made of the same material as the display electrode 15, for example, ITO. The metal layer 41 is made of a laminated body, and the metal layer 41 is a thin film transistor.
It is the transparent substrate 11 side on which 16 is formed.
またこの例ではソースバス19とゲートバス18との交差部
43においてはソースバス19の金属層41上にSiO2のような
第１絶縁層44が形成され、その第１絶縁層44上にアモル
ファスシリコンのような半導体層45が形成され、更にそ
の上に例えば窒化シリコンSiNxの第２絶縁層46が形成さ
れ、その上に例えばアルミニウムでゲートバス18が形成
される。つまりゲートバス18とソースバス19との間に第
１絶縁層44−半導体層45−第２絶縁層46の三層が介在さ
れている。Also, in this example, the intersection of the source bus 19 and the gate bus 18
In 43, a first insulating layer 44 such as SiO 2 is formed on the metal layer 41 of the source bus 19, a semiconductor layer 45 such as amorphous silicon is formed on the first insulating layer 44, and further thereon. A second insulating layer 46 of, for example, silicon nitride SiNx is formed on which a gate bus 18 is formed of, for example, aluminum. That is, the three layers of the first insulating layer 44, the semiconductor layer 45, and the second insulating layer 46 are interposed between the gate bus 18 and the source bus 19.
薄膜トランジスタ16の部分はこの例では第７図に示すよ
うに、その半導体層21と対向して透明基板11側に遮光層
48が形成され、透明基板11側から半導体層21へ入射され
る光が遮光層48で遮断され、半導体層21の光導電効果に
よる、薄膜トランジスタ16のオンオフ比劣化を小とされ
ている。この遮光層48はクロムなどの金属層で構成さ
れ、遮光層48とドレイン電極15a及びソース電極19a間を
絶縁するため、遮光層48と半導体層21、ドレイン電極15
a、ソース電極19aとの間にSiO2などの絶縁層49が介在さ
れる。In this example, as shown in FIG. 7, the portion of the thin film transistor 16 faces the semiconductor layer 21 and faces the transparent substrate 11 on the side of the light shielding layer.
The light-shielding layer 48 blocks the light incident on the semiconductor layer 21 from the transparent substrate 11 side by the formation of the light-transmissive layer 11, and the deterioration of the on / off ratio of the thin film transistor 16 due to the photoconductive effect of the semiconductor layer 21 is reduced. The light-shielding layer 48 is made of a metal layer such as chromium, and in order to insulate the light-shielding layer 48 from the drain electrode 15a and the source electrode 19a, the light-shielding layer 48, the semiconductor layer 21, and the drain electrode 15 are formed.
An insulating layer 49 such as SiO 2 is interposed between a and the source electrode 19a.
透明基板11の内面に例えばクロム層が形成され、これを
パターンエッチングして、ソースバス19の金属層41と遮
光層48とを同時に形成し、その金属層41をマスクして、
SiO2層を形成し、これをパターンエッチングして、第１
絶縁層44と絶縁層49とを同時に形成する。更にITOを形
成した後パターンエッチングにより表示電極15、ソース
バスの透明電極材層42を形成し、次にアモルファスシリ
コンにより半導体層22及び45を同時に形成する。その
後、ゲート絶縁膜22と第２絶縁層46とを同時に形成し、
更にゲート電極23を形成した後、全体を窒化シリコンな
どの保護層51を形成する。このような製造工程をとるこ
とによりソースバス19を二層構造とし、かつソースバス
19とゲートバス18との交差部に三層の積層部を介在させ
ることが遮光層付きの薄膜トランジスタ16の形成と同時
に得られる。For example, a chrome layer is formed on the inner surface of the transparent substrate 11, and this is pattern-etched to simultaneously form the metal layer 41 and the light shielding layer 48 of the source bus 19, and mask the metal layer 41.
A SiO 2 layer is formed and pattern-etched to form a first
The insulating layer 44 and the insulating layer 49 are simultaneously formed. Further, after forming ITO, the display electrode 15 and the transparent electrode material layer 42 of the source bus are formed by pattern etching, and then the semiconductor layers 22 and 45 are simultaneously formed of amorphous silicon. After that, the gate insulating film 22 and the second insulating layer 46 are simultaneously formed,
Further, after forming the gate electrode 23, a protective layer 51 of silicon nitride or the like is formed on the entire surface. By taking such a manufacturing process, the source bus 19 has a two-layer structure, and
Interposing a three-layer laminated portion at the intersection of the gate bus 18 and the gate bus 18 is obtained at the same time when the thin film transistor 16 with the light shielding layer is formed.
なお表示電極15としては画素電極に限らず、７本の棒状
表示電極を日字状に配したものを選択して数字を表示す
る場合などにもこの発明を適用することができる。透明
電極材層42としてはITOに限らずSnO2でもよく、また上
記各絶縁層としてはSiO2,SiNxに限らず、ポリイミド、S
iO,Al2O3その他の無機物あるいは有機物を用いてもよ
い。The display electrode 15 is not limited to the pixel electrode, and the present invention can be applied to the case where seven bar-shaped display electrodes are arranged in a letter shape to display numbers. The transparent electrode material layer 42 may be SnO 2 as well as ITO, the insulating layer is not limited to SiO 2 , SiNx, polyimide, S
Inorganic substances or organic substances such as iO, Al 2 O 3 may be used.
以上述べたようにこの発明の液晶表示素子はソースバス
が二層構造となっているから、その金属層41と透明電極
材層42との一方にピンホールなどの欠陥が生じても他方
にも同一個所でピンホールなどの欠陥が生じることは実
質的にはあり得ず、つまり相互の欠陥、断線が補い合っ
て欠陥断線がないソースバスが得られる。As described above, in the liquid crystal display element of the present invention, the source bus has a two-layer structure. Therefore, even if a defect such as a pinhole occurs in one of the metal layer 41 and the transparent electrode material layer 42, the other is also formed in the other. It is practically impossible for defects such as pinholes to occur at the same location, that is, a source bus without defect disconnection can be obtained by complementing mutual defects and disconnection.
金属層41の透明電極材層42に対する接続は例えばCrのIT
Oに対する抵抗は約10分の１であるため、ソースバス19
の抵抗値を小さくすることができ、輝度傾斜が十分小と
なり、駆動信号波形の歪も小さくなり、更に、ソースバ
ス19の幅を10μｍ以下にすることができ、画素電極15の
ピッチ200μｍでも70％もの開口率が得られた。The connection of the metal layer 41 to the transparent electrode material layer 42 is made of, for example, Cr IT.
Since the resistance to O is about 1/10, the source bus 19
, The luminance gradient is sufficiently small, the distortion of the drive signal waveform is also small, the width of the source bus 19 can be 10 μm or less, and the pixel electrode pitch is 200 μm. Aperture ratio as high as% was obtained.
また前記例のようにソースバスとゲートバスとの間に三
層の積層部を介在させたからソースバスとソースバスと
の短絡事故が少なくなる。Further, as in the above-mentioned example, since the three-layer laminated portion is interposed between the source bus and the gate bus, the short-circuit accident between the source bus and the source bus is reduced.
第１図は液晶セルの一部を示す断面図、第２図は液晶表
示素子の電気的等価回路を示す図、第３図は液晶セルの
一部の平面図、第４図は第３図のAA線断面図、第５図は
この発明の液晶表示素子の例の一部を示す平面図、第６
図は第５図のBB線断面図、第７図は第５図のCC線断面図
である。FIG. 1 is a sectional view showing a part of a liquid crystal cell, FIG. 2 is a view showing an electrically equivalent circuit of a liquid crystal display element, FIG. 3 is a plan view of a part of the liquid crystal cell, and FIG. 5 is a sectional view taken along line AA of FIG. 5, and FIG. 5 is a plan view showing a part of an example of the liquid crystal display device of the present invention.
FIG. 7 is a sectional view taken along line BB in FIG. 5, and FIG. 7 is a sectional view taken along line CC in FIG.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯川 禎三 大阪府八尾市北久宝寺１丁目４番33号 星 電器製造株式会社内 (56)参考文献 特開 昭60−216377（ＪＰ，Ａ) 実開 昭61−182（ＪＰ，Ｕ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Sadazo Yukawa 1-34 Kitakuhoji Temple, Yao City, Osaka Prefecture Star Electronics Manufacturing Co., Ltd. (56) Reference JP-A-60-216377 (JP, A) 61-182 (JP, U)
Claims (1)
封入されて液晶セルが構成され、その第１透明基板の内
面に複数の透明表示電極が形成され、これら各表示電極
にそれぞれドレイン電極が接続されて薄膜トランジスタ
が第１透明基板に形成され、これら薄膜トランジスタの
複数個のソース電極はソースバスに接続され、上記薄膜
トランジスタの複数個のゲート電極はゲートバスに接続
され、上記第２透明基板の内面に上記表示電極と対向し
て共通電極が形成され、上記薄膜トランジスタはその半
導体層に対し、上記第１透明基板と反対にゲート絶縁膜
及びゲート電極が設けられ、上記半導体層と絶縁層を介
して対向して遮光層が上記第１透明基板側に設けられた
液晶表示素子において、 上記ソースバスは上記透明表示電極と同一材の透明電極
層と、その透明電極層より抵抗値が小さい上記遮光層と
同一材料でこれと絶縁されている金属層との積層体より
なり、 その積層体は上記金属層が上記第１透明基板側とされ、 上記ソースバスと上記ゲートバスとの交差部において
は、上記絶縁層と同一材の第１絶縁層−上記半導体層と
同一材の半導体層−上記ゲート絶縁膜と同一材の第２絶
縁層が上記金属層と上記ゲートバスとの間に上記第１絶
縁層を上記金属層側として介在されていることを特徴と
する液晶表示素子。1. A first and a second transparent substrates are closely opposed to each other to enclose a liquid crystal to form a liquid crystal cell, and a plurality of transparent display electrodes are formed on the inner surface of the first transparent substrate. A drain electrode is connected to each other to form a thin film transistor on the first transparent substrate, a plurality of source electrodes of the thin film transistors are connected to a source bus, a plurality of gate electrodes of the thin film transistor are connected to a gate bus, and the second thin film transistor is connected to the second bus. A common electrode is formed on the inner surface of the transparent substrate so as to face the display electrode, and the thin film transistor is provided with a gate insulating film and a gate electrode on the semiconductor layer opposite to the first transparent substrate to insulate the semiconductor layer from the semiconductor layer. In a liquid crystal display element in which a light shielding layer is provided on the first transparent substrate side so as to face each other with a layer interposed therebetween, the source bus is made of the same material as the transparent display electrode. It is composed of a laminated body of a bright electrode layer and a metal layer which is made of the same material as the light shielding layer and has a resistance value smaller than that of the transparent electrode layer and is insulated from the light shielding layer. At the intersection of the source bus and the gate bus, a first insulating layer made of the same material as the insulating layer, a semiconductor layer made of the same material as the semiconductor layer, and a second insulating made of the same material as the gate insulating film. A liquid crystal display device, wherein a layer is interposed between the metal layer and the gate bus with the first insulating layer facing the metal layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206246A JPH0740103B2 (en) | 1986-09-02 | 1986-09-02 | Liquid crystal display element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206246A JPH0740103B2 (en) | 1986-09-02 | 1986-09-02 | Liquid crystal display element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361228A JPS6361228A (en) | 1988-03-17 |
| JPH0740103B2 true JPH0740103B2 (en) | 1995-05-01 |
Family
ID=16520158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206246A Expired - Lifetime JPH0740103B2 (en) | 1986-09-02 | 1986-09-02 | Liquid crystal display element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740103B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0814668B2 (en) * | 1988-02-16 | 1996-02-14 | シャープ株式会社 | Matrix type liquid crystal display panel |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697317B2 (en) * | 1984-04-11 | 1994-11-30 | ホシデン株式会社 | Liquid crystal display |
| JPS61182U (en) * | 1984-06-05 | 1986-01-06 | 三洋電機株式会社 | display device |
-
1986
- 1986-09-02 JP JP61206246A patent/JPH0740103B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361228A (en) | 1988-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3401589B2 (en) | TFT array substrate and liquid crystal display | |
| US6806932B2 (en) | Semiconductor device | |
| EP0390225B1 (en) | Liquid-crystal display device | |
| JP2008107849A (en) | Liquid crystal display device and manufacturing method thereof | |
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| JPH04163528A (en) | Active matrix display | |
| JPH10282528A (en) | Liquid crystal display device and its production | |
| JPH06160904A (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH09105952A (en) | Active matrix type liquid crystal display | |
| JPH10319431A (en) | Thin film transistor array substrate | |
| JPH061314B2 (en) | Thin film transistor array | |
| JPH11109390A (en) | Liquid crystal display | |
| US6897935B2 (en) | Liquid crystal display device and method for manufacturing same and color filter substrate | |
| US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
| JPH10253988A (en) | Liquid crystal display | |
| JP3491080B2 (en) | Matrix type array substrate for liquid crystal display device and manufacturing method thereof | |
| JP3102819B2 (en) | Liquid crystal display device and driving method thereof | |
| KR100386458B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
| KR100626600B1 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| JPH0740103B2 (en) | Liquid crystal display element | |
| JP2695424B2 (en) | Liquid crystal display | |
| KR20020012795A (en) | Array substrate for Liquid crystal display and method for fabricating thereof | |
| JPH09274202A (en) | Thin-film transistor array substrate | |
| JPH10228032A (en) | Active matrix type liquid crystal display | |
| JP3212252B2 (en) | Liquid crystal display |