JPH0740103B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH0740103B2 JPH0740103B2 JP61206246A JP20624686A JPH0740103B2 JP H0740103 B2 JPH0740103 B2 JP H0740103B2 JP 61206246 A JP61206246 A JP 61206246A JP 20624686 A JP20624686 A JP 20624686A JP H0740103 B2 JPH0740103 B2 JP H0740103B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- gate
- bus
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 7
- 210000002858 crystal cell Anatomy 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 70
- 239000007772 electrode material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えば表示電極としての画素電極を行列に配
し、その画素電極を薄膜トランジスタの選択駆動により
画像をアクテイブ表示する液晶表示素子に関する。
し、その画素電極を薄膜トランジスタの選択駆動により
画像をアクテイブ表示する液晶表示素子に関する。
従来のこの種の液晶表示素子は例えば第１図に示すよう
にガラスのような透明基板11及び12が近接対向して設け
られ、これら透明基板11,12の周縁部間にはスペーサ13
が介在され、これら透明基板11,12間に液晶14が封入さ
れて液晶セル10が構成されている。一方の透明基板11の
内面に表示電極15が複数形成され、これら各表示電極15
に隣接してそれぞれスイッチング素子として薄膜トラン
ジスタ16が形成され、その薄膜トランジスタ16のドレイ
ンは表示電極15に接続されている。これら複数の表示電
極15と対向して他方の透明基板12の内面に透明な共通電
極17が形成されている。
にガラスのような透明基板11及び12が近接対向して設け
られ、これら透明基板11,12の周縁部間にはスペーサ13
が介在され、これら透明基板11,12間に液晶14が封入さ
れて液晶セル10が構成されている。一方の透明基板11の
内面に表示電極15が複数形成され、これら各表示電極15
に隣接してそれぞれスイッチング素子として薄膜トラン
ジスタ16が形成され、その薄膜トランジスタ16のドレイ
ンは表示電極15に接続されている。これら複数の表示電
極15と対向して他方の透明基板12の内面に透明な共通電
極17が形成されている。
表示電極15は例えば画素電極であって第２図に示すよう
に、透明基板11上に正方形の表示電極15が行及び列に近
接配列されており、表示電極15の各行配列と近接し、か
つこれに沿ってそれぞれゲートバス18が形成され、また
表示電極15の各列配列と近接してそれに沿ってソースバ
ス19がそれぞれ形成されている。これら各ゲートバス18
及びソースバス19の各交差点において薄膜トランジスタ
16が設けられ、各薄膜トランジスタ16のゲートはゲート
バス18に接続され、各ソースはソースバス19にそれぞれ
接続され、更に各ドレインは表示電極15に接続されてい
る。
に、透明基板11上に正方形の表示電極15が行及び列に近
接配列されており、表示電極15の各行配列と近接し、か
つこれに沿ってそれぞれゲートバス18が形成され、また
表示電極15の各列配列と近接してそれに沿ってソースバ
ス19がそれぞれ形成されている。これら各ゲートバス18
及びソースバス19の各交差点において薄膜トランジスタ
16が設けられ、各薄膜トランジスタ16のゲートはゲート
バス18に接続され、各ソースはソースバス19にそれぞれ
接続され、更に各ドレインは表示電極15に接続されてい
る。
これらゲートバス18とソースバス19との各一つを選択し
てそれら間に電圧を印加し、その電圧が印加された薄膜
トランジスタ16のみが導通し、その導通した薄膜トラン
ジスタ16のドレインに接続された表示電極15に電荷を蓄
積してその表示電極15と共通電極17との間の液晶14の部
分においてのみ電圧を印加し、これによってその表示電
極15の部分のみを光透明或は光遮断とすることによって
選択的な表示を行う。この表示電極15に蓄積した電荷を
放電させることによって表示を消去させることができ
る。
てそれら間に電圧を印加し、その電圧が印加された薄膜
トランジスタ16のみが導通し、その導通した薄膜トラン
ジスタ16のドレインに接続された表示電極15に電荷を蓄
積してその表示電極15と共通電極17との間の液晶14の部
分においてのみ電圧を印加し、これによってその表示電
極15の部分のみを光透明或は光遮断とすることによって
選択的な表示を行う。この表示電極15に蓄積した電荷を
放電させることによって表示を消去させることができ
る。
薄膜トランジスタ16は従来においては例えば第３図及び
第４図に示すように構成されていた。即ち透明基板11上
に表示電極15とソースバス19とがITOのような透明電極
材層によって形成され、表示電極15及びソースバス19の
互に平行近接した部分間にまたがってアモルファスシリ
コンのような半導体層21が形成され、更にその上に窒化
シリコンなどのゲート絶縁膜22が形成される。このゲー
ト絶縁膜22上において半導体層21を介して表示電極15及
びソースバス19とそれぞれ一部重なってゲート電極23が
形成される。ゲート電極23の一端はゲートバス18に接続
される。このようにしてゲート電極23とそれぞれ対向し
た表示電極15、ソースバス19はそれぞれドレイン電極15
a、ソース電極19aを構成し、これら電極15a、19a、半導
体層21、ゲート絶縁膜22、ゲート電極23によって薄膜ト
ランジスタ16が構成される。ゲート電極23及びゲートバ
ス18は同時に形成され、例えばアルミニウムによって構
成される。またこの電極15a、19a上にそれぞれオーミッ
ク接触層25,26が例えばｎプラスアモルファスシリコン
層により形成され、半導体層21との接触抵抗が小とされ
ていた。
第４図に示すように構成されていた。即ち透明基板11上
に表示電極15とソースバス19とがITOのような透明電極
材層によって形成され、表示電極15及びソースバス19の
互に平行近接した部分間にまたがってアモルファスシリ
コンのような半導体層21が形成され、更にその上に窒化
シリコンなどのゲート絶縁膜22が形成される。このゲー
ト絶縁膜22上において半導体層21を介して表示電極15及
びソースバス19とそれぞれ一部重なってゲート電極23が
形成される。ゲート電極23の一端はゲートバス18に接続
される。このようにしてゲート電極23とそれぞれ対向し
た表示電極15、ソースバス19はそれぞれドレイン電極15
a、ソース電極19aを構成し、これら電極15a、19a、半導
体層21、ゲート絶縁膜22、ゲート電極23によって薄膜ト
ランジスタ16が構成される。ゲート電極23及びゲートバ
ス18は同時に形成され、例えばアルミニウムによって構
成される。またこの電極15a、19a上にそれぞれオーミッ
ク接触層25,26が例えばｎプラスアモルファスシリコン
層により形成され、半導体層21との接触抵抗が小とされ
ていた。
従来のこの種の液晶表示素子においてその表示面積を広
くし、かつ高い分解能で表示する場合には、表示電極15
を高密度にする必要があり、またソースバス19の長さが
長くなり、このためソースバス19に対する印加電圧側
と、これより離れた側とでは電圧降下によりソースバス
19上の電圧が異なり、またソースバスの時定数の増大に
伴って信号波形に歪が生じ、これらのため表示面の全面
にわたる一様な輝度が得られず、電源から遠い部分程輝
度が低下する輝度傾斜が生じる。またソースバス19の長
さが長くなることは、それだけバスが断線するおそれが
あった。更にソースバスの断線を小とし、かつソースバ
スの抵抗値を小とするためソースバスの幅を大とする
と、表示素子の表示面全体に対する有効表示面積の率、
いわゆる開口率が減少する。
くし、かつ高い分解能で表示する場合には、表示電極15
を高密度にする必要があり、またソースバス19の長さが
長くなり、このためソースバス19に対する印加電圧側
と、これより離れた側とでは電圧降下によりソースバス
19上の電圧が異なり、またソースバスの時定数の増大に
伴って信号波形に歪が生じ、これらのため表示面の全面
にわたる一様な輝度が得られず、電源から遠い部分程輝
度が低下する輝度傾斜が生じる。またソースバス19の長
さが長くなることは、それだけバスが断線するおそれが
あった。更にソースバスの断線を小とし、かつソースバ
スの抵抗値を小とするためソースバスの幅を大とする
と、表示素子の表示面全体に対する有効表示面積の率、
いわゆる開口率が減少する。
この発明によれば半導体層と絶縁層を介して対向して遮
光層が透明基板側に設けられた液晶表示素子において、
複数の薄膜トランジスタのソースが接続されたソースバ
スは表示電極と同質材の透明電極層とその透明電極層よ
りも抵抗値が小さい遮光層と同一材の金属層との積層体
よりなり、かつその積層体の金属層は、遮光層と絶縁さ
れこのソースバスが形成された透明基板側とされ、ソー
スバスとゲートバスとの交差部においては、絶縁層と同
一材の第１絶縁層−半導体層と同一材の半導体層−ゲー
ト絶縁膜と同一材の第２絶縁層が金属層とゲートバスと
の間に、第１絶縁層を金属層側として介在されている。
光層が透明基板側に設けられた液晶表示素子において、
複数の薄膜トランジスタのソースが接続されたソースバ
スは表示電極と同質材の透明電極層とその透明電極層よ
りも抵抗値が小さい遮光層と同一材の金属層との積層体
よりなり、かつその積層体の金属層は、遮光層と絶縁さ
れこのソースバスが形成された透明基板側とされ、ソー
スバスとゲートバスとの交差部においては、絶縁層と同
一材の第１絶縁層−半導体層と同一材の半導体層−ゲー
ト絶縁膜と同一材の第２絶縁層が金属層とゲートバスと
の間に、第１絶縁層を金属層側として介在されている。
このようにしてソースバスの全体としての抵抗値が小さ
く、かつ電圧降下が少なく、また時定数が小さく、駆動
信号の波形が歪まない。更に積層体となっているためそ
れだけ断線故障が発生し難く、かつ抵抗値が小さいため
細くすることができ、開口率を増加することができる。
く、かつ電圧降下が少なく、また時定数が小さく、駆動
信号の波形が歪まない。更に積層体となっているためそ
れだけ断線故障が発生し難く、かつ抵抗値が小さいため
細くすることができ、開口率を増加することができる。
なおソースバスとゲートバスとの交差点は、ソースバス
とゲートバスとの間に三層の絶縁層を介在させているこ
とによりソースバスとゲートバスとの短絡欠陥を小とす
ることができる。
とゲートバスとの間に三層の絶縁層を介在させているこ
とによりソースバスとゲートバスとの短絡欠陥を小とす
ることができる。
第５図乃至第７図にこの発明による液晶表示素子の要部
を示し、第２図乃至第４図と対応する部分には同一符号
を付してある。
を示し、第２図乃至第４図と対応する部分には同一符号
を付してある。
この例ではゲートバス18をゲート電極23上に延長形成
し、ソース電極19aを接続部40でソースバス19に接続す
るようにしている。
し、ソース電極19aを接続部40でソースバス19に接続す
るようにしている。
この発明によればソースバス19は第６図に示すように例
えばクロムCrのような比較的抵抗値が小さい金属層41と
表示電極15と同一材の、例えばITOの透明電極材層42と
の積層体よりなり、その金属層41は、薄膜トランジスタ
16が形成された透明基板11側とされている。
えばクロムCrのような比較的抵抗値が小さい金属層41と
表示電極15と同一材の、例えばITOの透明電極材層42と
の積層体よりなり、その金属層41は、薄膜トランジスタ
16が形成された透明基板11側とされている。
またこの例ではソースバス19とゲートバス18との交差部
43においてはソースバス19の金属層41上にSiO2のような
第１絶縁層44が形成され、その第１絶縁層44上にアモル
ファスシリコンのような半導体層45が形成され、更にそ
の上に例えば窒化シリコンSiNxの第２絶縁層46が形成さ
れ、その上に例えばアルミニウムでゲートバス18が形成
される。つまりゲートバス18とソースバス19との間に第
１絶縁層44−半導体層45−第２絶縁層46の三層が介在さ
れている。
43においてはソースバス19の金属層41上にSiO2のような
第１絶縁層44が形成され、その第１絶縁層44上にアモル
ファスシリコンのような半導体層45が形成され、更にそ
の上に例えば窒化シリコンSiNxの第２絶縁層46が形成さ
れ、その上に例えばアルミニウムでゲートバス18が形成
される。つまりゲートバス18とソースバス19との間に第
１絶縁層44−半導体層45−第２絶縁層46の三層が介在さ
れている。
薄膜トランジスタ16の部分はこの例では第７図に示すよ
うに、その半導体層21と対向して透明基板11側に遮光層
48が形成され、透明基板11側から半導体層21へ入射され
る光が遮光層48で遮断され、半導体層21の光導電効果に
よる、薄膜トランジスタ16のオンオフ比劣化を小とされ
ている。この遮光層48はクロムなどの金属層で構成さ
れ、遮光層48とドレイン電極15a及びソース電極19a間を
絶縁するため、遮光層48と半導体層21、ドレイン電極15
a、ソース電極19aとの間にSiO2などの絶縁層49が介在さ
れる。
うに、その半導体層21と対向して透明基板11側に遮光層
48が形成され、透明基板11側から半導体層21へ入射され
る光が遮光層48で遮断され、半導体層21の光導電効果に
よる、薄膜トランジスタ16のオンオフ比劣化を小とされ
ている。この遮光層48はクロムなどの金属層で構成さ
れ、遮光層48とドレイン電極15a及びソース電極19a間を
絶縁するため、遮光層48と半導体層21、ドレイン電極15
a、ソース電極19aとの間にSiO2などの絶縁層49が介在さ
れる。
透明基板11の内面に例えばクロム層が形成され、これを
パターンエッチングして、ソースバス19の金属層41と遮
光層48とを同時に形成し、その金属層41をマスクして、
SiO2層を形成し、これをパターンエッチングして、第１
絶縁層44と絶縁層49とを同時に形成する。更にITOを形
成した後パターンエッチングにより表示電極15、ソース
バスの透明電極材層42を形成し、次にアモルファスシリ
コンにより半導体層22及び45を同時に形成する。その
後、ゲート絶縁膜22と第２絶縁層46とを同時に形成し、
更にゲート電極23を形成した後、全体を窒化シリコンな
どの保護層51を形成する。このような製造工程をとるこ
とによりソースバス19を二層構造とし、かつソースバス
19とゲートバス18との交差部に三層の積層部を介在させ
ることが遮光層付きの薄膜トランジスタ16の形成と同時
に得られる。
パターンエッチングして、ソースバス19の金属層41と遮
光層48とを同時に形成し、その金属層41をマスクして、
SiO2層を形成し、これをパターンエッチングして、第１
絶縁層44と絶縁層49とを同時に形成する。更にITOを形
成した後パターンエッチングにより表示電極15、ソース
バスの透明電極材層42を形成し、次にアモルファスシリ
コンにより半導体層22及び45を同時に形成する。その
後、ゲート絶縁膜22と第２絶縁層46とを同時に形成し、
更にゲート電極23を形成した後、全体を窒化シリコンな
どの保護層51を形成する。このような製造工程をとるこ
とによりソースバス19を二層構造とし、かつソースバス
19とゲートバス18との交差部に三層の積層部を介在させ
ることが遮光層付きの薄膜トランジスタ16の形成と同時
に得られる。
なお表示電極15としては画素電極に限らず、７本の棒状
表示電極を日字状に配したものを選択して数字を表示す
る場合などにもこの発明を適用することができる。透明
電極材層42としてはITOに限らずSnO2でもよく、また上
記各絶縁層としてはSiO2,SiNxに限らず、ポリイミド、S
iO,Al2O3その他の無機物あるいは有機物を用いてもよ
い。
表示電極を日字状に配したものを選択して数字を表示す
る場合などにもこの発明を適用することができる。透明
電極材層42としてはITOに限らずSnO2でもよく、また上
記各絶縁層としてはSiO2,SiNxに限らず、ポリイミド、S
iO,Al2O3その他の無機物あるいは有機物を用いてもよ
い。
以上述べたようにこの発明の液晶表示素子はソースバス
が二層構造となっているから、その金属層41と透明電極
材層42との一方にピンホールなどの欠陥が生じても他方
にも同一個所でピンホールなどの欠陥が生じることは実
質的にはあり得ず、つまり相互の欠陥、断線が補い合っ
て欠陥断線がないソースバスが得られる。
が二層構造となっているから、その金属層41と透明電極
材層42との一方にピンホールなどの欠陥が生じても他方
にも同一個所でピンホールなどの欠陥が生じることは実
質的にはあり得ず、つまり相互の欠陥、断線が補い合っ
て欠陥断線がないソースバスが得られる。
金属層41の透明電極材層42に対する接続は例えばCrのIT
Oに対する抵抗は約10分の１であるため、ソースバス19
の抵抗値を小さくすることができ、輝度傾斜が十分小と
なり、駆動信号波形の歪も小さくなり、更に、ソースバ
ス19の幅を10μｍ以下にすることができ、画素電極15の
ピッチ200μｍでも70％もの開口率が得られた。
Oに対する抵抗は約10分の１であるため、ソースバス19
の抵抗値を小さくすることができ、輝度傾斜が十分小と
なり、駆動信号波形の歪も小さくなり、更に、ソースバ
ス19の幅を10μｍ以下にすることができ、画素電極15の
ピッチ200μｍでも70％もの開口率が得られた。
また前記例のようにソースバスとゲートバスとの間に三
層の積層部を介在させたからソースバスとソースバスと
の短絡事故が少なくなる。
層の積層部を介在させたからソースバスとソースバスと
の短絡事故が少なくなる。
第１図は液晶セルの一部を示す断面図、第２図は液晶表
示素子の電気的等価回路を示す図、第３図は液晶セルの
一部の平面図、第４図は第３図のAA線断面図、第５図は
この発明の液晶表示素子の例の一部を示す平面図、第６
図は第５図のBB線断面図、第７図は第５図のCC線断面図
である。
示素子の電気的等価回路を示す図、第３図は液晶セルの
一部の平面図、第４図は第３図のAA線断面図、第５図は
この発明の液晶表示素子の例の一部を示す平面図、第６
図は第５図のBB線断面図、第７図は第５図のCC線断面図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯川 禎三 大阪府八尾市北久宝寺１丁目４番33号 星 電器製造株式会社内 (56)参考文献 特開 昭60−216377（ＪＰ，Ａ) 実開 昭61−182（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】第１、第２透明基板が近接対向して液晶が
封入されて液晶セルが構成され、その第１透明基板の内
面に複数の透明表示電極が形成され、これら各表示電極
にそれぞれドレイン電極が接続されて薄膜トランジスタ
が第１透明基板に形成され、これら薄膜トランジスタの
複数個のソース電極はソースバスに接続され、上記薄膜
トランジスタの複数個のゲート電極はゲートバスに接続
され、上記第２透明基板の内面に上記表示電極と対向し
て共通電極が形成され、上記薄膜トランジスタはその半
導体層に対し、上記第１透明基板と反対にゲート絶縁膜
及びゲート電極が設けられ、上記半導体層と絶縁層を介
して対向して遮光層が上記第１透明基板側に設けられた
液晶表示素子において、 上記ソースバスは上記透明表示電極と同一材の透明電極
層と、その透明電極層より抵抗値が小さい上記遮光層と
同一材料でこれと絶縁されている金属層との積層体より
なり、 その積層体は上記金属層が上記第１透明基板側とされ、 上記ソースバスと上記ゲートバスとの交差部において
は、上記絶縁層と同一材の第１絶縁層−上記半導体層と
同一材の半導体層−上記ゲート絶縁膜と同一材の第２絶
縁層が上記金属層と上記ゲートバスとの間に上記第１絶
縁層を上記金属層側として介在されていることを特徴と
する液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206246A JPH0740103B2 (ja) | 1986-09-02 | 1986-09-02 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206246A JPH0740103B2 (ja) | 1986-09-02 | 1986-09-02 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361228A JPS6361228A (ja) | 1988-03-17 |
| JPH0740103B2 true JPH0740103B2 (ja) | 1995-05-01 |
Family
ID=16520158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206246A Expired - Lifetime JPH0740103B2 (ja) | 1986-09-02 | 1986-09-02 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740103B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0814668B2 (ja) * | 1988-02-16 | 1996-02-14 | シャープ株式会社 | マトリックス型液晶表示パネル |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697317B2 (ja) * | 1984-04-11 | 1994-11-30 | ホシデン株式会社 | 液晶表示器 |
| JPS61182U (ja) * | 1984-06-05 | 1986-01-06 | 三洋電機株式会社 | 表示装置 |
-
1986
- 1986-09-02 JP JP61206246A patent/JPH0740103B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361228A (ja) | 1988-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| US6806932B2 (en) | Semiconductor device | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| JPH10282528A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH11109390A (ja) | 液晶表示装置 | |
| US6897935B2 (en) | Liquid crystal display device and method for manufacturing same and color filter substrate | |
| US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
| JPH10253988A (ja) | 液晶表示装置 | |
| JP3491080B2 (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
| JP3102819B2 (ja) | 液晶表示装置及びその駆動方法 | |
| KR100386458B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH0740103B2 (ja) | 液晶表示素子 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| KR20020012795A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH10228032A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| KR0154810B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |