JPH0740189B2 - タツチレスポンス装置 - Google Patents

タツチレスポンス装置

Info

Publication number
JPH0740189B2
JPH0740189B2 JP61253486A JP25348686A JPH0740189B2 JP H0740189 B2 JPH0740189 B2 JP H0740189B2 JP 61253486 A JP61253486 A JP 61253486A JP 25348686 A JP25348686 A JP 25348686A JP H0740189 B2 JPH0740189 B2 JP H0740189B2
Authority
JP
Japan
Prior art keywords
data
value
time
cycle
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61253486A
Other languages
English (en)
Other versions
JPS63106796A (ja
Inventor
卓也 砂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP61253486A priority Critical patent/JPH0740189B2/ja
Publication of JPS63106796A publication Critical patent/JPS63106796A/ja
Publication of JPH0740189B2 publication Critical patent/JPH0740189B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、演奏操作により順次時間がずれて導通する少
なくとも2つの接点からの接点信号のずれの度合に基づ
いて楽音の内容例えば、音量、音高、高調波成分等を制
御するタッチレスポンス装置に関するものである。
[従来技術とその問題点] 従来、このようなタッチレスポンス装置としては、先に
導通する接点のオンから、後に導通する接点のオンまで
の時間のずれを計数して、これをデコーダ等によってタ
ッチデータに変換するようにしていた(特公昭53-441
8、特公昭53-5545)。
この場合、上記2つの接点のずれの計測可能な最長時間
を40msとし、ずれ時間の分解能を80μsとすると、全部
で500の状態のデータが必要となり、そのためには9ビ
ットの計測カウンタが必要となる。これが各鍵に配置さ
れると、全部で88鍵とすれば9×88=792ビット相当の
カウンタが必要となり、さらにこれをタッチデータに変
換するためのビット数もこれに従って大きくなり、回路
規模が非常に大きくなる。
ところが、鍵を速くたたく時、普通にたたく時、ゆっく
りたたく時では、各時点での押鍵速度の差による楽音の
変化の割合に差があり、例えば速くたたく時では押鍵速
度の差がわずかでも楽音の変化に大きな影響を与える
が、ゆっくりたたく時では逆に押鍵速度の差が大きくて
も楽音の変化にはそれほど影響を与えないということが
あり、押鍵速度の時間分解能は、鍵をゆっくりたたく時
は押鍵速度の時間分解能を落としてもよいことになる。
また、一定速度でカウントが行われるカウントのカウン
ト値を先に導通する接点のオン時点と、後に導通する接
点のオン時点とで取り入れ、両カウント値の差に基づい
てタッチデータを得るようにしたものである(特公昭58
-57119号参照)。しかしながら、このようなものでも、
一定速度でカウントを行うので、押鍵速度の時間分解能
に無駄がある点では変わりがない。
[発明の目的] この発明は上述した事情に鑑みてなされたもので、その
目的とするところは、回路規模が小さくとも、実際の演
奏に一致するタッチレスポンス効果の得られるタッチレ
スポンス装置を提供することにある。
[発明の要点] この発明は上記目的を達成するために、 1つの操作子の操作により順次時間がずれて動作する少
なくとも第1及び第2の接点と、 この第1及び第2の接点の動作時間のずれを計測可能な
最長時間より小さな周期で、かつ一定速度でカウントを
行うカウント手段と、 上記第1の接点の動作に応答して演算形態を示す所定値
及び上記カウント手段のその時のカウント情報を記憶す
る記憶手段と、 上記カウント手段のカウント情報が所定の値になる毎に
カウントを行い、かつこのカウント値が上記記憶手段の
所定値に対応した値になると、この所定値を変更する変
更手段と、 上記第2の接点の動作に応答して上記カウント手段のそ
の時のカウント情報を読取る読取り手段と、 複数の異なる演算形態で演算可能に構成され、この読取
り手段で読取られたカウント情報と上記記憶手段に記憶
されているカウント情報に基づき、上記記憶手段に記憶
されている所定値に対応する演算形態で演算してタッチ
データを出力する演算手段と、 を有することを特徴としている。
[実施例] 〈概略〉 本実施例では、基本サイクルカウンタ4がカウント手段
に、記憶部3が記憶手段に、モード変更部11とデータ変
換部10とが変更手段と変換手段に夫々対応し、2つの接
点のずれの計測可能な最長時間は40ms、記憶部3に記憶
される所定値がモードデータM及び周期数データFにほ
ぼ対応し、データ変換部10の減算内容は第9図に示すと
うりになっている。タッチデータTCDの一覧は第10図に
示されており、同図左端縦軸の位置が第1接点オンの時
に対応し、横軸の経過時間に沿って第2接点オン時を設
定した位置におけるタッチデータ値が求める値となる。
上記モードデータM(7/6〜1)によりタッチデータTCD
は2点鎖線で示すように段階づけられ、さらに周期数デ
ータF(16×F〜4×F)により点線で示すように段階
づけられ、第1接点オン時の基本サイクルカウンタ4の
データDと第2接点オン時の基本サイクルカウンタ4の
データRCとの差RC−Dにより実線で示すように段階づけ
られている。この各段階ごとのタッチデータTCDの分解
能(減算速度)は、モード「7/6」と「5」で基本サイ
クルカウンタ4の「1φ」当り1(減算)、モード
「4」で「2府営」当り1(減算)、モード「3」で
「4φ」当り1(減算)、モード「2」で「8φ」当り
1(減算)というように、低くなり、減算速度も遅くな
る。この分解能低下により、タッチデータTCDを得るた
めの最長時間は長くても、タッチデータTCDの最高値は
「127」で済み、桁数も少なくて済むので、それだけ回
路規模も小さくて済むことにる。
〈構成〉 全体回路構成 第1図はタッチレスポンス装置の全体回路構成を示すも
ので、図中1は鍵状態処理装置であり、この装置1では
鍵盤(図示せず)の各操作鍵に応じたキーコードKCと、
この操作鍵の順次時間がずれて導通する2つの接点の各
オンに応じた2つの接点信号とが生成され、制御・演算
部2に送られる。
制御・演算部2では、第1接点の接点信号が与えられる
と、「7」又は「6」の所定値をモードデータM0〜M2
して記憶部3にセットするとともに、その時の基本サイ
クルカウンタ4のカウントデータD0〜D4もあわせて記憶
部3にセットする。
基本サイクルカウンタ4は、5ビットT0〜T432進のカウ
ンタで、周期80μsのクロック信号φによってカウント
され、一周期のカウント時間は80μs×32≒2.5msであ
り、上記2つの接点のずれを計測可能な最長時間である
40msを16周期にわたって一定速度でカウントを行うこと
ができるようになっている。
記憶部3にセットされたモードデータM(所定値)は、
基本サイクルカウンタ4のカウント一周期ごとに減算さ
れるが、この減算速度は時間の経過とともに1/2、1/4、
1/8と順次遅れるようになっている。
そして、鍵状態処理装置1より第2接点の接点信号が与
えられると、その時の基本サイクルカウンタ4のカウン
トデータRCが読み出され、上記記憶部3に記憶されてい
た第1接点オン時のカウントデータDとの差RC−Dが求
められる。この差RC−Dもその時のモードデータMの値
に応じて1/2、1/4、1/8と縮小される。
このデータRC−Dと上記モードデータM等によって制御
・演算部2でタッチデータが演算されて出力されてい
く。
上記記憶部3は88鍵に対応して88番地分の記憶容量をも
ち、各番地は上記鍵状態処理装置1からのキーコードと
同じデータがアドレスデータとして指定され、記憶部3
内のモードデータMの減算変更にあたっては、7ビット
で88ステップのカウントを行う処理ポインタ5からの処
理ポイントデータSPに基づいて記憶部3のアドレス指定
がなされる。この処理ポインタ5は基本サイクルカウン
タ4一周期32φの間に88ステップ一周期分のカウントを
行ない、基本サイクルカウンタ4からのキャリ信号によ
ってカウントが開始され、制御・演算部2からのインク
リメント信号によってインクリメントされていく。
上記記憶部3の1つの番地の記憶データの構成、基本サ
イクルカウンタ4のカウントデータRCの構成、処理ポイ
ンタ5の処理ポインタデータSPの構成は第3図〜第5図
に示すとうりである。
制御・演算部2の構成 第2図は制御・演算部2の構成を示すものである。図中
6は鍵カウンタ部であって、7ビット構成であり、上記
基本サイクルカウンタ4に与えられるクロック信号φの
立上りでカウントをスタートし、クロック信号φの一周
期内に0〜87までの88鍵分のキーナンバデータを出力す
る。このキーナンバデータは記憶制御部7を介して上記
記憶部3にアドレスデータとして送られるとともに、デ
コーダ部8、モード設定部9に与えられる。
デコーダ部8には、上記鍵状態処理装置1からのキーコ
ードKCと第1又は第2接点の接点信号が与えられてお
り、このキーコードKCが上記キーナンバデータに一致す
ると、当該キーコードKCとともに与えられたものが第1
接点の接点信号の場合には、開始信号S1を出力し、当該
キーコードKCとともに与えられたものが第2接点の接点
信号の場合には、終了信号S2を出力する。この開始信号
S1及び終了信号S2は記憶制御部7を介して記憶部3に対
し、夫々指令信号及び読出し指令信号として与えられる
ほか、信号S1はモード設定部9に駆動指令信号として与
えられ、信号S2はデータ変換部10に同じく駆動指令信号
として与えられる。
モード設定部9には、上記処理ポインタ5からの記憶部
3の減算処理を行っている番地を示す処理ポイントデー
タSPも与えられており、上記開始信号S1が与えられる時
には、その時の操作鍵のキーナンバが鍵カウンタ部6よ
り与えられており、処理ポイントデータSPがキーナンバ
以上の時はモードデータ「6」が出力され、逆にそれ未
満の時はモードデータ「7」が出力され、記憶制御部7
を介して基本サイクルカウンタ4からのその時のカウン
トデータDとともに記憶部3に書き込まれる。このよう
に「7」のセットを行う場合もあるのは、モードデータ
Mは基本サイクルカウンタ4の一周期32φごとに減算し
ていくようにしているが、処理ポイントデータSPがキー
ナンバ未満の時には、一周期たたないうちにすぐ処理ポ
イントデータSPがキーナンバに一致して減算されてしま
い、以後の減算処理が「1」速く進んでしまうのを防止
するためである。
記憶部3に書き込まれたモードデータMとカウントデー
タDは、処理ポインタ5からのデータを読出アドレスと
して読み出され、記憶制御部7を介してモード変更部11
に与えられて基本サイクルカウンタ4のカウント一周期
ごとに順次減算され、上記処理ポインタ5からのデータ
がそのまま書込アドレスとして書き込まれる。このモー
ド変更部11は、1回の減算処理ごとに処理ポインタ5に
インクリメント信号を出力して、記憶部3の次のデータ
Mの減算処理にはいっていく。
上記データ変換部10は、終了信号S2の与えられる第2接
点オン時に駆動され、この時記憶部3より読み出される
モードデータM及びカウントデータDと、同じくこの時
の基本サイクルカウンタ4のカウントデータRCとに基づ
いてタッチデータを作成して出力する。
モード変更部11の構成 モード変更部11は、上記基本サイクルカウンタ4のキャ
リ信号が減算処理のスタート信号として与えられ、上記
鍵カウンタ部6の88ステップ分のカウント処理後に出力
される全鍵終了信号がイネーブル信号Eとして与えら
れ、このイネーブル信号Eが与えられている間だけモー
ドデータMの減算処理を行っていく。上記全鍵終了信号
は鍵カウンタ部6自身にカウント停止信号として与えら
れており、次のクロック信号φの立上りで鍵カウント部
6のカウントが開始されると、モード変更部11にイネー
ブル信号Eが与えられなくなって減算処理が中断され
る。このため、第7図に示すように、クロック信号φの
一周期の前半において鍵カウンタ部6で88鍵分のキーナ
ンバカウント処理すなわち操作鍵に応じた記憶部3のデ
ータアクセス処理が行われ、クロック信号φの一周期の
後半においてモード変更部11で記憶部3のモードデータ
Mの減算処理が行われていく。この減算処理は88鍵分す
べて行うのに、ほぼ基本サイクルカウンタ4の一周期分
32φかかり、記憶部3のデータアクセス処理は記憶部3
の減算処理に比べかなり高速となっている。
第8図はモード変更部11の減算処理の内容を示すもの
で、図中左の旧データM、Dから真中の新データM、D
への減算処理は、基本サイクルカウンタ4の一周期32φ
ごとに行われ、最上段のモードデータ「7」から「6」
及び「6」から「5」への減算のみは後述の第6図に示
すように32φ以下となる。以下モードデータMの減算処
理内容を分説する。
各モードデータMが保持される時間は、「7/6」から
「2」になるに従って、2倍、4倍、8倍とふえるよう
になっている。
「7」:第6図に示すように「6」になるまで最大32φ
≒2.5msの時間がかかり、最大2.5msの時間保持されて
「6」に減算される。
「6」:「5」になるまで最大32φであるから、最大2.
5msの時間保持されて「5」に減算される。
「5」:「4」になるまで32φであるから、2.5msの時
間保持されて「4」に減算される。
「4」:「3」になるまで2周期64φであるから、5ms
の時間保持されて「3」に減算される。この場合カウン
トデータDの下1桁は、上記2周期のうち何周期目かを
示す周期データF(1周期目=0.2周期目=1)に置き
換えられる。
「3」:「2」になるまで4周期128φであるから、10m
sの時間保持されて「2」に減算される。この場合カウ
ントデータDの下2桁は、上記4周期のうち何周期目か
を示す周期データF(1周期目=00〜4周期目=11)に
置き換えられる。
「2」:「1」になるまで8周期256φであるから、20m
sの時間保持されて「1」に減算される。この場合カウ
ントデータDの下3桁は、上記8周期のうち何周期目か
を示す周期データF(1周期目=000〜8周期目=111)
に置き換えられる。
「1」:これ以降減算はされないので、「1」のままず
っと保持される。
このように、モードデータMの減算速度は1/2、1/4、1/
8と順次遅れていき、各モードデータMのとりうる時間
長は後述する第10図の下段に示されている。
データ変換部10の構成 第9図はデータ変換部10のタッチデータTCDを求める変
換処理のための処理式(1)〜(13)を示し第10図はこ
の処理結果であるタッチデータTCDの値の一覧を示して
いる。第1接点オン時(S1時)から第2接点オン時(S2
時)までの時間は、大まかにはそのS1時〜S2時の基本サ
イクルカウンタ4のカウント周期数を示すモードデータ
MとカウントデータDの下位の周期数データFとで、第
10図点線で示すように段階づけられるが、さらに細かく
は、上記周波数の端数である第1接点オン時の基本サイ
クルカウンタ4のデータDと第2接点オン時の基本サイ
クルカウンタ4のRCとの差RC−Dで、第10図実線で示す
ように段階づけられることになる。第10図の2点鎖線
は、モードデータMだけで段階づけたタッチデータTCD
を示している。
第10図は、図の左の縦軸を第1接点オン時(S1時)と
し、横軸の経過時間に沿って第2接点オン時(S2時)を
設定した位置におけるタッチデータ値が求める値とな
る。横軸のモードデータM値は「7/6」については、第
6図に示すように32φ=2.5msとは限らず、第10図の横
軸はキーコードKC値と処理ポイントデータSP値とが一致
した場合を示しており、両KC値SP値のちがいに応じて
「7/6」の部分の大きさを変えて横軸のみ横方向にずら
す必要がある。
以下第9図の各処理式(1)〜(13)に入って分説す
る。
(1)L=RC−D:上述した周期数の端数である第1接点
オン時の基本サイクルカウンタ4のデータDと第2接点
オン時の基本サイクルカウンタ4のデータRCとの差RC−
Dそのままである。
(2)L=RC−D:上記(1)式と同じである。
(3)L=RC−D+32:この段階は処理ポイントデータS
P値>キーコードKC値、C=0となって、第6図上段に
示すように処理ポイントデータSP値が「88」から「0」
に戻って次のサイクルのカウント値になるので、1サイ
クル分の32を補正している。
この(1)〜(3)式により、タッチデータTCN=f
(N、L)は{32×(N−2)+31}−L={32×(5
−2)+31}−L=127−Lとなり、タッチデータTCDの
最大値「127」より端数分「L」が減算されていく。
(4)L=RC−D+32:上記(3)式と同じである。モ
ードデータM=6のときと同じ式となっているのは、第
6図上段A点に示すように、キーコードKC値が若く(同
図では「20」)、速くモード「5」に移行してしまうも
のと、キーコードKC値が大きく(同図では「80」)、い
まだモード「6」に停っているものとのタッチデータTC
D値を等しくするためである。これは以下に述べる
(5)と(6)、(8)と(9)、(11)と(12)の各
式について基本的である。
(5)L=RC/2−D/2+16:上記(3)(4)式を1/2に
した式となっている。これはモード「7/6」に比べモー
ド「5」では第10図に示すように減算速度が1/2となる
ためである。
(6)L=RC/2−D+16+(16×F):上記(5)式に
対し、「D/2」が「D」となっているのは、モード
「4」では、5ビットのカウントデータD値を上位4ビ
ットだけ取り出して、1ビット下位にシフトした1/2の
値としているためである。(16×F)はタッチデータTC
D「32」値分を周期データF=0、1の二周期に分けて
「16」ずつ減算するための補正式である。
(7)L=RC/2−D+16+16:上記(6)式とほぼ同じ
であり、周期データF=0の第一周期目であるため補正
値は「16」となっている。
(8)L=RC/4−D/2+8:上記(6)(7)式を1/2にた
式となっている。モード「4」の後半では、さらに減算
速度が1/2になるためである。(16×F)、16の補正値
がないのは、ここで新たな1/4の減算速度の減算がはじ
まるためである。
(9)L=RC/4−D+8+(8×F):上記(8)式に
対し、「D/2」が「D」となっているのは、カウントデ
ータ値が下位にさらに1ビットシフトして3ビットの1/
2の値となっているためである。(8×F)はタッチデ
ータTCD「32」値分を周期データF=00、01、10、11の
四周期に分けて「8」ずつ減算するための補正式であ
る。
(10)L=RC/4−D+8+{8×(F+1)}:上記
(9)式に対し、周期データFが+1されているのは、
C=1のキーコードKC値≦処理ポイントデータSP値に対
しC=0のキーコードKC値>処理ポイントの時は周期デ
ータFに一周期分の差が生じるからである。
(11)L=RC/8−D/2+4:上記(8)式を1/2にした式と
なっている。(8×F)、8×(F+1)の補正値がな
いのはモード「3」の最後の一周期では、さらに減算速
度が1/2になるためである。
(12)L=RC/8−D+4+(4×F):上記(11)式に
対し、「D/2」が「D」となっているのは、カウントデ
ータ値が下位にさらに1ビットシフトして2ビットの1/
2の値となっているためである。(4×F)はタッチデ
ータTCD「32」値分を周期データF=000、001、010、01
1、100、101、110、111の八周期に分けて「4」ずつ減
算するための補正式である。
(13)L=RC/8−D+4+{4×(F+1)}:上記
(12)式に対し、手記データFが+1されているのは、
C=1のキーコードKC値≦処理ポイントデータSP値に対
しC=0のキーコードKC値>処理ポイントの時は周期デ
ータFに一周期分の差が生じるからである。
なお、第9図処理IIに示すように、端数データLが1周
期分の「32」を越えてしまう場合には、Lと「32」との
差を1/2にして、これを「L」として補正を行なうよう
にしている。
〈動作〉 タッチデータTCDの演算の概略 以上述べたタッチデータTCDの求め方を、第10図をもと
に要約すると以下のとうりとなる。
第10図において、タッチデータTCDは、第9図のf
(N、L)={32×(N−2)+31}−Lで求められる
が、タッチデータTCDの最高値は{32×(5−2)+3
1}=127(「1111111」)に設定されており、最初の第
1周期32φ時点で−32されて「95」となり、次の第2周
期64φ、第3周期94φ時点で夫々−16されて「79」「6
3」となり、さらに次の第4周期128φ〜第7周期224φ
時点で夫々−8されて「55」「47」「39」「31」とな
り、さらにまた次の第8周期256φ〜第15周期480φ時点
で夫々−4されて「27」「23」「19」「15」「11」
「7」「3」「0」となる。
このように、タッチデータTCDの減算速度は時間の経過
とともに、1/2、1/4、1/8となっている。
これに応じて第10図の丸枠内に示すように、第1周期で
は32φで−32されるから、タッチデータTCDは1φで−
1されるが、第2、第3周期では64φで−32されるか
ら、2φで−1され、第4〜第7周期では128φで−32
されるから、4φで−1され、第8〜第15周期では256
φで−32されるから8φで−1されることになる。従っ
て、タッチデータTCDの押鍵速度に対する分解能は、押
鍵速度が遅く、第1接点オン時から第2接点オン時まで
の時間が長いほど低くなる。
これを、従来のように1φあたりタッチデータTCDを−
1する分解能で最後まで処理すると、第10図の従来例の
傾きで示すような特性の直線となり、タッチデータTCD
の最高値は「127」から一挙に「472」にはね上がること
になり、タッチデータTCDの桁数も7ビットから9ビッ
トに増大し、回路規模も大きなものとなってしまうが、
本発明ではそのようなことはなくなる。
タッチデータTCDの演算の具体例 次に具体的にタッチデータTCDを求める演算処理につい
て述べる。
第11図は、タッチデータTCDを求める4つの具体例を示
すもので、いまキーコードKCが「0」「25」「50」の30
の鍵が操作されて基本サイクルカウンタ4の値が
「6」、処理ポインタ5の値が「30」の時に第1接点が
オンされたものとする。すると、キーコード「50」のみ
はキーコード値が処理ポインタ5の値「30」より大きい
ので、記憶部3の「50」番地にセットされるモードデー
タ夫々は「7」となり、他は「6」となる。カウントデ
ータDは基本サイクルカウンタ4の値が「6」なのです
べて「6」となる。そして処理ポインタ部5が「50」に
なると、モード変更部11に記憶部3の「50」番地のデー
タM、Dが読み出され、モードデータMが「7」から
「6」に変更される。
次いで、次の周期にはいって、処理ポインタ5が「0」
「25」「50」になるごとに、記憶部3の「0」番地、
「25」番地、「50」番地のモードデータMが「5」に書
き変え減算されていき、以後、一周期ごとに記憶部3の
「0」、「25」「50」の各番地のデータが書き換え減算
されていく。
3周期目の基本サイクルカウンタ4の値が「10」、処理
ポインタ5の値が「20」の時に、キーコード「0」と
「50」の鍵の第2接点がオンされたものとする。この
時、記憶部3の「0」番地にはモードM「4」、カウン
トD「00110」がセットされ、「50」番地にはモードM
「5」、カウントD「6」がセットされている。これよ
り、タッチデータTCDを求めると、キーコード「0」の
鍵は第9図の(6)式、キーコード「50」の鍵は第9図
の(5)式に基いて求められ、両者とも端数データL=
18、N=4となり、タッチデータTCDは両者とも「10011
01(77)」となる。
こうして、第1接点オン時の設定データがちがっていて
も、第2接点オン時も同じタイミングであれば第9図の
Cの値に基き、同じタッチデータTCDが得られるように
なっている。
また、4周期目の基本サイクルカウンタ4の値が「3
0」、処理ポインタ5の値が「88」の時に、キーコード
「25」の鍵の第2接点がオンされたものとする。この
時、記憶部3の「25」番地にはモードM「4」、カウン
トD「00111」がセットされている。これより、タッチ
データTCDを求めると、キーコード「25」の鍵は第9図
の(6)式に基いて求められ、端数データL=8、N=
3となり、タッチデータTCDは「0111001(57)」とな
る。
この場合、第2接点が、もう少し後の基本サイクルカウ
ンタ4の値「6」、処理ポインタ5の値「10」の時にオ
ンされたものとすると、演算式は(8)式となり、端数
データL=8、N=3となり、タッチデータTCDは「011
0111(55)」となる。ここで基本サイクルカウンタ4の
値は「8」進んでいて、タッチデータの差はこの「8」
の1/4の「2」となっている。
こうして、第1接点オンと第2接点オンの時間間隔に応
じたタッチデータTCDが得られることになる。
なお、モードデータMと周期数データFはひとまとめに
して4ビットのモードデータM(15〜0)としてもよい
が、分解能の低下に従ってカウントデータDの有効ビッ
トも小さくなり、その分空いたビットを周期数データF
のビットに当てれば、タッチデータTCDを得るのに必要
なデータM、Dのビット数が少なくて済むことになる。
また、タッチデータTCDを求める式は上記f(N、L)
={32×(N−2)+31}−Lの演算式とは限らず、例
えばf(N、L)={32×(N−2)+31}+(32−
L)とし、Nの値を第9図の値に対し−1ずつして、加
算式に見えるような式としてもよく要は第9図のよう
に、時間の経過とともにタッチデータTCDの値が下がる
とともにその分解能が下がれば、どのような演算形態を
とってもよい。
さらに、本発明は電子鍵盤楽器以外の電子弦楽器等に適
用可能であり、上記実施例に何ら限定されるものではな
い。
[発明の効果] この発明は以上詳細に説明したように、2つの接点のず
れを計測可能な最長時間より小さいカウント周期のカウ
ンタにてカウントし、第1接点オン時と第2接点オン時
のカウント値をカウントするとともに、第1接点オン時
に記憶された所定値をこのカウンタのカウント周期経過
に同期して変更し、この変更された所定値に対応した演
算形態で、第1及び第2接点オン時に記憶されたカウン
ト値に基づいてタッチデータを演算生成するように構成
したから、自然楽器のように押鍵速度に対して非直線的
に変化するタッチデータの生成が可能になり、しかもそ
のために、押鍵開始時から終了時まで連続的に一定方向
にカウントするためのビット数の大きなカウンタを必要
としない、という利点を有する。
【図面の簡単な説明】
図面は本発明の一実施例を示し、第1図はタッチレスポ
ンス装置の全体回路図、第2図は制御・演算部2の回路
図、第3図は記憶部3の1つの番地に記憶される所定値
(モードデータ)MとカウントデータDのデータ構成
図、第4図及び第5図は基本サイクルカウンタ4及び処
理ポインタ5の構成図、第6図は第1接点オンのタイミ
ングと設定モードデータMとの関係を示す図、第7図は
88鍵分のデータアクセス処理(キー処理)と減算処理の
タイムチャートの図、第8図はモード変更部11における
減算処理の内容を示す図、第9図はデータ変換部10にお
ける演算処理の内容を示す図、第10図はタッチデータTC
Dの一覧を示す図、第11図はタッチデータTCDを具体的に
求める一例を示す図である。 1……鍵状態処理装置、2……制御・演算部、3……記
憶部、4……基本サイクルカウンタ、5……処理ポイン
タ、6……鍵カウンタ部、9……モード設定部、10……
データ変換部、11……モード変更部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】1つの操作子の操作により順次時間がずれ
    て動作する少なくとも第1及び第2の接点と、 この第1及び第2の接点の動作時間のずれを計測可能な
    最長時間より小さな周期で、かつ一定速度でカウントを
    行うカウント手段と、 上記第1の接点の動作に応答して演算形態を示す所定値
    及び上記カウント手段のその時のカウント情報を記憶す
    る記憶手段と、 上記カウント手段のカウント情報が所定の値になる毎に
    カウントを行い、かつこのカウント値が上記記憶手段の
    所定値に対応した値になると、この所定値を変更する変
    更手段と、 上記第2の接点の動作に応答して上記カウント手段のそ
    の時のカウント情報を読取る読取り手段と、 複数の異なる演算形態で演算可能に構成され、この読取
    り手段で読取られたカウント情報と上記記憶手段に記憶
    されているカウント情報に基づき、上記記憶手段に記憶
    されている所定値に対応する演算形態で演算してタッチ
    データを出力する演算手段と、 を有することを特徴とするタッチレスポンス装置。
JP61253486A 1986-10-24 1986-10-24 タツチレスポンス装置 Expired - Lifetime JPH0740189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61253486A JPH0740189B2 (ja) 1986-10-24 1986-10-24 タツチレスポンス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61253486A JPH0740189B2 (ja) 1986-10-24 1986-10-24 タツチレスポンス装置

Publications (2)

Publication Number Publication Date
JPS63106796A JPS63106796A (ja) 1988-05-11
JPH0740189B2 true JPH0740189B2 (ja) 1995-05-01

Family

ID=17252051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61253486A Expired - Lifetime JPH0740189B2 (ja) 1986-10-24 1986-10-24 タツチレスポンス装置

Country Status (1)

Country Link
JP (1) JPH0740189B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843757A (ja) * 1981-09-08 1983-03-14 T Hasegawa Co Ltd バニラ・フレ−バ−及びその製法
JPS59838A (ja) * 1982-06-26 1984-01-06 Toshiba Corp フオ−カスイオンビ−ム装置
JPS59232396A (ja) * 1983-06-16 1984-12-27 ヤマハ株式会社 電子楽器のタツチレスポンス装置

Also Published As

Publication number Publication date
JPS63106796A (ja) 1988-05-11

Similar Documents

Publication Publication Date Title
JP2571911B2 (ja) 楽音信号発生装置
JPH0760310B2 (ja) タッチコントロール装置
JP2764961B2 (ja) 電子楽器
US5117727A (en) Tone pitch changing device for selecting and storing groups of pitches based on their temperament
US4267586A (en) Electrophonic musical instrument
JP2785531B2 (ja) 電子楽器
JPH0740189B2 (ja) タツチレスポンス装置
US5585586A (en) Tempo setting apparatus and parameter setting apparatus for electronic musical instrument
JPS6114518B2 (ja)
JPH01319793A (ja) 演奏情報処理装置の割込処理制御部
JPH0722716Y2 (ja) タッチレスポンス装置
US5060179A (en) Mathematical function-generating device for electronic musical instruments
JPS6330638B2 (ja)
JPS6340318B2 (ja)
US4498364A (en) Electronic musical instrument
JP2576615B2 (ja) 処理装置
JPH0210556Y2 (ja)
JP2707885B2 (ja) ビット数変換装置
JP2736550B2 (ja) 電子楽器の補間回路
JPS6336394Y2 (ja)
JPS63271498A (ja) タツチレスポンス装置
JPS5842477B2 (ja) 電子楽器
JPS6212518B2 (ja)
JPS60191297A (ja) 電子楽器のチヤンネル割当装置
US4936179A (en) Electronic musical instrument