JPH0742570U - 同期整流スイッチング電源回路 - Google Patents

Abstract

(57)【要約】 【目的】 同期整流スイッチング電源回路の整流効率を
向上させる。 【構成】 コンパレータ２３及びコンパレータ２５の一
方の入力端子は三角波発振器２４から並列に接続され、
コンパレータ２３及びコンパレータ２５の他方の入力端
子間に抵抗２８を設け、該抵抗２８の後段から分岐させ
抵抗２９を配設する。前記コンパレータ２５へパルス幅
制御電圧を印加すると、該コンパレータ２３，２５間に
電圧差が設けられ、各々のコンパレータはパルス周期が
同期し、且つ、パルス幅が異なるパルス信号を出力す
る。そして、前記コンパレータ２３の出力端子をスイッ
チングトランス５の一次側に配設した能動素子９の制御
端子１０に接続するとともに、前記コンパレータ２５の
出力端子をフォトカプラー３０を介して前記スイッチン
グトランス５の二次側に配設した能動素子１２の制御端
子１３に接続する。これにより、入力交流電源を変換さ
れた直流電源は一次側と二次側とでパルス周期が同期
し、且つ、異なるパルス幅のパルス信号にて同期整流さ
れて出力端子１６，１７に供給される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は同期整流電源回路に関するものであり、特に、整流効率を向上させ た同期整流スイッチング電源回路に関するものである。

【０００２】

【従来の技術】

従来の同期整流スイッチング電源回路を図３に従って説明する。同図に於て、 符号１は同期整流スイッチング電源回路であり、該同期整流スイッチング電源回 路１は商用電源２の交流電流が入力されると、整流用ダイオード３並びに平滑用 コンデンサ４によって直流の電流Ｉ₁ に変換される。符号５はスイッチングトラ ンスであり、該スイッチングトランス５は一次側コイル６及び二次側コイル７で 構成され、該二次側コイル７は中間タップ８によりコイル７ａ，７ｂに分割され る。そして、該スイッチングトランス５の一次側コイル６にパワーＭＯＳ−ＦＥ Ｔ９が配設される。該パワーＭＯＳ−ＦＥＴ９はゲート１０にパルス信号を出力 するスイッチングＩＣ１１を接続し、前記電流Ｉ₁ をパルス波として該スイッチ ングトランス５の一次側コイル６に流入させる。

【０００３】 該パルス波とされた電流Ｉ₁ は、前記スイッチングトランス５の一次側コイル ６と二次側コイル７ａとのコイル巻数比によって規定電圧に降下された電流Ｉ₂ を二次側に供給する。更に、該電流Ｉ₁ は二次側コイル７ｂによって二次側に配 設されたパワーＭＯＳ−ＦＥＴ１２のゲート１３へ一次側と同一パルス波をゲー ト電圧として印加する。

【０００４】 前記一次側に配設されたパワーＭＯＳ−ＦＥＴ９と二次側に配設されたパワー ＭＯＳ−ＦＥＴ１２とは、パルス周期が同期し、且つ、パルス幅が同じパルス波 によって高周波同期制御される。そして、該同期整流スイッチング電源回路１は 平滑用コンデンサ１４並びに過電流を流出させるシャントレギュレータ１５にて 整流及び平滑を行い、出力端子１６，１７から電源供給している。

【０００５】

【考案が解決しようとする課題】

上記従来の同期整流スイッチング電源回路は、パルス周期が同期され、且つ、 パルス幅が同じパルス波電圧でトランスの一次側及び二次側の能動素子の制御端 子を制御する。従って、トランスの二次側のパルス波形と二次側に配設された能 動素子の制御パルス波形とが同一となり、スイッチングのクロス点において二次 側に瞬間的に大電流が流れて消費電力を増大させたり、逆電流が流れる等の不安 定な状態を引き起こしてロスが生じ整流効率を低下させている。

【０００６】 そこで、同期整流スイッチング電源回路の整流効率を向上するために解決せら るべき技術的課題が生じてくるのであり、本考案は該課題を解決することを目的 とする。

【０００７】

【課題を解決するための手段】

この考案は、上記目的を達成するために提案せられたものであり、２つの能動 素子をトランスの一次側と二次側とに設けてインバータ制御を行うスイッチング 電源回路に於て、第１のコンパレータと第２のコンパレータとを配設し、該第１ 及び第２のコンパレータの一方の入力端子に各々三角波発振器の出力を接続し、 該第１及び第２のコンパレータの他方の入力端子に各々パルス幅制御電圧を印加 して、前記三角波発振器電圧或いはパルス幅制御電圧の一方を、前記第１と第２ のコンパレータにおいて電圧差を設け、該第１及び第２のコンパレータの出力端 子を各々前記一次側又は二次側に設けた能動素子の制御端子に接続し、二次側の 能動素子の制御パルス幅を一次側の能動素子の制御パルス幅より小とした同期整 流スイッチング電源回路を提供するものである。

【０００８】

【作用】

並列接続した２台のコンパレータの一方の入力端子に各々同一三角波を入力す る。そして、各々のコンパレータの他方の入力端子に電圧差を設けたパルス幅制 御電圧を印加することにより、各々のコンパレータから出力するパルス波のオン 状態及びオフ状態への切換えタイミングに差異を設ける。而して、各々のコンパ レータはパルス周期が同期し、且つ、異なるパルス幅のパルス信号を出力する。 そして、各々のコンパレータから出力されるパルス信号をトランスの一次側及び 二次側に各々設けた能動素子の制御端子として印加する。これにより、トランス の一次側と二次側のパルス波はオン／オフ状態切換えのタイミングに差異ができ る。

【０００９】 従って、二次側の能動素子の制御パルス幅を一次側よりも小としてオンタイミ ングを遅延させるとともに、早期にオフさせることにより二次側における電流の 浪費を減少させて整流効率の低下を防止できる。

【００１０】

【実施例】

以下、本考案の一実施例を図１及び図２に従って詳述する。尚、説明の都合上 、従来技術と同一構成部分には同一符号を付して説明を省略する。 図１に於て、符号５はスイッチングトランスである。該スイッチングトランス ５の一次側コイル６にパワーＭＯＳ−ＦＥＴ９のドレイン２１を接続して、該パ ワーＭＯＳ−ＦＥＴ９のソース２２はアースへ接続する。そして、該パワーＭＯ Ｓ−ＦＥＴ９のゲート１０はコンパレータ２３の出力端子に接続され、該コンパ レータ２３のプラス入力端子は三角波発振器２４と接続される。更に、該三角波 発振器２４はコンパレータ２５のプラス入力端子と接続され、該コンパレータ２ ３及び２５は前記三角波発振器２４から同一三角波を入力される。

【００１１】 又、該コンパレータ２５はパルス幅制御電圧を得るため、フォトカプラー２６ のフォトトランジスタ２７と該コンパレータ２５のマイナス入力端子とを接続し 、該コンパレータ２５のマイナス入力端子と前記コンパレータ２３のマイナス入 力端子間に抵抗２８を配設する。更に、該コンパレータ２３のマイナス入力端子 の後段に抵抗２９を設けてアースへ接続する。

【００１２】 そして、該コンパレータ２５の出力端子とフォトカプラー３０の発光ダイオー ド３１とを接続して、該フォトカプラー３０のフォトトランジスタ３２から反転 アンプ３３を介してパワーＭＯＳ−ＦＥＴ１２のゲート１３に接続する。 同期整流スイッチング電源回路３４は商用交流電源２を入力すると、整流用ダ イオード３並びに平滑用コンデンサ４によって直流の電流Ｉ₁ に変換する。

【００１３】 図２に示すように、前記三角波発振器２４から最高電圧値Ｖ_S にて発振される 三角波４１は、各々前記コンパレータ２５及びコンパレータ２３へ入力される。 そして、パルス幅制御電圧は該コンパレータ２５のマイナス入力端子には電圧値 Ｖ_K がフォトカプラー２６を介して二次側から供給される。コンパレータ２３に は抵抗２８，２９を設けて電圧値Ｖ_K を降下させた電圧値Ｖ_L が印加される。

【００１４】 図２のパルス波形４２に示すように、該コンパレータ２３は入力された三角波 ４１の電圧が電圧値Ｖ_L 以上のとき信号パルスを出力し、該三角波４１の電圧が 電圧値Ｖ_L より小のとき信号パルスを出力しない。 そして、パルス波形４３は該コンパレータ２５の信号パルスの出力状態を示し ており、該コンパレータ２３とコンパレータ２５とが出力するパルス波はパルス 周期が同期して、該コンパレータ２５が出力するパルス波形４３はコンパレータ ２３が出力するパルス波形４２に対してオン状態が短い。

【００１５】 図１に示すように、該コンパレータ２３は前述したオン状態の長いパルス信号 を前記パワーＭＯＳ−ＦＥＴ９のゲート１０にゲート電圧として供給するため、 スイッチングトランス５の一次側コイル６を流れる直流の電流Ｉ₁ 及び二次側コ イル７を流れる電流Ｉ₂ はオン状態の長いパルス波となる。 一方、前記コンパレータ２５はオン状態の短いパルス信号を出力して、フォト カプラー３０の発光ダイオード３１に供給する。そして、該フォトカプラー３０ は前記スイッチングトランス５の一次側と二次側とを絶縁するとともに、前記パ ルス信号をフォトトランジスタ３２へ伝達する。更に、該パルス信号は反転アン プ３３を介して二次側のパワーＭＯＳ−ＦＥＴ１２のゲート１３へゲート電圧と して印加する。

【００１６】 而して、同期整流スイッチング電源回路３４は、前記スイッチングトランス５ の一次側及び二次側に配設したパワーＭＯＳ−ＦＥＴ９，１２のゲート１０，１ ３にパルス周期が同期して、パルス幅の異なるパルス信号電圧を印加させること により同期整流を行う。 尚、本考案は、本考案の精神を逸脱しない限り種々の改変を為すことができ、 そして、本考案が該改変されたものに及ぶことは当然である。

【００１７】

【考案の効果】

この考案は、上記一実施例にて詳述せる如く、本考案の同期整流スイッチング 電源回路は、１台の三角波発振器から２台のコンパレータが出力するパルス信号 の発振周期を得ている。そして、各々のコンパレータはパルス幅制御電圧を各々 のコンパレータにおいて電圧差を設けて印加されることにより、パルス周期が同 期して、且つ、パルス幅の異なるパルス信号電圧をトランスの一次側と二次側に 配設した能動素子の制御端子に印加する。

【００１８】 斯くして、該同期整流スイッチング電源回路はトランスの一次側と二次側に入 力されるパルス波のオン／オフの切換えタイミングに差異ができるため、オン／ オフ切換時の不安定な状態が解除されて電力をムダに消費しないとともに、整流 効率を向上できる等正に諸種の実用的効果を奏する考案である。

【図面の簡単な説明】

【図１】本考案の一実施例を示し、その回路図。

【図２】三角波と信号パルスの動作波形を示すタイミン
グチャート。

【図３】従来例を示し、その回路図。

【符号の説明】

１，３４ 同期整流スイッチング電源回路 ５ トランス ９，１２ パワーＭＯＳ−ＦＥＴ １０，１３ ゲート ２３，２５ コンパレータ ２４ 三角波発振器

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ２つの能動素子をトランスの一次側と二
   次側とに設けてインバータ制御を行うスイッチング電源
   回路に於て、第１のコンパレータと第２のコンパレータ
   とを配設し、該第１及び第２のコンパレータの一方の入
   力端子に各々三角波発振器の出力を接続し、該第１及び
   第２のコンパレータの他方の入力端子に各々パルス幅制
   御電圧を印加して、前記三角波発振器電圧或いはパルス
   幅制御電圧の一方を、前記第１と第２のコンパレータに
   おいて電圧差を設け、該第１及び第２のコンパレータの
   出力端子を各々前記一次側又は二次側に設けた能動素子
   の制御端子に接続し、二次側の能動素子の制御パルス幅
   を一次側の能動素子の制御パルス幅より小としたことを
   特徴とする同期整流スイッチング電源回路。