JPH0743407A - Characteristic value measuring method for electronic circuit - Google Patents
Characteristic value measuring method for electronic circuitInfo
- Publication number
- JPH0743407A JPH0743407A JP5189514A JP18951493A JPH0743407A JP H0743407 A JPH0743407 A JP H0743407A JP 5189514 A JP5189514 A JP 5189514A JP 18951493 A JP18951493 A JP 18951493A JP H0743407 A JPH0743407 A JP H0743407A
- Authority
- JP
- Japan
- Prior art keywords
- value
- characteristic
- characteristic value
- electronic circuits
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000005259 measurement Methods 0.000 claims abstract description 78
- 238000000691 measurement method Methods 0.000 claims description 3
- 230000000712 assembly Effects 0.000 abstract description 4
- 238000000429 assembly Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、電子回路の特性値測
定方法に関するもので、特に多数の電子回路の特性値を
効率よく測定する方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for measuring characteristic values of electronic circuits, and more particularly to a method for efficiently measuring characteristic values of many electronic circuits.
【0002】[0002]
【従来の技術】電子回路の特性値の測定方法として、二
分探索法と呼ばれているものが知られている。この方法
は、求めたい特性値の絶対値を直接測定するのではな
く、相対的な比較測定により間接的に測定する点に特徴
がある。特に、求めたい特性値が予めある程度予測で
き、ある決められた値との大小関係が容易に判定できる
ような場合において、効率的な測定が実現できる点で優
れている。以下、この二分探索法について図5を用いて
説明する。2. Description of the Related Art A method called a binary search method is known as a method for measuring the characteristic value of an electronic circuit. This method is characterized in that the absolute value of the desired characteristic value is not directly measured, but is indirectly measured by relative comparison measurement. In particular, when the characteristic value to be obtained can be predicted to some extent in advance and the magnitude relationship with a predetermined value can be easily determined, it is excellent in that efficient measurement can be realized. The binary search method will be described below with reference to FIG.
【0003】まず、求めたい特性値の大きさをαとし、
この特性値の予測される範囲(最小値a1 ,最大値b
1 )を定める(図5(a))。つぎに、最小値a1 と最
大値b1 の中心値(以下、比較基準値という)をM
1(=(a1 +b1 )/2)とし、この比較基準値M1
と求めたい値αとの大小関係を比較判定する(図5
(b))。この比較判定の結果、求めたい値αは、2つ
の範囲、すなわち(最小値a1 と比較基準値M1 の間)
または(比較基準値M1と最大値b1 の間)のどちらの
範囲にあるかが判明する。First, let α be the magnitude of the desired characteristic value,
Predicted range of this characteristic value (minimum value a 1 , maximum value b
1 ) (Fig. 5 (a)). Next, the central value of the minimum value a 1 and the maximum value b 1 (hereinafter referred to as the comparison reference value) is M
1 (= (a 1 + b 1 ) / 2), and this comparison reference value M 1
And the value α to be obtained are compared and judged (see FIG. 5).
(B)). As a result of this comparison judgment, the desired value α is in two ranges, that is, (between the minimum value a 1 and the comparison reference value M 1 ).
It becomes clear which range is between or (between the comparison reference value M 1 and the maximum value b 1 ).
【0004】もし求めたい値αが比較基準値M1 よりも
大きい場合には、αは比較基準値M 1 と最大値b1 の間
の範囲にあることになる。そこで、求めたい値αのつぎ
なる予測範囲として、改めて最小値a2 ,最大値b2 を
定め、この範囲における新たな比較基準値M2 ((a2
+b2 )/2)を設定する(図5(c))。このとき、
図5(b)に示すような場合には、a2 =M1 ,b2 =
b1 となる。If the desired value α is the comparison reference value M1 than
If it is larger, α is the comparison reference value M 1 And the maximum value b1 Between
Will be in the range. Therefore, next to the value α
As the prediction range, the minimum value a2 , Maximum value b2 To
New comparison reference value M in this range2 ((A2
+ B2 ) / 2) is set (FIG. 5 (c)). At this time,
In the case shown in FIG. 5B, a2 = M1 , B2 =
b1 Becomes
【0005】つぎに、最初の範囲(最小値a1 ,最小値
b1 )で行ったのと同様に、比較基準値M2 と求めたい
値αとの大小関係の比較判定を行い、さらにつぎなる予
測範囲(最小値a3 ,最大値b3 )を定める。もし、求
めたい値αが比較基準値M2よりも小さければ、a3 =
a2 ,b3 =M2 となる(図5(d)の場合に相当)。Next, as in the case of the first range (minimum value a 1 and minimum value b 1 ), the comparison reference value M 2 and the desired value α are compared and judged, and Prediction range (minimum value a 3 , maximum value b 3 ) is defined. If the desired value α is smaller than the comparison reference value M 2 , a 3 =
a 2 and b 3 = M 2 (corresponding to the case of FIG. 5D).
【0006】以下、同様の方法で求めたい値αの予測範
囲を二分するように順次狭めていく。そして、予測範囲
(|bi −ai |(i=1,2,…))が十分に小さく
なれば、求めたい値αは十分精度の高い範囲で定めるこ
とができ、近似的にα=ai(またはbi )として求め
られる。以上の方法を一般的なフローチャートにしたの
が図6である。求めようとする値αの予想範囲を設定
し、予想範囲の中心点である比較基準値に対し求めよう
とする値αの大小関係を比較判定し、その結果に従って
前の予想範囲を二分した新たな予想範囲を再設定し、以
後、上記ステップを予想範囲が所定の値(最小分解能
t)以下になるまで繰り返し、その時点での予想範囲の
最小値または最大値の値でもって求めようとする値αの
近似値とするものである。予想範囲は(1/2)n-1
(nは繰り返し回数)の割合で収束するので、比較的少
ない回数で求めようとする値αの近似値を得ることがで
きる。In the following, the prediction range of the value α to be obtained by the same method is gradually narrowed so as to be divided into two. Then, if the prediction range (| b i −a i | (i = 1, 2, ...)) becomes sufficiently small, the desired value α can be set in a sufficiently accurate range, and approximately α = It is calculated as a i (or b i ). FIG. 6 is a general flowchart of the above method. The expected range of the value α to be obtained is set, the magnitude relationship of the value α to be obtained is compared and judged with respect to the comparison reference value, which is the center point of the expected range, and the previous expected range is divided into two according to the result. The expected range is reset, and thereafter, the above steps are repeated until the expected range becomes equal to or less than a predetermined value (minimum resolution t), and the minimum or maximum value of the expected range at that time is obtained. This is an approximate value of the value α. Expected range is (1/2) n-1
Since it converges at a ratio of (n is the number of repetitions), it is possible to obtain an approximate value of the value α to be obtained with a relatively small number of times.
【0007】この二分探索法を用いた電子部品の特性値
の測定方法の適用例をつぎに説明する。図7はメモリデ
バイスのアクセス時間の測定を行うための測定手段を示
すブロック図である。アクセス時間はメモリデバイスの
重要な特性値であり、メモリデバイスにクロックパルス
を印加後、出力が確定するまでの時間で定義される。An application example of the method for measuring the characteristic value of an electronic component using the binary search method will be described below. FIG. 7 is a block diagram showing a measuring means for measuring the access time of the memory device. The access time is an important characteristic value of the memory device, and is defined as the time after the clock pulse is applied to the memory device until the output is determined.
【0008】図7において、予測範囲設定手段202に
よりメモリデバイス201の予め予想されるアクセス時
間の範囲を設定し、このアクセス時間範囲のデータに従
い、比較基準値設定手段203でアクセス時間範囲の中
心点である比較基準値(この場合測定時間(M))を設
定する。メモリデバイスにクロックパルスを印加し、そ
の出力を比較判定回路204に入力しその出力の測定を
行い、上記測定時間(M)内に出力が確定すれば“pa
ss”,確定しなければ“fail”という判定を行
う。この判定は、メモリデバイスの求めたいアクセス時
間と測定時間(M)との大小関係の比較判定に相当し、
このような判定はメモリデバイスの動作状態を観測する
ことにより容易にかつ短時間で行うことができる。In FIG. 7, the prediction range setting means 202 sets a range of access time predicted in advance for the memory device 201, and the comparison reference value setting means 203 sets the center point of the access time range according to the data of this access time range. The comparison reference value (measurement time (M) in this case) is set. A clock pulse is applied to the memory device, its output is input to the comparison / determination circuit 204, its output is measured, and if the output is confirmed within the above measurement time (M), "pa
If it is not determined, it is judged as “fail.” This judgment corresponds to the comparison judgment of the magnitude relationship between the access time desired by the memory device and the measurement time (M),
Such a determination can be easily made in a short time by observing the operation state of the memory device.
【0009】比較判定回路204の結果(“pass”
または“fail”)に従い、再度、予測範囲設定手段
202で前のアクセス時間範囲を二分した新たなアクセ
ス時間範囲を設定し、以後同様の測定を、アクセス時間
範囲が所定の値(最小分解能t)に収束するまで繰り返
し行う。最終的に求めたいアクセス時間を、収束したア
クセス時間範囲の最小値または最大値あるいは収束した
時の測定時間をもって近似的に求める。The result of the comparison / decision circuit 204 ("pass")
Or, according to "fail"), the prediction range setting means 202 sets again a new access time range obtained by dividing the previous access time range, and thereafter performs the same measurement, and the access time range has a predetermined value (minimum resolution t). Repeat until converged to. The access time to be finally obtained is approximately obtained by using the minimum value or the maximum value of the converged access time range or the measured time when the access time converges.
【0010】ここで、メモリデバイスのアクセス時間の
ばらつきが仮に50%であったとすると、上記のような
二分探索法による測定を4回繰り返すことにより(収束
率(1/2)3 =1/8)、約6%の測定精度が得ら
れ、短時間の測定で精度の高い測定が実現できる。If the variation in access time of the memory device is 50%, the measurement by the above binary search method is repeated four times (convergence rate (1/2) 3 = 1/8). ), A measurement accuracy of about 6% is obtained, and highly accurate measurement can be realized in a short time measurement.
【0011】[0011]
【発明が解決しようとする課題】このように、二分探索
法による電子回路の特性値の測定は短時間で精度のよい
測定が実現できるので、多数の電子部品の特性値を測定
する場合にも多く利用されている。しかしながら、この
ような複数の電子部品の特性値を二分探索法で測定する
場合においても、個々の電子部品の特性値のばらつきは
不規則であるため測定は全て個別に行わなければならな
い。通常、複数の電子部品の特性値の予想されるばらつ
きの範囲を、二分探索法における初期の予想範囲として
設定するので、全ての個別の測定精度を同じにすれば、
繰り返し回数nも全ての個別測定において同じに設定さ
れる。したがって、1回の測定時間をTとすると、N個
の電子部品の測定には、(N×n×T)の時間を要する
ことになる。したがって、多数のメモリ集積回路の特性
値を測定するような場合には、たとえ1回毎の測定時間
が短くとも、全体の測定時間はかなり長くなってしまう
という課題がある。As described above, since the measurement of the characteristic value of the electronic circuit by the binary search method can realize the accurate measurement in a short time, even when the characteristic value of a large number of electronic components is measured. Many are used. However, even when such characteristic values of a plurality of electronic components are measured by the binary search method, the variations in the characteristic values of the individual electronic components are irregular, and thus all the measurements must be performed individually. Normally, the range of expected variations in the characteristic values of a plurality of electronic components is set as the initial expected range in the binary search method, so if all individual measurement accuracy is the same,
The number of repetitions n is also set to be the same in all individual measurements. Therefore, assuming that one measurement time is T, it takes (N × n × T) time to measure N electronic components. Therefore, in the case of measuring the characteristic values of a large number of memory integrated circuits, there is a problem that the total measurement time becomes considerably long even if the measurement time for each time is short.
【0012】この発明は、上記従来の課題を解決するも
のであり、多数の電子部品の特性値を効率よく測定する
方法を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a method for efficiently measuring the characteristic values of a large number of electronic components.
【0013】[0013]
【課題を解決するための手段】この目的を達成するため
に、この発明に係わる電子回路の特性値測定方法は、従
来の二分探索法の適用に際して、その測定対象を、複数
の電子回路の特性値の取り得る範囲(特性値予測範囲)
を持つ電子回路の集合体として捉え、二分探索法による
測定を、当該集合体に属する個々の電子回路について同
一の比較基準値(特性値予測範囲の範囲内のある決めら
れた値)を用いて行い、比較基準値との比較判定の結果
に基づいて、当該集合体に属する複数の電子回路を、そ
れぞれ異なる特性値予測範囲を持つ二つの集合体に分離
し、然る後、各分離された集合体に属する電子回路に対
して、同様の方法で二分探索法による測定を繰り返し、
各集合体における特性値予測範囲が一定の値以下に収束
した時点で、各集合体に属する電子回路の特性値を、特
性値予測範囲にある一定の値として定めることを特徴と
するものである。In order to achieve this object, an electronic circuit characteristic value measuring method according to the present invention is characterized in that when a conventional binary search method is applied, the object of measurement is the characteristic of a plurality of electronic circuits. Possible value range (Characteristic value prediction range)
And the measurement by the binary search method using the same comparison reference value (a predetermined value within the characteristic value prediction range) for each electronic circuit belonging to the collection. Then, based on the result of the comparison judgment with the comparison reference value, the plurality of electronic circuits belonging to the assembly are separated into two assemblies each having a different characteristic value prediction range, and then separated into each assembly. Repeat the measurement by the binary search method in the same way for the electronic circuit belonging to the assembly,
When the characteristic value prediction range in each aggregate converges to a certain value or less, the characteristic value of the electronic circuit belonging to each aggregate is determined as a constant value within the characteristic value prediction range. .
【0014】[0014]
【作用】この発明の方法によれば、予め予測される複数
の電子回路の特性値のばらつきの範囲を含む一つの特性
値予測範囲を設定し、この特性値予測範囲に含まれる複
数の電子回路を集合体として捉え、この集合体に属する
各電子回路に対して、同一の比較基準値を用いて二分探
索法により特性値の大小関係を比較判定することによ
り、当該電子回路の集合体を、順次当該特性値予測範囲
よりも狭い(二分された)新たな特性値予測範囲を持つ
電子回路の集合体に“畳込み”を行うことによって、従
来の個々の電子回路に対して行う二分探索法において、
全ての電子回路の測定を初期の特性値予測範囲から開始
しなければならないという要請を排除することができ、
無用な範囲の測定を行わない効率のよい測定が可能とな
り、測定時間の大幅な短縮を図ることができる。According to the method of the present invention, one characteristic value prediction range including a range of variation of characteristic values of a plurality of electronic circuits predicted in advance is set, and a plurality of electronic circuits included in the characteristic value prediction range are set. As an aggregate, and for each electronic circuit belonging to this aggregate, by comparing and determining the magnitude relationship of the characteristic values by the binary search method using the same comparison reference value, the aggregate of the electronic circuit, A conventional dichotomous search method for individual electronic circuits by sequentially "convoluting" a set of electronic circuits having new (divided) characteristic value prediction ranges narrower than the characteristic value prediction range. At
It is possible to eliminate the requirement that measurement of all electronic circuits must start from the initial characteristic value prediction range,
It is possible to perform efficient measurement without performing measurement in an unnecessary range, and it is possible to significantly reduce the measurement time.
【0015】[0015]
【実施例】図1は、この発明の一実施例における複数個
の電子回路の特性値測定方法のフローチャートを示すも
のである。まず、求めたいn個の各電子回路の特性値の
大きさα=(α1 ,α2 ,α3 ,…,αn )と全ての電
子回路のばらつきを考慮した全ての電子回路における予
測される特性値の範囲(最小値a,最大値b)を集合の
要素とする集合Pを定める。最小値aと最大値bの中心
点(以下、比較基準値という)をMとする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a flow chart of a characteristic value measuring method for a plurality of electronic circuits according to an embodiment of the present invention. First, the magnitude of the characteristic value of each of the n electronic circuits to be obtained α = (α 1 , α 2 , α 3 , ..., α n ) and the prediction in all the electronic circuits in consideration of the variation in all the electronic circuits A set P having the range of characteristic values (minimum value a, maximum value b) as the elements of the set is defined. Let M be the center point of the minimum value a and the maximum value b (hereinafter referred to as the comparison reference value).
【0016】 P={α1 ,α2 ,α3 ,…,αn ,(a,b)} M=(a+b)/2 つぎに、比較基準値Mと求めたい特性値(α1 ,α2 ,
α3 ,…,αn )の大小関係をそれぞれ比較判定する。
この比較判定の結果、n個の電子回路が2つの範囲、す
なわち(最小値aと比較基準値Mの間)または(比較基
準値Mと最大値bの間)のどちらの範囲にあるかが判明
する。そこで、求めたい値の集合のつぎなる特性値予測
範囲として、比較基準値Mよりも特性値の大きい集合を
最大値(b)と最小値(M)を含め集合P0 とし、比較
基準値Mよりも特性値の小さい集合を最大値(M)と最
小値(a)を含め集合Pl とする。P = {α 1 , α 2 , α 3 , ..., α n , (a, b)} M = (a + b) / 2 Next, the comparison reference value M and the desired characteristic value (α 1 , α 2 ,
α 3 , ..., α n ) are compared and judged.
As a result of this comparison determination, it is determined whether the n electronic circuits are in two ranges, that is, between (minimum value a and comparison reference value M) or (between comparison reference value M and maximum value b). Prove. Therefore, as the next characteristic value prediction range of the set of values to be obtained, a set having a larger characteristic value than the comparison reference value M is set as a set P 0 including the maximum value (b) and the minimum value (M), and the comparison reference value M A set having a smaller characteristic value than the above is set as a set P 1 including the maximum value (M) and the minimum value (a).
【0017】P0 ={α1 ,…,αk ,(M,b)} Pl ={αk+1 ,…,αl ,(a,M)} まず、集合P0 を測定の対象として、新たな比較基準値
としてM0 を設定する。 M0 =(M+b)/2 つぎに、例えば、比較基準値M0 と求めたい特性値(α
1 ,…,αk )の大小関係を比較判定する。この比較判
定の結果、集合P0 に含まれる電子回路がさらに2つの
範囲、すなわち(比較基準値Mと比較基準値M0 の間)
または(比較基準値M0 と最大値bの間)のどちらかの
範囲にあるかが判明する。比較基準値M 0 よりも特性値
の大きい集合を最大値(b)と最小値(M0 )を含め集
合P2 とし、比較基準値M0 よりも特性値の小さい集合
を最大値(M0 )と最小値(M)を含め集合P3 とす
る。P0 = {Α1 ,… , Αk, (M, b)} Pl= {Αk + 1 ,… , Αl, (A, M)} First, the set P0 Is a new target for comparison
As M0 To set. M0 = (M + b) / 2 Next, for example, the comparison reference value M0 And the desired characteristic value (α
1,… , Αk) Is compared and judged. This comparison
As a result, the set P0 There are two more electronic circuits included in
Range, ie (comparison reference value M and comparison reference value M0 Between)
Or (Comparison reference value M0 And the maximum value b)
It turns out to be in range. Comparison reference value M 0 Than the characteristic value
The maximum value (b) and the minimum value (M0 ) Including
Combine P2 And the comparison reference value M0 Set with smaller characteristic value than
The maximum value (M0 ) And the minimum value (M), the set P3 Tosu
It
【0018】P2 ={α1 ,…,αl ,(M,b)} P3 ={αl+1 ,…,αk ,(a,M)} 以上の方法を、特性値の予測範囲が狭まった集合につい
て順次繰り返し、予測範囲が十分に小さくなれば、求め
たい値は十分精度の高い範囲で定められ、その予測範囲
にある集合に含まれる全ての電子回路の特性値αi を近
似的に、αi =M(または a,b)として求められ
る。P 2 = {α 1 , ..., α l , (M, b)} P 3 = {α l + 1 , ..., α k , (a, M)} The above method is used to predict the characteristic value. If the prediction range becomes sufficiently small by repeating the set with a narrow range, the desired value is determined with a sufficiently high accuracy range, and the characteristic values α i of all the electronic circuits included in the set in the prediction range are set. Approximately, α i = M (or a, b) is obtained.
【0019】図2は、この発明の一実施例における測定
方法を複数個のメモリデバイスのアクセス時間測定に適
用した時の測定装置のブロック図である。予測範囲設定
手段102により複数個のメモリデバイス101の予め
予想されるアクセス時間の範囲を設定し、このアクセス
時間範囲のデータを用いて、比較基準値設定手段103
でアクセス時間範囲の中心点である測定時間(M)を設
定する。複数個のメモリデバイス101にクロックパル
スを印加し、その出力を比較判定回路104に入力しそ
の出力の測定を行い、上記測定時間(M)内に出力が確
定すれば“pass”,確定しなければ“fail”と
いう判定を行う。FIG. 2 is a block diagram of a measuring apparatus when the measuring method according to the embodiment of the present invention is applied to measuring the access time of a plurality of memory devices. The predicted range setting means 102 sets a range of access time predicted in advance for the plurality of memory devices 101, and the comparison reference value setting means 103 is used by using the data of the access time range.
The measurement time (M) which is the center point of the access time range is set with. A clock pulse is applied to the plurality of memory devices 101, the outputs thereof are input to the comparison / judgment circuit 104, the outputs thereof are measured, and if the outputs are confirmed within the above measurement time (M), it must be confirmed as "pass". For example, the judgment "fail" is made.
【0020】比較判定回路104の結果(“pass”
または“fail”)に従い、再度、予測範囲設定手段
102で前のアクセス時間範囲を二分した新たなアクセ
ス時間範囲を設定する。この時、測定対象記憶手段10
6によって、前記比較判定回路104の結果“pas
s”となった電子回路の集合体の各識別コードおよび
“fail”となった電子回路の集合体の各識別コード
を、それぞれ各電子回路の予測範囲の値を付随させてい
ったん記憶し、順次記憶された集合体の識別コードを読
み出し、識別コードが読み出された各集合体について上
記測定方法を繰り返すことにより、全ての集合体につい
て比較判定を実行することができる。The result of the comparison / decision circuit 104 ("pass")
Alternatively, according to "fail"), the prediction range setting means 102 sets again a new access time range obtained by dividing the previous access time range into two. At this time, the measurement target storage means 10
6, the result of the comparison / determination circuit 104 is "pas".
Each identification code of the electronic circuit assembly that has become "s" and each identification code of the electronic circuit assembly that has become "fail" are temporarily stored with the values of the predicted range of each electronic circuit attached, and sequentially. By reading the stored identification code of the aggregate and repeating the above-described measurement method for each aggregate from which the identification code is read, the comparative determination can be performed for all the aggregates.
【0021】以上の方法を、アクセス時間範囲が所定の
値に収束するまで(収束判定手段105により判定す
る)繰り返し行う。最終的に求めたい各メモリデバイス
101のアクセス時間を、収束したアクセス時間範囲の
最小値または最大値あるいは収束した時の測定時間をも
って近似的に求める。この実施例における効果を、従来
の個々のデバイスに対して行う測定の場合と比較しなが
ら具体的に説明する。The above method is repeated until the access time range converges to a predetermined value (determined by the convergence determination means 105). The access time of each memory device 101 to be finally obtained is approximately obtained by using the minimum value or the maximum value of the converged access time range or the measurement time at the time of convergence. The effect of this embodiment will be specifically described in comparison with the case of the conventional measurement performed on individual devices.
【0022】図3は、4個のメモリデバイスのアクセス
時間を上記測定方法に従って求める測定例を示すもので
あり、図2および図3を参照しなが説明する。まず、全
メモリデバイス101のアクセス時間の実測値が必ず含
まれる範囲を予測範囲設定手段102により設定する
(最小値75ns,最大値83ns)(図3(a))。FIG. 3 shows a measurement example in which the access times of four memory devices are obtained according to the above-described measurement method, which will be described with reference to FIGS. 2 and 3. First, the prediction range setting means 102 sets a range in which the measured values of access times of all the memory devices 101 are always included (minimum value 75 ns, maximum value 83 ns) (FIG. 3A).
【0023】つぎに、比較基準値設定手段103によっ
て、測定時間(M1 )を最小値75nsと最大値83n
sの1/2の位置(79ns)に設定し、全メモリデバ
イス101を対象として、比較判定手段104を用いて
pass/failの判断を行う(図3(b))。この
結果、メモリデバイスP,Q,Rは“pass”、メモ
リデバイスSは“fail”となる。ここで、“pas
s”したメモリデバイスP,Q,Rの識別コードと、最
小値として75nsおよび最大値として79ns(以
後、集合Aとする)、また、“fail”したメモリデ
バイスSの識別コードと、最小値として79nsおよび
最大値として83ns(以後、集合Bとする)を、測定
対象記憶手段106によりそれぞれ記憶する。Next, the comparison reference value setting means 103 sets the measurement time (M 1 ) to a minimum value of 75 ns and a maximum value of 83 n.
The position is set to 1/2 of s (79 ns), and the comparison / determination means 104 is used to determine pass / fail for all the memory devices 101 (FIG. 3B). As a result, the memory devices P, Q and R become "pass" and the memory device S becomes "fail". Where "pas
The identification code of the memory device P, Q, R that has been "s", the minimum value of 75 ns and the maximum value of 79 ns (hereinafter referred to as set A), and the identification code of the "failed" memory device S and the minimum value. 79 ns and a maximum value of 83 ns (hereinafter, referred to as set B) are stored in the measurement target storage unit 106.
【0024】つぎに、測定対象記憶手段106により記
憶されている集合Bを新たに測定対象として読み出す
(集合A、集合Bの読み出す順序は任意)。比較基準値
設定手段103により測定時間(M2 )を、記憶してあ
る最小値79nsと最大値83nsの1/2の位置81
nsに設定し、比較判定手段104によりpass/f
ailの判断を行う(図3(c))。この結果、メモリ
デバイスSは“pass”となる。Next, the set B stored in the measurement target storage means 106 is newly read as a measurement target (the order of reading the sets A and B is arbitrary). The measurement reference time setting means 103 measures the measurement time (M 2 ) at a position 81 which is a half of the stored minimum value 79 ns and maximum value 83 ns.
set to ns, and the comparison / determination means 104 passes / f
The judgment of ail is made (FIG. 3 (c)). As a result, the memory device S becomes "pass".
【0025】上記の結果から、“pass”となったメ
モリデバイスSと、最小値として79ns、最大値とし
て81ns(以後、集合Cとする)を、測定対象記憶手
段106により記憶するが、前記比較判定手段104に
より“fail”となったメモリデバイスが存在しない
ので、集合Cを対象として測定を続行する。つぎに、測
定時間(M3 )を、比較基準値設定手段103により、
最小値79nsと最大値81nsの1/2の位置80n
sに設定し、比較判定手段104によりpass/fa
ilの判断を行う(図3(d))。その結果、メモリデ
バイスSは“fail”となる。ここで、メモリデバイ
スSと、最小値として80ns、最大値として81ns
を測定対象記憶手段106により記憶するが、測定値予
測範囲の収束幅を1nsと設定してあるので最大値81
nsをメモリデバイスSの測定値と定める(最小値80
nsを特性値と定めてもよい) つぎに、測定対象記憶手段106により記憶されてい
る、まだ測定値の確定していない集合を測定対象として
読み出し、測定を続行する。ここでは、集合Aを測定対
象として読み出す。測定時間(M4 )を、比較基準値設
定手段103により、最小値75nsと最大値79ns
の1/2の位置77nsに設定し、デバイスP,Q,R
に対し比較判定手段104によりpass/failの
判断を行う(図3(e))。その結果メモリデバイスP
は“pass”、メモリデバイスQ,Rは“fail”
となる。ここで、“pass”したメモリデバイスP
と、最小値として75nsおよび最大値として77ns
(以後、集合Dとする)、また、“fail”したメモ
リデバイスQ,Rと、最小値として77nsおよび最大
値として79ns(以後、集合Eとする)を測定対象記
憶手段によりそれぞれ記憶する。From the above result, the memory device S which has become "pass", the minimum value of 79 ns and the maximum value of 81 ns (hereinafter, referred to as a set C) are stored by the measuring object storage means 106. Since there is no memory device that has become “fail” by the determination unit 104, the measurement is continued for the set C. Next, the measurement time (M 3 ) is set by the comparison reference value setting means 103.
Position 80n which is 1/2 of the minimum value 79ns and the maximum value 81ns
s, and the comparison / determination means 104 passes / fa
The judgment of il is performed (FIG. 3 (d)). As a result, the memory device S becomes "fail". Here, the memory device S, the minimum value is 80 ns, and the maximum value is 81 ns.
Is stored in the measurement object storage means 106. Since the convergence width of the measurement value prediction range is set to 1 ns, the maximum value 81
ns is defined as the measured value of the memory device S (minimum value 80
(ns may be defined as a characteristic value) Next, a set of measurement values, which is stored in the measurement object storage means 106 and whose measurement values are not yet determined, is read as a measurement object, and the measurement is continued. Here, the set A is read as the measurement target. The comparison reference value setting means 103 sets the measurement time (M 4 ) to a minimum value of 75 ns and a maximum value of 79 ns.
Of the device P, Q, R
On the other hand, the comparison / determination means 104 determines the pass / fail (FIG. 3E). As a result, the memory device P
Is "pass", and memory devices Q and R are "fail"
Becomes Here, the “pass” memory device P
And a minimum value of 75 ns and a maximum value of 77 ns
The memory devices Q and R that have been “failed” (hereinafter, referred to as a set D) and 77 ns as a minimum value and 79 ns as a maximum value (hereinafter, referred to as a set E) are stored by the measurement target storage means.
【0026】つぎに、新たに集合Eを測定対象とする。
比較基準値設定手段103により、測定時間(M5 )
を、記憶してある最小値77nsと最大値79nsの1
/2の位置78nsに設定し、比較判定手段104によ
りpass/failの判断を行う(図3(f))。そ
の結果、メモリデバイスQ,Rは“fail”となる。
測定値予測範囲が1ns以下に収束しているので、最大
値79nsをメモリデバイスQ,Rの測定値として確定
する。Next, the set E is newly set as a measurement target.
Measurement time (M 5 ) by the comparison reference value setting means 103
Of the stored minimum value 77 ns and maximum value 79 ns
The position / 1/2 is set to 78 ns, and the comparison / determination unit 104 determines pass / fail (FIG. 3 (f)). As a result, the memory devices Q and R become "fail".
Since the measured value prediction range has converged to 1 ns or less, the maximum value 79 ns is determined as the measured value of the memory devices Q and R.
【0027】最後に、測定対象記憶手段106により記
憶されている集合Dを測定対象として測定を続行する。
比較基準値設定手段103により、測定時間(M6 )
を、記憶してある最小値75nsと最大値77nsの1
/2の位置76nsに設定し、比較判定手段104によ
りpass/failの判断を行う(図3(g))。そ
の結果、メモリデバイスPは“pass”となる。ここ
で、メモリデバイスPと、最小値として75ns、最大
値として76nsを測定対象記憶手段106により記憶
するが、測定値予測範囲が1ns以下に収束しているの
で、最大値76nsをメモリデバイスPの測定値として
確定する。Finally, the measurement is continued with the set D stored in the measurement object storage means 106 as the measurement object.
Measurement time (M 6 ) by the comparison reference value setting means 103
Of the stored minimum value 75 ns and maximum value 77 ns
The position of / 2 is set to 76 ns, and the comparison / determination unit 104 determines the pass / fail (FIG. 3 (g)). As a result, the memory device P becomes "pass". Here, the memory device P, the minimum value of 75 ns, and the maximum value of 76 ns are stored by the measurement target storage means 106. However, since the measured value prediction range has converged to 1 ns or less, the maximum value of 76 ns is stored in the memory device P. Confirm as the measured value.
【0028】以上で、全てのメモリデバイス101のア
クセス時間の測定値が確定する。以下に、この実施例に
おける効果を、1個測定の場合と比較しながら具体的に
説明する。メモリデバイス数を4個とし、測定値予測範
囲の最小幅を1nsとしてアクセス時間の測定値を測定
した本実施例に当てはめて考えてみる。測定値予測範囲
の最小幅が1ns、また、測定値予測範囲が8nsであ
るから、1個のメモリデバイスのアクセス時間を測定す
るには、最低でも3回(23 =8)のバイナリサーチが
必要である。したがって、4個のメモリデバイスのアク
セス時間を測定するには12回のバイナリサーチが必要
である。これに対し、本実施例では6回のバイナリサー
チで4個のメモリデバイスのアクセス時間が測定され
た。この実施例において、バイナリサーチ回数が最大に
なるのは、個々のメモリデバイスのアクセス時間が、測
定値予測範囲の最小幅である1nsの2倍ごとに存在す
る場合であり、(1回のバイナリサーチで、その時の比
較基準値と最小値の差が1nsで、同時に、比較基準値
と最大値の差が1nsの場合)この時、7回のバイナリ
サーチでメモリデバイスのアクセス時間が測定できる。
つまり、測定の対象となるメモリデバイス数が増えれば
それだけ効果が大きくなる。図4は、本実施例をもと
に、測定デバイス数と収束回数(測定値予測範囲と測定
値予測範囲の最小値で決定されるものである)の関係を
グラフ化したものである。このアルゴリズムを使用すれ
ば、複数個のメモリデバイスの特性値の予想される範囲
をいくつかの集合体毎に設定することで測定時間を大幅
に短縮できる。このように、測定個数が多い程、測定時
間が短縮され、効率の良い測定ができることがわかる。With the above, the measured values of the access time of all the memory devices 101 are fixed. The effects of this embodiment will be specifically described below in comparison with the case of single measurement. Consider the case where the number of memory devices is set to 4 and the minimum width of the measurement value prediction range is set to 1 ns, and the measurement value of the access time is measured. Since the minimum width of the measurement value prediction range is 1 ns and the measurement value prediction range is 8 ns, at least three (2 3 = 8) binary searches are required to measure the access time of one memory device. is necessary. Therefore, twelve binary searches are required to measure the access time of four memory devices. On the other hand, in the present embodiment, the access time of 4 memory devices was measured by 6 binary searches. In this embodiment, the maximum number of binary searches occurs when the access time of each memory device is present every 2 ns, which is the minimum width of the measurement value prediction range. In the search, the difference between the comparison reference value and the minimum value is 1 ns, and at the same time, the difference between the comparison reference value and the maximum value is 1 ns.) At this time, the access time of the memory device can be measured by seven binary searches.
In other words, the effect increases as the number of memory devices to be measured increases. FIG. 4 is a graph showing the relationship between the number of measurement devices and the number of convergences (which is determined by the measurement value prediction range and the minimum value of the measurement value prediction range) based on this embodiment. By using this algorithm, the measurement time can be significantly shortened by setting the expected range of the characteristic values of a plurality of memory devices for every several aggregates. As described above, it can be seen that the larger the number of measurements, the shorter the measurement time and the more efficient the measurement.
【0029】また、実際のメモリデバイスを使用した結
果では、測定値は2項分布を示しばらつきも小さいた
め、さらに収束回数が節約できた(理論計算値の約半
分)。As a result of using an actual memory device, the measured value has a binomial distribution and has a small variation, so that the number of times of convergence can be further saved (about half of the theoretical calculation value).
【0030】[0030]
【発明の効果】この発明の電子回路の特性値測定方法に
よれば、各電子回路に対して、同一の比較基準値を用い
て二分探索法により特性値の大小関係を比較判定するこ
とにより、当該電子回路の集合体を、順次当該特性値予
測範囲よりも狭い新たな特性値予測範囲を持つ電子回路
の集合体に“畳込み”を行うことによって、従来の個々
の電子回路に対して行う二分探索法において、全ての電
子回路の測定を初期の特性値予測範囲から開始しなけれ
ばならないという要請を排除し、無用な範囲の測定を行
わない効率のよい測定が可能となり、測定時間の大幅な
短縮を図ることができ、この結果、多数の電子部品の特
性値を効率よく測定することができる。According to the characteristic value measuring method of the electronic circuit of the present invention, by comparing and judging the magnitude relation of the characteristic values by the binary search method using the same comparison reference value for each electronic circuit, The conventional electronic circuit is performed by "convoluting" the set of electronic circuits into a set of electronic circuits having a new characteristic value prediction range that is narrower than the characteristic value prediction range. In the binary search method, the requirement that measurement of all electronic circuits must start from the initial characteristic value prediction range is eliminated, and efficient measurement that does not perform measurement in an unnecessary range is possible, resulting in a large measurement time. Therefore, the characteristic values of a large number of electronic components can be efficiently measured.
【図1】この発明の一実施例における複数個の電子回路
特性値のフローチャートである。FIG. 1 is a flowchart of a plurality of electronic circuit characteristic values according to an embodiment of the present invention.
【図2】この発明の一実施例における複数個の電子回路
特性値のブロック図である。FIG. 2 is a block diagram of a plurality of electronic circuit characteristic values in one embodiment of the present invention.
【図3】この発明の一実施例における複数個の電子回路
特性値の測定方法の説明図である。FIG. 3 is an explanatory diagram of a method of measuring a plurality of electronic circuit characteristic values in one embodiment of the present invention.
【図4】この発明の一実施例における発明の効果を説明
するための、収束回数と測定個数の関係のグラフであ
る。FIG. 4 is a graph showing the relationship between the number of convergences and the number of measurements for explaining the effect of the invention in one embodiment of the present invention.
【図5】従来の二分探索法の説明図である。FIG. 5 is an explanatory diagram of a conventional binary search method.
【図6】従来の二分探索法のフローチャートである。FIG. 6 is a flowchart of a conventional binary search method.
【図7】従来の二分探索法のブロック図である。FIG. 7 is a block diagram of a conventional binary search method.
101 メモリデバイス 102 予測範囲設定手段 103 比較基準値設定手段 104 比較判定手段 105 収束判定手段 106 測定対象記憶手段 101 memory device 102 prediction range setting means 103 comparison reference value setting means 104 comparison determination means 105 convergence determination means 106 measurement target storage means
Claims (3)
用いて測定する方法であって、 前記複数の電子回路の特性値の取り得る最大値および最
小値を範囲とする特性値予測範囲を設定する第1の工程
と、 前記特性値予測範囲に属する複数の電子回路に対して、
前記特性値予測範囲内にある一定の比較基準値を用い
て、各電子回路の特性値について二分探索法により比較
判定を行う第2の工程と、 前記比較判定を行った結果に基づき、前記複数の電子回
路を、前記比較基準値よりも大きい特性値を持つ電子回
路よりなる第1の集合体と、前記比較基準値よりも小さ
い特性値を持つ電子回路よりなる第2の集合体に分離す
る第3の工程と、 前記第1の集合体に属する電子回路に対して、前記比較
基準値を最小値とするとともに前回の比較判定時の前記
特性値予測範囲の最大値を今回の比較判定時の最大値と
する特性値予測範囲を設定し、前記第2の集合体に属す
る電子回路に対して、前記比較基準値を最大値とすると
ともに前回の比較判定時の前記特性値予測範囲の最小値
を今回の比較判定時の最小値とする特性予測範囲を設定
する第4の工程とからなり、 前記第1および第2の集合体にそれぞれ属する電子回路
に対して、前記第2,第3,第4の工程を前記特性値予
測範囲が一定の値以下に収束するまで繰り返し、該収束
時における前記特性値予測範囲内の所定の値をもって、
前記第1の集合体および第2の集合体にそれぞれ属する
電子回路の特性値とすることを特徴とする電子回路の特
性値測定方法。1. A method for measuring characteristic values of a plurality of electronic circuits by using a binary search method, the characteristic value prediction range having maximum and minimum possible characteristic values of the plurality of electronic circuits. And a plurality of electronic circuits belonging to the characteristic value prediction range,
A second step of making a comparison decision by a binary search method for the characteristic value of each electronic circuit by using a certain comparison reference value within the characteristic value prediction range; The electronic circuit is divided into a first group of electronic circuits having a characteristic value larger than the comparison reference value and a second group of electronic circuits having a characteristic value smaller than the comparison reference value. In the third step, for the electronic circuits belonging to the first aggregate, the comparison reference value is set to the minimum value, and the maximum value of the characteristic value prediction range in the previous comparison determination is set to the current comparison determination time. Of the characteristic value prediction range is set to the maximum value, and the comparison reference value is set to the maximum value for the electronic circuits belonging to the second aggregate, and the characteristic value prediction range at the time of the previous comparison determination is set to the minimum value. Value is the minimum value for this comparison And a fourth step of setting a characteristic prediction range, wherein the second, third, and fourth steps are performed on the characteristic value prediction range for electronic circuits belonging to the first and second aggregates, respectively. Is repeated until it converges to a certain value or less, and at a predetermined value within the characteristic value prediction range at the time of convergence,
A characteristic value measuring method for an electronic circuit, wherein the characteristic values of the electronic circuits respectively belonging to the first aggregate and the second aggregate are used.
ぞれ属する電子回路の識別コードを特性値予測範囲の値
とともに記憶装置に一時記憶し、前記第1の集合体およ
び第2の集合体にそれぞれ属する電子回路に対して測定
を行うに際し、前記記憶装置より各集合体に属する電子
回路の識別コードおよび特性値予測範囲の値を読み出す
ことを特徴とする請求項1記載の電子回路の特性値測定
方法。2. The identification codes of the electronic circuits respectively belonging to the first aggregate and the second aggregate are temporarily stored in a storage device together with the values of the characteristic value prediction range, and the first aggregate and the second aggregate are stored. 2. The electronic circuit according to claim 1, wherein the identification code and the value of the characteristic value prediction range of the electronic circuit belonging to each aggregate are read from the storage device when the measurement is performed on the electronic circuit belonging to each body. Characteristic value measurement method.
設定することを特徴とする請求項1記載の電子回路の特
性値測定方法。3. The method for measuring a characteristic value of an electronic circuit according to claim 1, wherein the comparison reference value is set to the center value of the characteristic value prediction range.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18951493A JP3160429B2 (en) | 1993-07-30 | 1993-07-30 | Method for measuring characteristic values of electronic circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18951493A JP3160429B2 (en) | 1993-07-30 | 1993-07-30 | Method for measuring characteristic values of electronic circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0743407A true JPH0743407A (en) | 1995-02-14 |
| JP3160429B2 JP3160429B2 (en) | 2001-04-25 |
Family
ID=16242555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18951493A Expired - Fee Related JP3160429B2 (en) | 1993-07-30 | 1993-07-30 | Method for measuring characteristic values of electronic circuits |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160429B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366421A (en) * | 2001-06-07 | 2002-12-20 | Oki Electric Ind Co Ltd | Memory control circuit and memory control method |
| JP2017193399A (en) * | 2016-04-19 | 2017-10-26 | 三菱電機ビルテクノサービス株式会社 | Elevator door opening/closing diagnosis system |
-
1993
- 1993-07-30 JP JP18951493A patent/JP3160429B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366421A (en) * | 2001-06-07 | 2002-12-20 | Oki Electric Ind Co Ltd | Memory control circuit and memory control method |
| JP2017193399A (en) * | 2016-04-19 | 2017-10-26 | 三菱電機ビルテクノサービス株式会社 | Elevator door opening/closing diagnosis system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3160429B2 (en) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108387837B (en) | Chip testing method | |
| EP0366553B1 (en) | Test device and method for testing electronic device and semiconductor device having the test device | |
| US20020097035A1 (en) | Apparatus for measuring the duty cycle of a high speed clocking signal | |
| US5870042A (en) | Method of and apparatus for testing A-D converter with a source current measurement and reduced external test terminals | |
| TW536634B (en) | Testing device and testing method for semiconductor integrated circuits | |
| JP2006258686A (en) | Reliability measuring apparatus and measuring method | |
| US6476741B2 (en) | Method and system for making optimal estimates of linearity metrics of analog-to-digital converters | |
| EP2156563B1 (en) | Circuit with a successive approximation analog to digital converter | |
| JP3160429B2 (en) | Method for measuring characteristic values of electronic circuits | |
| US6163759A (en) | Method for calibrating variable delay circuit and a variable delay circuit using the same | |
| US7111210B2 (en) | Accelerated test method for ferroelectric memory device | |
| US7440346B2 (en) | Semiconductor device | |
| JP3805850B2 (en) | A / D converter | |
| JP2912285B2 (en) | Transient analysis method for analog / digital mixed circuits | |
| JP2760334B2 (en) | Test apparatus and test method for semiconductor integrated circuit device | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| US20050116845A1 (en) | Training circuit and method of digital-analog converter and analog-digital converter | |
| JPH10268004A (en) | Logic tester | |
| JP3992049B2 (en) | A / D conversion circuit test method and A / D conversion circuit | |
| JPH0645889A (en) | Variable delay circuit | |
| US7324027B2 (en) | Circuit and method for testing analog-digital converter | |
| Jędrzejewski | A New Method of Increasing the Measurement Accuracy in Adaptive Measurement Systems with Bank of Sensors | |
| Wegener et al. | Overcoming test setup limitations by applying model-based testing to high-precision ADCs | |
| JP2815601B2 (en) | Reference voltage generation circuit | |
| JP2003185684A (en) | Voltage reading device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |