JPH0743407A - 電子回路の特性値測定方法 - Google Patents
電子回路の特性値測定方法Info
- Publication number
- JPH0743407A JPH0743407A JP5189514A JP18951493A JPH0743407A JP H0743407 A JPH0743407 A JP H0743407A JP 5189514 A JP5189514 A JP 5189514A JP 18951493 A JP18951493 A JP 18951493A JP H0743407 A JPH0743407 A JP H0743407A
- Authority
- JP
- Japan
- Prior art keywords
- value
- characteristic
- characteristic value
- electronic circuits
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000005259 measurement Methods 0.000 claims abstract description 78
- 238000000691 measurement method Methods 0.000 claims description 3
- 230000000712 assembly Effects 0.000 abstract description 4
- 238000000429 assembly Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 多数の電子回路の特性値を効率よく測定す
る。 【構成】 二分探索法の適用に際して、その測定対象
を、複数の電子回路の特性値の取り得る範囲（特性値予
測範囲）を持つ電子回路の集合体１０１として捉え、二
分探索法による測定を、比較判定手段１０４によって、
当該集合体に属する個々の電子回路について同一の比較
基準値（特性値予測範囲内にある決められた値）を用い
て行い、比較基準値との比較判定の結果に基づいて、当
該集合体に属する複数の電子回路を、測定対象記憶手段
１０６によって、それぞれ異なる特性値予測範囲を持つ
二つの集合体に分離、記憶し、然る後、各分離された集
合体に属する電子回路に対して、同様の方法で二分探索
法による測定を繰り返し、各集合体における特性値予測
範囲が一定の値以下に収束した時点で、各集合体に属す
る電子回路の特性値を、特性値予測範囲にある一定の値
として定める。
る。 【構成】 二分探索法の適用に際して、その測定対象
を、複数の電子回路の特性値の取り得る範囲（特性値予
測範囲）を持つ電子回路の集合体１０１として捉え、二
分探索法による測定を、比較判定手段１０４によって、
当該集合体に属する個々の電子回路について同一の比較
基準値（特性値予測範囲内にある決められた値）を用い
て行い、比較基準値との比較判定の結果に基づいて、当
該集合体に属する複数の電子回路を、測定対象記憶手段
１０６によって、それぞれ異なる特性値予測範囲を持つ
二つの集合体に分離、記憶し、然る後、各分離された集
合体に属する電子回路に対して、同様の方法で二分探索
法による測定を繰り返し、各集合体における特性値予測
範囲が一定の値以下に収束した時点で、各集合体に属す
る電子回路の特性値を、特性値予測範囲にある一定の値
として定める。
Description
【０００１】
【産業上の利用分野】この発明は、電子回路の特性値測
定方法に関するもので、特に多数の電子回路の特性値を
効率よく測定する方法に関するものである。
定方法に関するもので、特に多数の電子回路の特性値を
効率よく測定する方法に関するものである。
【０００２】
【従来の技術】電子回路の特性値の測定方法として、二
分探索法と呼ばれているものが知られている。この方法
は、求めたい特性値の絶対値を直接測定するのではな
く、相対的な比較測定により間接的に測定する点に特徴
がある。特に、求めたい特性値が予めある程度予測で
き、ある決められた値との大小関係が容易に判定できる
ような場合において、効率的な測定が実現できる点で優
れている。以下、この二分探索法について図５を用いて
説明する。
分探索法と呼ばれているものが知られている。この方法
は、求めたい特性値の絶対値を直接測定するのではな
く、相対的な比較測定により間接的に測定する点に特徴
がある。特に、求めたい特性値が予めある程度予測で
き、ある決められた値との大小関係が容易に判定できる
ような場合において、効率的な測定が実現できる点で優
れている。以下、この二分探索法について図５を用いて
説明する。
【０００３】まず、求めたい特性値の大きさをαとし、
この特性値の予測される範囲（最小値ａ1 ，最大値ｂ
1 ）を定める（図５（ａ））。つぎに、最小値ａ1 と最
大値ｂ1 の中心値（以下、比較基準値という）をＭ
1（＝（ａ1 ＋ｂ1 ）／２）とし、この比較基準値Ｍ1
と求めたい値αとの大小関係を比較判定する（図５
（ｂ））。この比較判定の結果、求めたい値αは、２つ
の範囲、すなわち（最小値ａ1 と比較基準値Ｍ1 の間）
または（比較基準値Ｍ1と最大値ｂ1 の間）のどちらの
範囲にあるかが判明する。
この特性値の予測される範囲（最小値ａ1 ，最大値ｂ
1 ）を定める（図５（ａ））。つぎに、最小値ａ1 と最
大値ｂ1 の中心値（以下、比較基準値という）をＭ
1（＝（ａ1 ＋ｂ1 ）／２）とし、この比較基準値Ｍ1
と求めたい値αとの大小関係を比較判定する（図５
（ｂ））。この比較判定の結果、求めたい値αは、２つ
の範囲、すなわち（最小値ａ1 と比較基準値Ｍ1 の間）
または（比較基準値Ｍ1と最大値ｂ1 の間）のどちらの
範囲にあるかが判明する。
【０００４】もし求めたい値αが比較基準値Ｍ1 よりも
大きい場合には、αは比較基準値Ｍ 1 と最大値ｂ1 の間
の範囲にあることになる。そこで、求めたい値αのつぎ
なる予測範囲として、改めて最小値ａ2 ，最大値ｂ2 を
定め、この範囲における新たな比較基準値Ｍ2 （（ａ2
＋ｂ2 ）／２）を設定する（図５（ｃ））。このとき、
図５（ｂ）に示すような場合には、ａ2 ＝Ｍ1 ，ｂ2 ＝
ｂ1 となる。
大きい場合には、αは比較基準値Ｍ 1 と最大値ｂ1 の間
の範囲にあることになる。そこで、求めたい値αのつぎ
なる予測範囲として、改めて最小値ａ2 ，最大値ｂ2 を
定め、この範囲における新たな比較基準値Ｍ2 （（ａ2
＋ｂ2 ）／２）を設定する（図５（ｃ））。このとき、
図５（ｂ）に示すような場合には、ａ2 ＝Ｍ1 ，ｂ2 ＝
ｂ1 となる。
【０００５】つぎに、最初の範囲（最小値ａ1 ，最小値
ｂ1 ）で行ったのと同様に、比較基準値Ｍ2 と求めたい
値αとの大小関係の比較判定を行い、さらにつぎなる予
測範囲（最小値ａ3 ，最大値ｂ3 ）を定める。もし、求
めたい値αが比較基準値Ｍ2よりも小さければ、ａ3 ＝
ａ2 ，ｂ3 ＝Ｍ2 となる（図５（ｄ）の場合に相当）。
ｂ1 ）で行ったのと同様に、比較基準値Ｍ2 と求めたい
値αとの大小関係の比較判定を行い、さらにつぎなる予
測範囲（最小値ａ3 ，最大値ｂ3 ）を定める。もし、求
めたい値αが比較基準値Ｍ2よりも小さければ、ａ3 ＝
ａ2 ，ｂ3 ＝Ｍ2 となる（図５（ｄ）の場合に相当）。
【０００６】以下、同様の方法で求めたい値αの予測範
囲を二分するように順次狭めていく。そして、予測範囲
（｜ｂi −ａi ｜（ｉ＝１，２，…））が十分に小さく
なれば、求めたい値αは十分精度の高い範囲で定めるこ
とができ、近似的にα＝ａi（またはｂi ）として求め
られる。以上の方法を一般的なフローチャートにしたの
が図６である。求めようとする値αの予想範囲を設定
し、予想範囲の中心点である比較基準値に対し求めよう
とする値αの大小関係を比較判定し、その結果に従って
前の予想範囲を二分した新たな予想範囲を再設定し、以
後、上記ステップを予想範囲が所定の値（最小分解能
ｔ）以下になるまで繰り返し、その時点での予想範囲の
最小値または最大値の値でもって求めようとする値αの
近似値とするものである。予想範囲は（１／２）n-1
（ｎは繰り返し回数）の割合で収束するので、比較的少
ない回数で求めようとする値αの近似値を得ることがで
きる。
囲を二分するように順次狭めていく。そして、予測範囲
（｜ｂi −ａi ｜（ｉ＝１，２，…））が十分に小さく
なれば、求めたい値αは十分精度の高い範囲で定めるこ
とができ、近似的にα＝ａi（またはｂi ）として求め
られる。以上の方法を一般的なフローチャートにしたの
が図６である。求めようとする値αの予想範囲を設定
し、予想範囲の中心点である比較基準値に対し求めよう
とする値αの大小関係を比較判定し、その結果に従って
前の予想範囲を二分した新たな予想範囲を再設定し、以
後、上記ステップを予想範囲が所定の値（最小分解能
ｔ）以下になるまで繰り返し、その時点での予想範囲の
最小値または最大値の値でもって求めようとする値αの
近似値とするものである。予想範囲は（１／２）n-1
（ｎは繰り返し回数）の割合で収束するので、比較的少
ない回数で求めようとする値αの近似値を得ることがで
きる。
【０００７】この二分探索法を用いた電子部品の特性値
の測定方法の適用例をつぎに説明する。図７はメモリデ
バイスのアクセス時間の測定を行うための測定手段を示
すブロック図である。アクセス時間はメモリデバイスの
重要な特性値であり、メモリデバイスにクロックパルス
を印加後、出力が確定するまでの時間で定義される。
の測定方法の適用例をつぎに説明する。図７はメモリデ
バイスのアクセス時間の測定を行うための測定手段を示
すブロック図である。アクセス時間はメモリデバイスの
重要な特性値であり、メモリデバイスにクロックパルス
を印加後、出力が確定するまでの時間で定義される。
【０００８】図７において、予測範囲設定手段２０２に
よりメモリデバイス２０１の予め予想されるアクセス時
間の範囲を設定し、このアクセス時間範囲のデータに従
い、比較基準値設定手段２０３でアクセス時間範囲の中
心点である比較基準値（この場合測定時間（Ｍ））を設
定する。メモリデバイスにクロックパルスを印加し、そ
の出力を比較判定回路２０４に入力しその出力の測定を
行い、上記測定時間（Ｍ）内に出力が確定すれば“ｐａ
ｓｓ”，確定しなければ“ｆａｉｌ”という判定を行
う。この判定は、メモリデバイスの求めたいアクセス時
間と測定時間（Ｍ）との大小関係の比較判定に相当し、
このような判定はメモリデバイスの動作状態を観測する
ことにより容易にかつ短時間で行うことができる。
よりメモリデバイス２０１の予め予想されるアクセス時
間の範囲を設定し、このアクセス時間範囲のデータに従
い、比較基準値設定手段２０３でアクセス時間範囲の中
心点である比較基準値（この場合測定時間（Ｍ））を設
定する。メモリデバイスにクロックパルスを印加し、そ
の出力を比較判定回路２０４に入力しその出力の測定を
行い、上記測定時間（Ｍ）内に出力が確定すれば“ｐａ
ｓｓ”，確定しなければ“ｆａｉｌ”という判定を行
う。この判定は、メモリデバイスの求めたいアクセス時
間と測定時間（Ｍ）との大小関係の比較判定に相当し、
このような判定はメモリデバイスの動作状態を観測する
ことにより容易にかつ短時間で行うことができる。
【０００９】比較判定回路２０４の結果（“ｐａｓｓ”
または“ｆａｉｌ”）に従い、再度、予測範囲設定手段
２０２で前のアクセス時間範囲を二分した新たなアクセ
ス時間範囲を設定し、以後同様の測定を、アクセス時間
範囲が所定の値（最小分解能ｔ）に収束するまで繰り返
し行う。最終的に求めたいアクセス時間を、収束したア
クセス時間範囲の最小値または最大値あるいは収束した
時の測定時間をもって近似的に求める。
または“ｆａｉｌ”）に従い、再度、予測範囲設定手段
２０２で前のアクセス時間範囲を二分した新たなアクセ
ス時間範囲を設定し、以後同様の測定を、アクセス時間
範囲が所定の値（最小分解能ｔ）に収束するまで繰り返
し行う。最終的に求めたいアクセス時間を、収束したア
クセス時間範囲の最小値または最大値あるいは収束した
時の測定時間をもって近似的に求める。
【００１０】ここで、メモリデバイスのアクセス時間の
ばらつきが仮に５０％であったとすると、上記のような
二分探索法による測定を４回繰り返すことにより（収束
率（１／２）3 ＝１／８）、約６％の測定精度が得ら
れ、短時間の測定で精度の高い測定が実現できる。
ばらつきが仮に５０％であったとすると、上記のような
二分探索法による測定を４回繰り返すことにより（収束
率（１／２）3 ＝１／８）、約６％の測定精度が得ら
れ、短時間の測定で精度の高い測定が実現できる。
【００１１】
【発明が解決しようとする課題】このように、二分探索
法による電子回路の特性値の測定は短時間で精度のよい
測定が実現できるので、多数の電子部品の特性値を測定
する場合にも多く利用されている。しかしながら、この
ような複数の電子部品の特性値を二分探索法で測定する
場合においても、個々の電子部品の特性値のばらつきは
不規則であるため測定は全て個別に行わなければならな
い。通常、複数の電子部品の特性値の予想されるばらつ
きの範囲を、二分探索法における初期の予想範囲として
設定するので、全ての個別の測定精度を同じにすれば、
繰り返し回数ｎも全ての個別測定において同じに設定さ
れる。したがって、１回の測定時間をＴとすると、Ｎ個
の電子部品の測定には、（Ｎ×ｎ×Ｔ）の時間を要する
ことになる。したがって、多数のメモリ集積回路の特性
値を測定するような場合には、たとえ１回毎の測定時間
が短くとも、全体の測定時間はかなり長くなってしまう
という課題がある。
法による電子回路の特性値の測定は短時間で精度のよい
測定が実現できるので、多数の電子部品の特性値を測定
する場合にも多く利用されている。しかしながら、この
ような複数の電子部品の特性値を二分探索法で測定する
場合においても、個々の電子部品の特性値のばらつきは
不規則であるため測定は全て個別に行わなければならな
い。通常、複数の電子部品の特性値の予想されるばらつ
きの範囲を、二分探索法における初期の予想範囲として
設定するので、全ての個別の測定精度を同じにすれば、
繰り返し回数ｎも全ての個別測定において同じに設定さ
れる。したがって、１回の測定時間をＴとすると、Ｎ個
の電子部品の測定には、（Ｎ×ｎ×Ｔ）の時間を要する
ことになる。したがって、多数のメモリ集積回路の特性
値を測定するような場合には、たとえ１回毎の測定時間
が短くとも、全体の測定時間はかなり長くなってしまう
という課題がある。
【００１２】この発明は、上記従来の課題を解決するも
のであり、多数の電子部品の特性値を効率よく測定する
方法を提供することを目的とする。
のであり、多数の電子部品の特性値を効率よく測定する
方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】この目的を達成するため
に、この発明に係わる電子回路の特性値測定方法は、従
来の二分探索法の適用に際して、その測定対象を、複数
の電子回路の特性値の取り得る範囲（特性値予測範囲）
を持つ電子回路の集合体として捉え、二分探索法による
測定を、当該集合体に属する個々の電子回路について同
一の比較基準値（特性値予測範囲の範囲内のある決めら
れた値）を用いて行い、比較基準値との比較判定の結果
に基づいて、当該集合体に属する複数の電子回路を、そ
れぞれ異なる特性値予測範囲を持つ二つの集合体に分離
し、然る後、各分離された集合体に属する電子回路に対
して、同様の方法で二分探索法による測定を繰り返し、
各集合体における特性値予測範囲が一定の値以下に収束
した時点で、各集合体に属する電子回路の特性値を、特
性値予測範囲にある一定の値として定めることを特徴と
するものである。
に、この発明に係わる電子回路の特性値測定方法は、従
来の二分探索法の適用に際して、その測定対象を、複数
の電子回路の特性値の取り得る範囲（特性値予測範囲）
を持つ電子回路の集合体として捉え、二分探索法による
測定を、当該集合体に属する個々の電子回路について同
一の比較基準値（特性値予測範囲の範囲内のある決めら
れた値）を用いて行い、比較基準値との比較判定の結果
に基づいて、当該集合体に属する複数の電子回路を、そ
れぞれ異なる特性値予測範囲を持つ二つの集合体に分離
し、然る後、各分離された集合体に属する電子回路に対
して、同様の方法で二分探索法による測定を繰り返し、
各集合体における特性値予測範囲が一定の値以下に収束
した時点で、各集合体に属する電子回路の特性値を、特
性値予測範囲にある一定の値として定めることを特徴と
するものである。
【００１４】
【作用】この発明の方法によれば、予め予測される複数
の電子回路の特性値のばらつきの範囲を含む一つの特性
値予測範囲を設定し、この特性値予測範囲に含まれる複
数の電子回路を集合体として捉え、この集合体に属する
各電子回路に対して、同一の比較基準値を用いて二分探
索法により特性値の大小関係を比較判定することによ
り、当該電子回路の集合体を、順次当該特性値予測範囲
よりも狭い（二分された）新たな特性値予測範囲を持つ
電子回路の集合体に“畳込み”を行うことによって、従
来の個々の電子回路に対して行う二分探索法において、
全ての電子回路の測定を初期の特性値予測範囲から開始
しなければならないという要請を排除することができ、
無用な範囲の測定を行わない効率のよい測定が可能とな
り、測定時間の大幅な短縮を図ることができる。
の電子回路の特性値のばらつきの範囲を含む一つの特性
値予測範囲を設定し、この特性値予測範囲に含まれる複
数の電子回路を集合体として捉え、この集合体に属する
各電子回路に対して、同一の比較基準値を用いて二分探
索法により特性値の大小関係を比較判定することによ
り、当該電子回路の集合体を、順次当該特性値予測範囲
よりも狭い（二分された）新たな特性値予測範囲を持つ
電子回路の集合体に“畳込み”を行うことによって、従
来の個々の電子回路に対して行う二分探索法において、
全ての電子回路の測定を初期の特性値予測範囲から開始
しなければならないという要請を排除することができ、
無用な範囲の測定を行わない効率のよい測定が可能とな
り、測定時間の大幅な短縮を図ることができる。
【００１５】
【実施例】図１は、この発明の一実施例における複数個
の電子回路の特性値測定方法のフローチャートを示すも
のである。まず、求めたいｎ個の各電子回路の特性値の
大きさα＝（α1 ，α2 ，α3 ，…，αn ）と全ての電
子回路のばらつきを考慮した全ての電子回路における予
測される特性値の範囲（最小値ａ，最大値ｂ）を集合の
要素とする集合Ｐを定める。最小値ａと最大値ｂの中心
点（以下、比較基準値という）をＭとする。
の電子回路の特性値測定方法のフローチャートを示すも
のである。まず、求めたいｎ個の各電子回路の特性値の
大きさα＝（α1 ，α2 ，α3 ，…，αn ）と全ての電
子回路のばらつきを考慮した全ての電子回路における予
測される特性値の範囲（最小値ａ，最大値ｂ）を集合の
要素とする集合Ｐを定める。最小値ａと最大値ｂの中心
点（以下、比較基準値という）をＭとする。
【００１６】 Ｐ＝｛α1 ，α2 ，α3 ，…，αn ，（ａ，ｂ）｝ Ｍ＝（ａ＋ｂ）／２ つぎに、比較基準値Ｍと求めたい特性値（α1 ，α2 ，
α3 ，…，αn ）の大小関係をそれぞれ比較判定する。
この比較判定の結果、ｎ個の電子回路が２つの範囲、す
なわち（最小値ａと比較基準値Ｍの間）または（比較基
準値Ｍと最大値ｂの間）のどちらの範囲にあるかが判明
する。そこで、求めたい値の集合のつぎなる特性値予測
範囲として、比較基準値Ｍよりも特性値の大きい集合を
最大値（ｂ）と最小値（Ｍ）を含め集合Ｐ0 とし、比較
基準値Ｍよりも特性値の小さい集合を最大値（Ｍ）と最
小値（ａ）を含め集合Ｐl とする。
α3 ，…，αn ）の大小関係をそれぞれ比較判定する。
この比較判定の結果、ｎ個の電子回路が２つの範囲、す
なわち（最小値ａと比較基準値Ｍの間）または（比較基
準値Ｍと最大値ｂの間）のどちらの範囲にあるかが判明
する。そこで、求めたい値の集合のつぎなる特性値予測
範囲として、比較基準値Ｍよりも特性値の大きい集合を
最大値（ｂ）と最小値（Ｍ）を含め集合Ｐ0 とし、比較
基準値Ｍよりも特性値の小さい集合を最大値（Ｍ）と最
小値（ａ）を含め集合Ｐl とする。
【００１７】Ｐ0 ＝｛α1 ，…，αk ，（Ｍ，ｂ）｝ Ｐl ＝｛αk+1 ，…，αl ，（ａ，Ｍ）｝ まず、集合Ｐ0 を測定の対象として、新たな比較基準値
としてＭ0 を設定する。 Ｍ0 ＝（Ｍ＋ｂ）／２ つぎに、例えば、比較基準値Ｍ0 と求めたい特性値（α
1 ，…，αk ）の大小関係を比較判定する。この比較判
定の結果、集合Ｐ0 に含まれる電子回路がさらに２つの
範囲、すなわち（比較基準値Ｍと比較基準値Ｍ0 の間）
または（比較基準値Ｍ0 と最大値ｂの間）のどちらかの
範囲にあるかが判明する。比較基準値Ｍ 0 よりも特性値
の大きい集合を最大値（ｂ）と最小値（Ｍ0 ）を含め集
合Ｐ2 とし、比較基準値Ｍ0 よりも特性値の小さい集合
を最大値（Ｍ0 ）と最小値（Ｍ）を含め集合Ｐ3 とす
る。
としてＭ0 を設定する。 Ｍ0 ＝（Ｍ＋ｂ）／２ つぎに、例えば、比較基準値Ｍ0 と求めたい特性値（α
1 ，…，αk ）の大小関係を比較判定する。この比較判
定の結果、集合Ｐ0 に含まれる電子回路がさらに２つの
範囲、すなわち（比較基準値Ｍと比較基準値Ｍ0 の間）
または（比較基準値Ｍ0 と最大値ｂの間）のどちらかの
範囲にあるかが判明する。比較基準値Ｍ 0 よりも特性値
の大きい集合を最大値（ｂ）と最小値（Ｍ0 ）を含め集
合Ｐ2 とし、比較基準値Ｍ0 よりも特性値の小さい集合
を最大値（Ｍ0 ）と最小値（Ｍ）を含め集合Ｐ3 とす
る。
【００１８】Ｐ2 ＝｛α1 ，…，αl ，（Ｍ，ｂ）｝ Ｐ3 ＝｛αl+1 ，…，αk ，（ａ，Ｍ）｝ 以上の方法を、特性値の予測範囲が狭まった集合につい
て順次繰り返し、予測範囲が十分に小さくなれば、求め
たい値は十分精度の高い範囲で定められ、その予測範囲
にある集合に含まれる全ての電子回路の特性値αi を近
似的に、αi ＝Ｍ（または ａ，ｂ）として求められ
る。
て順次繰り返し、予測範囲が十分に小さくなれば、求め
たい値は十分精度の高い範囲で定められ、その予測範囲
にある集合に含まれる全ての電子回路の特性値αi を近
似的に、αi ＝Ｍ（または ａ，ｂ）として求められ
る。
【００１９】図２は、この発明の一実施例における測定
方法を複数個のメモリデバイスのアクセス時間測定に適
用した時の測定装置のブロック図である。予測範囲設定
手段１０２により複数個のメモリデバイス１０１の予め
予想されるアクセス時間の範囲を設定し、このアクセス
時間範囲のデータを用いて、比較基準値設定手段１０３
でアクセス時間範囲の中心点である測定時間（Ｍ）を設
定する。複数個のメモリデバイス１０１にクロックパル
スを印加し、その出力を比較判定回路１０４に入力しそ
の出力の測定を行い、上記測定時間（Ｍ）内に出力が確
定すれば“ｐａｓｓ”，確定しなければ“ｆａｉｌ”と
いう判定を行う。
方法を複数個のメモリデバイスのアクセス時間測定に適
用した時の測定装置のブロック図である。予測範囲設定
手段１０２により複数個のメモリデバイス１０１の予め
予想されるアクセス時間の範囲を設定し、このアクセス
時間範囲のデータを用いて、比較基準値設定手段１０３
でアクセス時間範囲の中心点である測定時間（Ｍ）を設
定する。複数個のメモリデバイス１０１にクロックパル
スを印加し、その出力を比較判定回路１０４に入力しそ
の出力の測定を行い、上記測定時間（Ｍ）内に出力が確
定すれば“ｐａｓｓ”，確定しなければ“ｆａｉｌ”と
いう判定を行う。
【００２０】比較判定回路１０４の結果（“ｐａｓｓ”
または“ｆａｉｌ”）に従い、再度、予測範囲設定手段
１０２で前のアクセス時間範囲を二分した新たなアクセ
ス時間範囲を設定する。この時、測定対象記憶手段１０
６によって、前記比較判定回路１０４の結果“ｐａｓ
ｓ”となった電子回路の集合体の各識別コードおよび
“ｆａｉｌ”となった電子回路の集合体の各識別コード
を、それぞれ各電子回路の予測範囲の値を付随させてい
ったん記憶し、順次記憶された集合体の識別コードを読
み出し、識別コードが読み出された各集合体について上
記測定方法を繰り返すことにより、全ての集合体につい
て比較判定を実行することができる。
または“ｆａｉｌ”）に従い、再度、予測範囲設定手段
１０２で前のアクセス時間範囲を二分した新たなアクセ
ス時間範囲を設定する。この時、測定対象記憶手段１０
６によって、前記比較判定回路１０４の結果“ｐａｓ
ｓ”となった電子回路の集合体の各識別コードおよび
“ｆａｉｌ”となった電子回路の集合体の各識別コード
を、それぞれ各電子回路の予測範囲の値を付随させてい
ったん記憶し、順次記憶された集合体の識別コードを読
み出し、識別コードが読み出された各集合体について上
記測定方法を繰り返すことにより、全ての集合体につい
て比較判定を実行することができる。
【００２１】以上の方法を、アクセス時間範囲が所定の
値に収束するまで（収束判定手段１０５により判定す
る）繰り返し行う。最終的に求めたい各メモリデバイス
１０１のアクセス時間を、収束したアクセス時間範囲の
最小値または最大値あるいは収束した時の測定時間をも
って近似的に求める。この実施例における効果を、従来
の個々のデバイスに対して行う測定の場合と比較しなが
ら具体的に説明する。
値に収束するまで（収束判定手段１０５により判定す
る）繰り返し行う。最終的に求めたい各メモリデバイス
１０１のアクセス時間を、収束したアクセス時間範囲の
最小値または最大値あるいは収束した時の測定時間をも
って近似的に求める。この実施例における効果を、従来
の個々のデバイスに対して行う測定の場合と比較しなが
ら具体的に説明する。
【００２２】図３は、４個のメモリデバイスのアクセス
時間を上記測定方法に従って求める測定例を示すもので
あり、図２および図３を参照しなが説明する。まず、全
メモリデバイス１０１のアクセス時間の実測値が必ず含
まれる範囲を予測範囲設定手段１０２により設定する
（最小値７５ｎｓ，最大値８３ｎｓ）（図３（ａ））。
時間を上記測定方法に従って求める測定例を示すもので
あり、図２および図３を参照しなが説明する。まず、全
メモリデバイス１０１のアクセス時間の実測値が必ず含
まれる範囲を予測範囲設定手段１０２により設定する
（最小値７５ｎｓ，最大値８３ｎｓ）（図３（ａ））。
【００２３】つぎに、比較基準値設定手段１０３によっ
て、測定時間（Ｍ1 ）を最小値７５ｎｓと最大値８３ｎ
ｓの１／２の位置（７９ｎｓ）に設定し、全メモリデバ
イス１０１を対象として、比較判定手段１０４を用いて
ｐａｓｓ／ｆａｉｌの判断を行う（図３（ｂ））。この
結果、メモリデバイスＰ，Ｑ，Ｒは“ｐａｓｓ”、メモ
リデバイスＳは“ｆａｉｌ”となる。ここで、“ｐａｓ
ｓ”したメモリデバイスＰ，Ｑ，Ｒの識別コードと、最
小値として７５ｎｓおよび最大値として７９ｎｓ（以
後、集合Ａとする）、また、“ｆａｉｌ”したメモリデ
バイスＳの識別コードと、最小値として７９ｎｓおよび
最大値として８３ｎｓ（以後、集合Ｂとする）を、測定
対象記憶手段１０６によりそれぞれ記憶する。
て、測定時間（Ｍ1 ）を最小値７５ｎｓと最大値８３ｎ
ｓの１／２の位置（７９ｎｓ）に設定し、全メモリデバ
イス１０１を対象として、比較判定手段１０４を用いて
ｐａｓｓ／ｆａｉｌの判断を行う（図３（ｂ））。この
結果、メモリデバイスＰ，Ｑ，Ｒは“ｐａｓｓ”、メモ
リデバイスＳは“ｆａｉｌ”となる。ここで、“ｐａｓ
ｓ”したメモリデバイスＰ，Ｑ，Ｒの識別コードと、最
小値として７５ｎｓおよび最大値として７９ｎｓ（以
後、集合Ａとする）、また、“ｆａｉｌ”したメモリデ
バイスＳの識別コードと、最小値として７９ｎｓおよび
最大値として８３ｎｓ（以後、集合Ｂとする）を、測定
対象記憶手段１０６によりそれぞれ記憶する。
【００２４】つぎに、測定対象記憶手段１０６により記
憶されている集合Ｂを新たに測定対象として読み出す
（集合Ａ、集合Ｂの読み出す順序は任意）。比較基準値
設定手段１０３により測定時間（Ｍ2 ）を、記憶してあ
る最小値７９ｎｓと最大値８３ｎｓの１／２の位置８１
ｎｓに設定し、比較判定手段１０４によりｐａｓｓ／ｆ
ａｉｌの判断を行う（図３（ｃ））。この結果、メモリ
デバイスＳは“ｐａｓｓ”となる。
憶されている集合Ｂを新たに測定対象として読み出す
（集合Ａ、集合Ｂの読み出す順序は任意）。比較基準値
設定手段１０３により測定時間（Ｍ2 ）を、記憶してあ
る最小値７９ｎｓと最大値８３ｎｓの１／２の位置８１
ｎｓに設定し、比較判定手段１０４によりｐａｓｓ／ｆ
ａｉｌの判断を行う（図３（ｃ））。この結果、メモリ
デバイスＳは“ｐａｓｓ”となる。
【００２５】上記の結果から、“ｐａｓｓ”となったメ
モリデバイスＳと、最小値として７９ｎｓ、最大値とし
て８１ｎｓ（以後、集合Ｃとする）を、測定対象記憶手
段１０６により記憶するが、前記比較判定手段１０４に
より“ｆａｉｌ”となったメモリデバイスが存在しない
ので、集合Ｃを対象として測定を続行する。つぎに、測
定時間（Ｍ3 ）を、比較基準値設定手段１０３により、
最小値７９ｎｓと最大値８１ｎｓの１／２の位置８０ｎ
ｓに設定し、比較判定手段１０４によりｐａｓｓ／ｆａ
ｉｌの判断を行う（図３（ｄ））。その結果、メモリデ
バイスＳは“ｆａｉｌ”となる。ここで、メモリデバイ
スＳと、最小値として８０ｎｓ、最大値として８１ｎｓ
を測定対象記憶手段１０６により記憶するが、測定値予
測範囲の収束幅を１ｎｓと設定してあるので最大値８１
ｎｓをメモリデバイスＳの測定値と定める（最小値８０
ｎｓを特性値と定めてもよい） つぎに、測定対象記憶手段１０６により記憶されてい
る、まだ測定値の確定していない集合を測定対象として
読み出し、測定を続行する。ここでは、集合Ａを測定対
象として読み出す。測定時間（Ｍ4 ）を、比較基準値設
定手段１０３により、最小値７５ｎｓと最大値７９ｎｓ
の１／２の位置７７ｎｓに設定し、デバイスＰ，Ｑ，Ｒ
に対し比較判定手段１０４によりｐａｓｓ／ｆａｉｌの
判断を行う（図３（ｅ））。その結果メモリデバイスＰ
は“ｐａｓｓ”、メモリデバイスＱ，Ｒは“ｆａｉｌ”
となる。ここで、“ｐａｓｓ”したメモリデバイスＰ
と、最小値として７５ｎｓおよび最大値として７７ｎｓ
（以後、集合Ｄとする）、また、“ｆａｉｌ”したメモ
リデバイスＱ，Ｒと、最小値として７７ｎｓおよび最大
値として７９ｎｓ（以後、集合Ｅとする）を測定対象記
憶手段によりそれぞれ記憶する。
モリデバイスＳと、最小値として７９ｎｓ、最大値とし
て８１ｎｓ（以後、集合Ｃとする）を、測定対象記憶手
段１０６により記憶するが、前記比較判定手段１０４に
より“ｆａｉｌ”となったメモリデバイスが存在しない
ので、集合Ｃを対象として測定を続行する。つぎに、測
定時間（Ｍ3 ）を、比較基準値設定手段１０３により、
最小値７９ｎｓと最大値８１ｎｓの１／２の位置８０ｎ
ｓに設定し、比較判定手段１０４によりｐａｓｓ／ｆａ
ｉｌの判断を行う（図３（ｄ））。その結果、メモリデ
バイスＳは“ｆａｉｌ”となる。ここで、メモリデバイ
スＳと、最小値として８０ｎｓ、最大値として８１ｎｓ
を測定対象記憶手段１０６により記憶するが、測定値予
測範囲の収束幅を１ｎｓと設定してあるので最大値８１
ｎｓをメモリデバイスＳの測定値と定める（最小値８０
ｎｓを特性値と定めてもよい） つぎに、測定対象記憶手段１０６により記憶されてい
る、まだ測定値の確定していない集合を測定対象として
読み出し、測定を続行する。ここでは、集合Ａを測定対
象として読み出す。測定時間（Ｍ4 ）を、比較基準値設
定手段１０３により、最小値７５ｎｓと最大値７９ｎｓ
の１／２の位置７７ｎｓに設定し、デバイスＰ，Ｑ，Ｒ
に対し比較判定手段１０４によりｐａｓｓ／ｆａｉｌの
判断を行う（図３（ｅ））。その結果メモリデバイスＰ
は“ｐａｓｓ”、メモリデバイスＱ，Ｒは“ｆａｉｌ”
となる。ここで、“ｐａｓｓ”したメモリデバイスＰ
と、最小値として７５ｎｓおよび最大値として７７ｎｓ
（以後、集合Ｄとする）、また、“ｆａｉｌ”したメモ
リデバイスＱ，Ｒと、最小値として７７ｎｓおよび最大
値として７９ｎｓ（以後、集合Ｅとする）を測定対象記
憶手段によりそれぞれ記憶する。
【００２６】つぎに、新たに集合Ｅを測定対象とする。
比較基準値設定手段１０３により、測定時間（Ｍ5 ）
を、記憶してある最小値７７ｎｓと最大値７９ｎｓの１
／２の位置７８ｎｓに設定し、比較判定手段１０４によ
りｐａｓｓ／ｆａｉｌの判断を行う（図３（ｆ））。そ
の結果、メモリデバイスＱ，Ｒは“ｆａｉｌ”となる。
測定値予測範囲が１ｎｓ以下に収束しているので、最大
値７９ｎｓをメモリデバイスＱ，Ｒの測定値として確定
する。
比較基準値設定手段１０３により、測定時間（Ｍ5 ）
を、記憶してある最小値７７ｎｓと最大値７９ｎｓの１
／２の位置７８ｎｓに設定し、比較判定手段１０４によ
りｐａｓｓ／ｆａｉｌの判断を行う（図３（ｆ））。そ
の結果、メモリデバイスＱ，Ｒは“ｆａｉｌ”となる。
測定値予測範囲が１ｎｓ以下に収束しているので、最大
値７９ｎｓをメモリデバイスＱ，Ｒの測定値として確定
する。
【００２７】最後に、測定対象記憶手段１０６により記
憶されている集合Ｄを測定対象として測定を続行する。
比較基準値設定手段１０３により、測定時間（Ｍ6 ）
を、記憶してある最小値７５ｎｓと最大値７７ｎｓの１
／２の位置７６ｎｓに設定し、比較判定手段１０４によ
りｐａｓｓ／ｆａｉｌの判断を行う（図３（ｇ））。そ
の結果、メモリデバイスＰは“ｐａｓｓ”となる。ここ
で、メモリデバイスＰと、最小値として７５ｎｓ、最大
値として７６ｎｓを測定対象記憶手段１０６により記憶
するが、測定値予測範囲が１ｎｓ以下に収束しているの
で、最大値７６ｎｓをメモリデバイスＰの測定値として
確定する。
憶されている集合Ｄを測定対象として測定を続行する。
比較基準値設定手段１０３により、測定時間（Ｍ6 ）
を、記憶してある最小値７５ｎｓと最大値７７ｎｓの１
／２の位置７６ｎｓに設定し、比較判定手段１０４によ
りｐａｓｓ／ｆａｉｌの判断を行う（図３（ｇ））。そ
の結果、メモリデバイスＰは“ｐａｓｓ”となる。ここ
で、メモリデバイスＰと、最小値として７５ｎｓ、最大
値として７６ｎｓを測定対象記憶手段１０６により記憶
するが、測定値予測範囲が１ｎｓ以下に収束しているの
で、最大値７６ｎｓをメモリデバイスＰの測定値として
確定する。
【００２８】以上で、全てのメモリデバイス１０１のア
クセス時間の測定値が確定する。以下に、この実施例に
おける効果を、１個測定の場合と比較しながら具体的に
説明する。メモリデバイス数を４個とし、測定値予測範
囲の最小幅を１ｎｓとしてアクセス時間の測定値を測定
した本実施例に当てはめて考えてみる。測定値予測範囲
の最小幅が１ｎｓ、また、測定値予測範囲が８ｎｓであ
るから、１個のメモリデバイスのアクセス時間を測定す
るには、最低でも３回（２3 ＝８）のバイナリサーチが
必要である。したがって、４個のメモリデバイスのアク
セス時間を測定するには１２回のバイナリサーチが必要
である。これに対し、本実施例では６回のバイナリサー
チで４個のメモリデバイスのアクセス時間が測定され
た。この実施例において、バイナリサーチ回数が最大に
なるのは、個々のメモリデバイスのアクセス時間が、測
定値予測範囲の最小幅である１ｎｓの２倍ごとに存在す
る場合であり、（１回のバイナリサーチで、その時の比
較基準値と最小値の差が１ｎｓで、同時に、比較基準値
と最大値の差が１ｎｓの場合）この時、７回のバイナリ
サーチでメモリデバイスのアクセス時間が測定できる。
つまり、測定の対象となるメモリデバイス数が増えれば
それだけ効果が大きくなる。図４は、本実施例をもと
に、測定デバイス数と収束回数（測定値予測範囲と測定
値予測範囲の最小値で決定されるものである）の関係を
グラフ化したものである。このアルゴリズムを使用すれ
ば、複数個のメモリデバイスの特性値の予想される範囲
をいくつかの集合体毎に設定することで測定時間を大幅
に短縮できる。このように、測定個数が多い程、測定時
間が短縮され、効率の良い測定ができることがわかる。
クセス時間の測定値が確定する。以下に、この実施例に
おける効果を、１個測定の場合と比較しながら具体的に
説明する。メモリデバイス数を４個とし、測定値予測範
囲の最小幅を１ｎｓとしてアクセス時間の測定値を測定
した本実施例に当てはめて考えてみる。測定値予測範囲
の最小幅が１ｎｓ、また、測定値予測範囲が８ｎｓであ
るから、１個のメモリデバイスのアクセス時間を測定す
るには、最低でも３回（２3 ＝８）のバイナリサーチが
必要である。したがって、４個のメモリデバイスのアク
セス時間を測定するには１２回のバイナリサーチが必要
である。これに対し、本実施例では６回のバイナリサー
チで４個のメモリデバイスのアクセス時間が測定され
た。この実施例において、バイナリサーチ回数が最大に
なるのは、個々のメモリデバイスのアクセス時間が、測
定値予測範囲の最小幅である１ｎｓの２倍ごとに存在す
る場合であり、（１回のバイナリサーチで、その時の比
較基準値と最小値の差が１ｎｓで、同時に、比較基準値
と最大値の差が１ｎｓの場合）この時、７回のバイナリ
サーチでメモリデバイスのアクセス時間が測定できる。
つまり、測定の対象となるメモリデバイス数が増えれば
それだけ効果が大きくなる。図４は、本実施例をもと
に、測定デバイス数と収束回数（測定値予測範囲と測定
値予測範囲の最小値で決定されるものである）の関係を
グラフ化したものである。このアルゴリズムを使用すれ
ば、複数個のメモリデバイスの特性値の予想される範囲
をいくつかの集合体毎に設定することで測定時間を大幅
に短縮できる。このように、測定個数が多い程、測定時
間が短縮され、効率の良い測定ができることがわかる。
【００２９】また、実際のメモリデバイスを使用した結
果では、測定値は２項分布を示しばらつきも小さいた
め、さらに収束回数が節約できた（理論計算値の約半
分）。
果では、測定値は２項分布を示しばらつきも小さいた
め、さらに収束回数が節約できた（理論計算値の約半
分）。
【００３０】
【発明の効果】この発明の電子回路の特性値測定方法に
よれば、各電子回路に対して、同一の比較基準値を用い
て二分探索法により特性値の大小関係を比較判定するこ
とにより、当該電子回路の集合体を、順次当該特性値予
測範囲よりも狭い新たな特性値予測範囲を持つ電子回路
の集合体に“畳込み”を行うことによって、従来の個々
の電子回路に対して行う二分探索法において、全ての電
子回路の測定を初期の特性値予測範囲から開始しなけれ
ばならないという要請を排除し、無用な範囲の測定を行
わない効率のよい測定が可能となり、測定時間の大幅な
短縮を図ることができ、この結果、多数の電子部品の特
性値を効率よく測定することができる。
よれば、各電子回路に対して、同一の比較基準値を用い
て二分探索法により特性値の大小関係を比較判定するこ
とにより、当該電子回路の集合体を、順次当該特性値予
測範囲よりも狭い新たな特性値予測範囲を持つ電子回路
の集合体に“畳込み”を行うことによって、従来の個々
の電子回路に対して行う二分探索法において、全ての電
子回路の測定を初期の特性値予測範囲から開始しなけれ
ばならないという要請を排除し、無用な範囲の測定を行
わない効率のよい測定が可能となり、測定時間の大幅な
短縮を図ることができ、この結果、多数の電子部品の特
性値を効率よく測定することができる。
【図１】この発明の一実施例における複数個の電子回路
特性値のフローチャートである。
特性値のフローチャートである。
【図２】この発明の一実施例における複数個の電子回路
特性値のブロック図である。
特性値のブロック図である。
【図３】この発明の一実施例における複数個の電子回路
特性値の測定方法の説明図である。
特性値の測定方法の説明図である。
【図４】この発明の一実施例における発明の効果を説明
するための、収束回数と測定個数の関係のグラフであ
る。
するための、収束回数と測定個数の関係のグラフであ
る。
【図５】従来の二分探索法の説明図である。
【図６】従来の二分探索法のフローチャートである。
【図７】従来の二分探索法のブロック図である。
１０１ メモリデバイス １０２ 予測範囲設定手段 １０３ 比較基準値設定手段 １０４ 比較判定手段 １０５ 収束判定手段 １０６ 測定対象記憶手段
Claims (3)
- 【請求項１】 複数の電子回路の特性値を二分探索法を
用いて測定する方法であって、 前記複数の電子回路の特性値の取り得る最大値および最
小値を範囲とする特性値予測範囲を設定する第１の工程
と、 前記特性値予測範囲に属する複数の電子回路に対して、
前記特性値予測範囲内にある一定の比較基準値を用い
て、各電子回路の特性値について二分探索法により比較
判定を行う第２の工程と、 前記比較判定を行った結果に基づき、前記複数の電子回
路を、前記比較基準値よりも大きい特性値を持つ電子回
路よりなる第１の集合体と、前記比較基準値よりも小さ
い特性値を持つ電子回路よりなる第２の集合体に分離す
る第３の工程と、 前記第１の集合体に属する電子回路に対して、前記比較
基準値を最小値とするとともに前回の比較判定時の前記
特性値予測範囲の最大値を今回の比較判定時の最大値と
する特性値予測範囲を設定し、前記第２の集合体に属す
る電子回路に対して、前記比較基準値を最大値とすると
ともに前回の比較判定時の前記特性値予測範囲の最小値
を今回の比較判定時の最小値とする特性予測範囲を設定
する第４の工程とからなり、 前記第１および第２の集合体にそれぞれ属する電子回路
に対して、前記第２，第３，第４の工程を前記特性値予
測範囲が一定の値以下に収束するまで繰り返し、該収束
時における前記特性値予測範囲内の所定の値をもって、
前記第１の集合体および第２の集合体にそれぞれ属する
電子回路の特性値とすることを特徴とする電子回路の特
性値測定方法。 - 【請求項２】 第１の集合体および第２の集合体にそれ
ぞれ属する電子回路の識別コードを特性値予測範囲の値
とともに記憶装置に一時記憶し、前記第１の集合体およ
び第２の集合体にそれぞれ属する電子回路に対して測定
を行うに際し、前記記憶装置より各集合体に属する電子
回路の識別コードおよび特性値予測範囲の値を読み出す
ことを特徴とする請求項１記載の電子回路の特性値測定
方法。 - 【請求項３】 比較基準値を特性値予測範囲の中心値に
設定することを特徴とする請求項１記載の電子回路の特
性値測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18951493A JP3160429B2 (ja) | 1993-07-30 | 1993-07-30 | 電子回路の特性値測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18951493A JP3160429B2 (ja) | 1993-07-30 | 1993-07-30 | 電子回路の特性値測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0743407A true JPH0743407A (ja) | 1995-02-14 |
| JP3160429B2 JP3160429B2 (ja) | 2001-04-25 |
Family
ID=16242555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18951493A Expired - Fee Related JP3160429B2 (ja) | 1993-07-30 | 1993-07-30 | 電子回路の特性値測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160429B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366421A (ja) * | 2001-06-07 | 2002-12-20 | Oki Electric Ind Co Ltd | メモリ制御回路とメモリ制御方法 |
| JP2017193399A (ja) * | 2016-04-19 | 2017-10-26 | 三菱電機ビルテクノサービス株式会社 | エレベーターの戸開閉診断システム |
-
1993
- 1993-07-30 JP JP18951493A patent/JP3160429B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366421A (ja) * | 2001-06-07 | 2002-12-20 | Oki Electric Ind Co Ltd | メモリ制御回路とメモリ制御方法 |
| JP2017193399A (ja) * | 2016-04-19 | 2017-10-26 | 三菱電機ビルテクノサービス株式会社 | エレベーターの戸開閉診断システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3160429B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8477052B2 (en) | Method and apparatus for self-test of successive approximation register (SAR) A/D converter | |
| CN108387837B (zh) | 芯片的测试方法 | |
| EP0366553B1 (en) | Test device and method for testing electronic device and semiconductor device having the test device | |
| US20020097035A1 (en) | Apparatus for measuring the duty cycle of a high speed clocking signal | |
| US5870042A (en) | Method of and apparatus for testing A-D converter with a source current measurement and reduced external test terminals | |
| US6476741B2 (en) | Method and system for making optimal estimates of linearity metrics of analog-to-digital converters | |
| EP2156563B1 (en) | Circuit with a successive approximation analog to digital converter | |
| JP3160429B2 (ja) | 電子回路の特性値測定方法 | |
| US6163759A (en) | Method for calibrating variable delay circuit and a variable delay circuit using the same | |
| US7111210B2 (en) | Accelerated test method for ferroelectric memory device | |
| US7440346B2 (en) | Semiconductor device | |
| JP2912285B2 (ja) | アナログ・デジタル混在回路の過渡解析方法 | |
| JP2760334B2 (ja) | 半導体集積回路装置の試験装置及び試験方法 | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| US20050116845A1 (en) | Training circuit and method of digital-analog converter and analog-digital converter | |
| JPH10268004A (ja) | ロジックテスタ | |
| JPH0645889A (ja) | 可変遅延回路 | |
| US7324027B2 (en) | Circuit and method for testing analog-digital converter | |
| Jędrzejewski | A New Method of Increasing the Measurement Accuracy in Adaptive Measurement Systems with Bank of Sensors | |
| Wegener et al. | Overcoming test setup limitations by applying model-based testing to high-precision ADCs | |
| JP2815601B2 (ja) | 基準電圧発生回路 | |
| JP2003185684A (ja) | 電圧読取り装置 | |
| JP2812008B2 (ja) | 検査系列生成装置 | |
| SU964981A1 (ru) | Способ аналого-цифрового преобразовани и устройство дл его осуществлени | |
| JPH07115348A (ja) | 多入力比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |