JPH0743622B2 - メモリバックアップシステム - Google Patents

メモリバックアップシステム

Info

Publication number
JPH0743622B2
JPH0743622B2 JP60261734A JP26173485A JPH0743622B2 JP H0743622 B2 JPH0743622 B2 JP H0743622B2 JP 60261734 A JP60261734 A JP 60261734A JP 26173485 A JP26173485 A JP 26173485A JP H0743622 B2 JPH0743622 B2 JP H0743622B2
Authority
JP
Japan
Prior art keywords
voltage
ram
capacitor
power
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60261734A
Other languages
English (en)
Other versions
JPS62118459A (ja
Inventor
和彦 石川
和己 藤井
眞充 岸本
満代 朝野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60261734A priority Critical patent/JPH0743622B2/ja
Publication of JPS62118459A publication Critical patent/JPS62118459A/ja
Publication of JPH0743622B2 publication Critical patent/JPH0743622B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマイクロコンピュータ制御の炊飯器等におい
て、停電時等のメモリバックアップシステムに関するも
のである。
(従来技術とその問題点) 一般に、例えばマイクロコンピュータ制御の炊飯器にお
いては、炊飯動作中に停電が生じたり誤って電源を切っ
たりした際に、RAM(随時書き込み読み出し可能なメモ
リ)の記憶内容をコンデンサの電圧により保持し、停電
復帰等による電源投入時にRAMの記憶内容に従ってプロ
グラムを進行させ炊飯動作を引き続き行なうようになっ
ている。
ところで、停電復帰等による電源投入時にコンデンサの
残留電圧の状態によりRAMの保存状態を判定し、その判
定結果を基にRAMの記憶内容に従ってそのまま炊飯動作
を実行させるか、RAMを全て初期化し初期状態より実行
させるかを決める必要があり、本発明者においても、停
電復帰等による電源投入に伴ってコンデンサの残留電圧
をマイクロコンピュータのA/D変換機能の利用により測
定し、測定した残留電圧とRAM保持最低電圧とを比較
し、その比較結果を基にRAMの保存状態を判定して以後
の処理を行なうように構成したものを開発しているが、
このものでも下記に述べるような問題点があり、判定の
正確性において未だ充分なものと称し得ないものになっ
ていた。
そこで、本発明者が開発したメモリバックアップシステ
ムについて第1図及び第9図を基に説明する。第1図に
おいて、1はマイクロコンピュータであり、主に中央演
算処理装置(CPU)、読み出し専用メモリ(ROM)、随時
書き込み読み出し可能なメモリ(RAM)及びインターフ
ェース等により構成されている。2は交流電源、3はマ
イクロコンピュータ1の動作電圧を作り出す直流電源回
路、4は停電時等においてRAMのバックアップ電源とな
るコンデンサを含むバックアップ回路、5はキー入力
部、6はサーミスタ等のセンサー、7は炊飯ヒータ、保
温ヒータ等の加熱部、8はLED等の表示部である。
上記構成において、炊飯動作時バックアップ用コンデン
サには充電されている。今、炊飯動作中に停電がある
と、コンデンサはRAMのバックアップ用電源として働
き、コンデンサの残留電圧によりRAMに停電前に記憶さ
れている温度等のデータ内容を保持することになり、コ
ンデンサの残留電圧は時間の経過により徐々に低下して
行くことになる。
そして、停電からの復帰により電源が再投入され、マイ
クロコンピュータ1にリセットがかかると、第9図のフ
ローチャートに示すように、マイクロコンピュータ1の
A/D変換機能を利用してコンデンサの残留電圧を測定
し、次に測定電圧とRAM保持最低電圧とを比較し、その
比較結果によりRAMの記憶内容の保存状態を判定する。
測定電圧がRAM保持最低電圧より高い時には、RAMに停電
前に記憶された内容がそのまま保存されており、RAMの
記憶内容に従ってプログラムを進行させ引き続いて炊飯
動作を行なわせることになる。一方、測定電圧がRAM保
持最低電圧より低い時には、RAMの記憶内容が既に崩壊
していると判定し、RAMを全て初期化して初期状態から
実行させることになる。
ところで、上記のものでは、停電復帰等により電源が投
入された時から、マイクロコンピュータ1にリセットが
かかりA/D変換によるコンデンサの残留電圧の測定が開
始するまでにある程度の時間がかかり、この間にコンデ
ンサに電荷が溜まることになる為、電源投入時にコンデ
ンサの残留電圧がRAM保持最低電圧を下回っているにも
かかわらず、測定時にはRAM保持最低電圧以上になって
いることが考えられ、このような場合にはRAMの記憶内
容が崩壊状態にあるにもかかわらず、その内容に従って
マイクロコンピュータ1が動作してしまい、誤動作する
ことになる。
(発明の目的) 本発明はかかる点に鑑みてなされたもので、コンデンサ
の残留電圧測定値を基に電源投入時の電圧を推定し、そ
の電圧とメモリ保持最低電圧との比較によりメモリの保
存状態を判定することにより、より正確性を高め、誤動
作の解消を計ったものである。
(発明の構成) 本発明は、停電時等にマイクロコンピュータのメモリの
記憶内容をコンデンサの残留電圧により保持するメモリ
バックアップシステムにおいて、上記マイクロコンピュ
ータに、停電復帰等による電源投入に伴い所定時間後の
上記コンデンサの電圧をA/D変換により測定する電圧測
定手段と、この電圧測定手段による測定値を基に上記電
源投入時におけるコンデンサの残留電圧を推定する電圧
値補正手段とを備え、この電圧値補正手段により得た電
圧と上記メモリの既知の保持最低電圧とを比較し、その
比較結果を基にメモリの保存状態を判定して以後の処理
を行なうような構成とし、所期の目的を達成するもので
ある。
(実施例) 以下図面に示した本発明の実施例について詳細に説明す
る。
第2図は第1図の直流電源回路及びバックアップ回路等
を具体的に示した電気回路図である。第2図において、
−端子間にAC100Vを加えトランスT1により降圧し、
その交流電圧をダイオードD1〜D4で整流してコンデンサ
C1により平滑することにより交流電圧にしている。トラ
ンジスタQ1、抵抗R1及びツェナーダイオードZD1はコン
デンサC1により平滑された直流電圧よりマイクロコンピ
ュータ1の電源電圧Vccを作り、コンデンサC2により電
源電圧Vccを安定させている。又、コンデンサC3、抵抗R
2〜R4、ダイオードD5、ツェナーダイオードD2及びトラ
ンジスタQ2はリセット回路を構成するもので、電圧Vcc
が充分に立ち上がってからリセット信号を出力し、マイ
クロコンピュータ1にリセットをかけるようにしてあ
る。コンデンサC4はRAMのバックアップ電源となるもの
で、電源が投入されている時にはダイオードD6及び抵抗
R5を通して充電され、停電時等に抵抗R5を通してマイク
ロコンピュータ1のV端子に電圧を加えRAMの記憶内
容を保持するものである。
ところで、停電復帰等により電源が再投入された時に、
マイクロコンピュータのA/D変換機能を利用してコンデ
ンサC4の残留電圧を測定し、その値とRAM保持電圧とを
比較するようにした場合には、先に述べたように電源投
入からマイクロコンピュータ1のA/D変換が始まるまで
に、コンデンサC4にある程度の電荷が溜まり、誤判定の
原因となる。例えば、第3図に示すように電源投入時コ
ンデンサC4の残留電圧がRAM保持最低電圧を下回わって
いる状態で、その後コンデンサC4の電圧がイの勾配で上
昇した場合には問題ないが、ロの勾配で上昇した場合に
はA/D変換により測定が完了した時点(ta時間経過時
点)でRAM保持最低電圧を上回わっている場合にはRAMの
内容が崩壊しているにもかかわらず、RAMの保存状態を
「適正」と判定して、崩壊したRAMの内容に従って実行
する為、誤動作が発生することになる。
そこで、電源投入からマイクロコンピュータのA/D変換
完了までの時間taを基にコンデンサC4の容量及び充電回
路定数により電源投入時の電圧を求め、この電圧とA/D
変換直後のコンデンサC4の電圧との関係(例、第4図参
照)を予めマイクロコンピュータに記憶させておき、A/
D変換により測定した値を基に上記関係から電源投入時
におけるコンデンサC4の残留電圧を推定し、その電圧値
とRAM保持最低電圧とを比較しRAMの保存状態を判定する
ことにより、本発明実施例においては判定の正確性を高
めている。尚、上記時間taは電源回路、リセット回路、
マイクロコンピュータ内部のリセット回路、及びリセッ
ト解除からA/D変換完了までの演算時間によって決まる
ものである。
以下第5図のフローチャートに従い本発明実施例の制御
動作について説明する。停電復帰等により電源が再投入
され、マイクロコンピュータ1がA/D変換によりコンデ
ンサC4の残留電圧を測定し、次にその測定値から第4図
示の変換表に基づいて電源投入時におけるコンデンサC4
の残留電圧を推定し、RAM保持最低電圧と比較する。そ
して、その結果、推定値がRAM保持最低電圧を下回わっ
ている時にはRAMの記憶内容が既に崩壊していると判定
し、RAMを全て初期化して初期状態から実行させること
により、誤動作を防止する。一方、RAM保持最低電圧を
上回っている時には、RAMの記憶内容は仕様書上保障さ
れており、RAMの記憶内容に従ってプログラムを進行さ
せ引き続いて炊飯動作を行なわせてもよいが、この実施
例ではさらにRAMの保存状態を確認するようになってい
る。
即ち、炊飯動作中に停電等があった時に、第6図に示す
ような暗号書き込み処理によりRAMの通常動作中使用し
ない領域に第8図に示すような暗号を書き込んでおく。
そして、上述のように停電復帰等により電源が再投入さ
れ、電源投入時のコンデンサの残留電圧がRAM保持最低
電圧を上回わっていると判定した時に、暗号照合処理に
より再度確認する。暗号照合処理は第7図に示すフロー
チャートのように行ない、停電時に書き込んである暗号
と全て合致している時にRAMの記憶内容に従いプログラ
ムを進行させ引き続いて炊飯動作を行なわせるようにし
ている。一方、暗号照合処理により暗号が1個所でも違
っている時にはRAMを全て初期化するようになってい
る。
尚、図中X及びYはRAMの各ワードを指定するためのレ
ジスタ、Accはデータを一時格納するレジスタ、(M)
はX、Yによって指定されるRAMを示す。
上記実施例では、第8図に示す32ワードの暗号を用いて
いるが、暗号の数量は可能な範囲で多く取ることが望ま
しく、判定の正確性をより高めることになる。
(発明の効果) 本発明のメモリバックアップシステムは上記のような構
成により、停電復帰時による電源投入に伴い所定時間後
のコンデンサの電圧を測定し、その測定電圧値を基に上
記電源投入時における残留電圧を推定して、その電圧と
メモリの既知の保持最低電圧との比較によりメモリの保
存状態を判定しているので、マイクロコンピュータとは
別にコンデンサの残留電圧とメモリの既知の保持最低電
圧との比較を行う比較回路を設ける必要がなく、電源投
入後マイクロコンピュータの動作が開始するまでの間
(コンデンサの電圧を測定するまでの間)にコンデンサ
に充電された電圧の影響を受けることなく、電源投入時
のメモリの保存状態を判定することができ、メモリの保
存状態の判定の正確性を高め、誤動作を確実に防止する
ことができる。
【図面の簡単な説明】
第1図は本発明の実施例における炊飯器の制御系を示す
ブロック図、第2図は同上主要部の電気回路図、第3図
は同上コンデンサ電圧の変化を示す図、第4図は同上測
定電圧値と推定電圧値との関係を示す図、第5図は同上
RAMの保存状態判定フローチャート、第6図は同上暗号
書き込み処理フローチャート、第7図は同上暗号照合処
理フローチャート、第8図は同上RAMに書き込んだ暗号
を示す図、第9図は本発明者が以前に開発したものにお
けるRAMの保存状態判定フローチャートである。 1:マイクロコンピュータ、C4:コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸本 眞充 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内 (72)発明者 朝野 満代 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内 (56)参考文献 特開 昭55−99622(JP,A) 特開 昭54−60543(JP,A) 特開 昭59−5325(JP,A) 特開 昭55−157199(JP,A) 特開 昭54−107226(JP,A) 実開 昭57−185032(JP,U) 実開 昭56−172133(JP,U) 実開 昭59−192740(JP,U)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】停電時等にマイクロコンピュータのメモリ
    の記憶内容をコンデンサの残留電圧により保持するもの
    において、 上記マイクロコンピュータに、 停電復帰等による電源投入に伴い所定時間後の上記コン
    デンサの電圧をA/D変換により測定する電圧測定手段
    と、 この電圧測定手段による測定値を基に上記電源投入時に
    おけるコンデンサの残留電圧を推定する電圧値補正手段
    とを備え、 この電圧値補正手段により得た電圧と上記メモリの既知
    の保持最低電圧とを比較し、その比較結果を基にメモリ
    の保存状態を判定して以後の処理を行うよう構成したこ
    とを特徴とするメモリバックアップシステム。
JP60261734A 1985-11-19 1985-11-19 メモリバックアップシステム Expired - Fee Related JPH0743622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60261734A JPH0743622B2 (ja) 1985-11-19 1985-11-19 メモリバックアップシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60261734A JPH0743622B2 (ja) 1985-11-19 1985-11-19 メモリバックアップシステム

Publications (2)

Publication Number Publication Date
JPS62118459A JPS62118459A (ja) 1987-05-29
JPH0743622B2 true JPH0743622B2 (ja) 1995-05-15

Family

ID=17365968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60261734A Expired - Fee Related JPH0743622B2 (ja) 1985-11-19 1985-11-19 メモリバックアップシステム

Country Status (1)

Country Link
JP (1) JPH0743622B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143619A (ja) * 1986-12-05 1988-06-15 Matsushita Electric Ind Co Ltd ホツトスタ−トとコ−ルドスタ−トの自動判別装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185032U (ja) * 1981-05-15 1982-11-24
JPS595325A (ja) * 1982-07-01 1984-01-12 Sanyo Electric Co Ltd メモリ保持電圧検出回路

Also Published As

Publication number Publication date
JPS62118459A (ja) 1987-05-29

Similar Documents

Publication Publication Date Title
US5542042A (en) Method and apparatus for monitoring volatile memory validity
JPS5911998B2 (ja) デ−タチエツク方式
CN110825067A (zh) 一种异常断电检测方法及装置
JPH0743622B2 (ja) メモリバックアップシステム
JPS62109148A (ja) メモリバツクアツプシステム
CN223744366U (zh) 一种过温保护电路
JPS62118460A (ja) メモリバツクアツプシステム
JPS62123538A (ja) メモリバツクアツプシステム
JPH02149225A (ja) 電気湯沸し器
JP4288876B2 (ja) メモリのバックアップ用電池の異常検出装置及びその異常検出方法
JPS62222318A (ja) 情報処理装置
JPS5840203B2 (ja) 電子機器の電源制御回路
JP2766570B2 (ja) 加熱装置
JPS5917040Y2 (ja) Romチエツカ−
JPS6111551A (ja) 深夜電力温水器
JPH03267987A (ja) 定着装置
JPS6216727A (ja) ジャ−炊飯器
JPH0239751B2 (ja)
JPS60199412A (ja) 炊飯器
JPS62138943A (ja) メモリ装置
JPS60134138A (ja) 給湯装置
JP2003216281A (ja) 制御装置
CN118596713A (zh) 热敏打印设备及其控制方法和控制装置
JPS62159167A (ja) 複写機の加熱定着装置における待ち時間算出方法
JPS5858821A (ja) 電源電圧異常検出回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees