JPH0743940B2 - 非線形発振を用いる情報の記憶方法及び装置 - Google Patents

非線形発振を用いる情報の記憶方法及び装置

Info

Publication number
JPH0743940B2
JPH0743940B2 JP3226943A JP22694391A JPH0743940B2 JP H0743940 B2 JPH0743940 B2 JP H0743940B2 JP 3226943 A JP3226943 A JP 3226943A JP 22694391 A JP22694391 A JP 22694391A JP H0743940 B2 JPH0743940 B2 JP H0743940B2
Authority
JP
Japan
Prior art keywords
signal
information
oscillation
delay
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3226943A
Other languages
English (en)
Other versions
JPH0562483A (ja
Inventor
田人 会田
ピーター・デイビス
Original Assignee
株式会社エイ・ティ・アール光電波通信研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エイ・ティ・アール光電波通信研究所 filed Critical 株式会社エイ・ティ・アール光電波通信研究所
Priority to JP3226943A priority Critical patent/JPH0743940B2/ja
Publication of JPH0562483A publication Critical patent/JPH0562483A/ja
Publication of JPH0743940B2 publication Critical patent/JPH0743940B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Communication System (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、倍周期分岐の非線形発
振を用いる情報の記憶方法及び装置に関する。
【０００２】
【従来の技術】非線形能動素子を備えて非線形発振を行
なう遅延帰還型発振器を用いて情報を記憶する従来例の
記憶装置が、例えば特開平２−１１５８２０号公報及び
特願平２−２５９５３８号の特許出願において提案され
ており、図５は上記特許出願において本発明者によって
提案された非線形発振を用いる記憶装置のブロック図で
ある。
【０００３】図５に示すように、非線形発振を用いる記
憶装置は、光源１と、フィードバック変調器１０と、光
路３と、スイッチ制御部２０と、出力プロセッサ４０
と、バイアスパラメータ変調回路５０と、ゲートタイミ
ング回路６０とから構成されている。ここで、光源１と
フィードバック変調器１０と光路３は、遅延帰還型発振
器２を構成している。
【０００４】光源１からの光ビームはフィードバック変
調器１０の電気光学変調器７に入射する。電気光学変調
器７は、可変直流電圧発生器６から入力される直流電圧
に応じて光ビームを変調し、出力光ビームＳ２１をミラ
ー３１，３２を含む光路３に出力する。ミラー３２は出
力光ビームＳ２１を、ミラー１６によって反射されて光
検出器１７に出力される光ビームＳ７と、光検出器４に
出力されるフィードバックビームＳ２２に分光する。フ
ィードバックビームＳ２２は、光検出器４によって検出
され、直流信号Ｓ３２に変換されて、スイッチ制御部２
０から出力される制御信号Ｓ１０に応じて利得が変化さ
れる直流増幅器５を介して、信号Ｓ３１として可変直流
電圧発生器６に入力される。可変直流電圧発生器６は、
スイッチ制御部２０から出力されるシード信号Ｓ９に基
づいてそのバイアス電圧が変化されるように構成され、
シード信号Ｓ９に応じたバイアス電圧Ｓ３０を電気光学
変調器７に出力する。
【０００５】スイッチ制御部２０は入力信号Ｓ１に基づ
いて制御信号Ｓ１０とシード信号Ｓ９を発生し、フィー
ドバック変調器１０に出力する。当該入力信号Ｓ１は正
の奇数ｎビットの２進ディジタル信号を含む。スイッチ
制御部２０は、バイアスパラメータ変調器２１と、シー
ド発生器２２と、シードパラメータコーダ２３と、内部
クロック発生器２４とから構成されている。ここで、シ
ードパラメータコーダ２３は、２進ディジタル信号をシ
ードパラメータ変調コード信号Ｓ１３に変換してシード
発生器２２に出力する。内部クロック発生器２４は、ビ
ット数を示す信号入力Ｓ２と書込信号Ｓ３に応答して、
タイミング信号Ｓ１１，Ｓ１２を発生してそれぞれバイ
アスパラメータ変調器２１とシード発生器２２とゲート
回路４２に出力する。タイミング信号Ｓ１１は開始時刻
ｔｓから始まる長さδの時間間隔を示し、タイミング信
号Ｓ１２は開始時刻ｔｓから始まる長さＴ1／２の時間
間隔を示す。シード発生器２２は、タイミング信号Ｓ１
１，Ｓ１２によって決定されるタイミングに基づいて、
コード信号Ｓ１３からシード信号Ｓ９を発生して、シー
ド振幅とオフセットの基準の組を生成する。バイアスパ
ラメータ変調器２１は、タイミング信号Ｓ１２によって
決定されるタイミングに基づいてバイアス信号Ｓ１０を
変化させ、バイアス値の基準組を生成する。
【０００６】出力プロセッサ４０は、光検出器１７の検
出信号Ｓ８を受けて、当該検出信号Ｓ８をディジタル信
号に変換するものであり、復号化回路４１とゲート回路
４２とインターフェイス回路４３とを含む。光検出器１
７の検出信号Ｓ８は復号化回路４１に入力され、復号化
回路４１はその検出信号Ｓ８を復号化して周期ディジタ
ル信号シーケンスＳ１４をゲート回路４２に出力する。
ゲート回路４２は、内部クロック発生器２４から入力さ
れるタイミング信号Ｓ１２と入力読出信号Ｓ５を用い
て、上記周期ディジタル信号シーケンスＳ１４をゲート
し、ゲート後の２進ワード信号Ｓ１５をインターフェイ
ス４３に出力する。インターフェイス４３には、システ
ムクロック信号Ｓ４が入力されていて、インターフェイ
ス４３は当該システムクロック信号Ｓ４に基づいて２進
ワード信号Ｓ１５から２進ワード信号Ｓ６を出力する。
【０００７】さらに、遅延帰還型発振器２の発振信号の
位相を外部基準クロック信号に同期させて、当該記憶装
置に記憶されている情報を外部基準クロック信号に同期
して読み出すため、システムクロック信号Ｓ４と同一の
周波数でバイアスパラメータを変調する変調回路５０
と、システムクロック信号Ｓ４でゲート回路４２のゲー
トタイミングをとるゲートタイミング回路６０とを備え
る。
【０００８】以上のように構成された従来例の記憶装置
の基本的動作について以下に説明する。遅延帰還型発振
器２は、その動作が遅延微分方程式で表され、遅延帰還
利得が所定のしきい値以上になると発振を開始する。こ
こで、帰還の遅延時間をＴｒとすると、当該発振器２
は、周期Ｔ1＝２Ｔｒの基本波と、周期Ｔn＝Ｔ1／ｎ
（ｎは正の奇数である。）のｎ次高調波の発振信号を発
振することができる。さらに、分岐次数を正の整数ｍと
すると、遅延帰還利得の増加に伴って、発振信号の波形
は山と谷のレベルがそれぞれ２(m-1)個に分裂し、その
山と谷のレベルの変調周期が２(m-1)Ｔ1であるような発
振状態に次々と移行する、いわゆる「倍周期分岐」とい
う現象が起きる。この「倍周期分岐」の各発振状態に対
して、上記高調波次数ｎと分岐次数ｍによって示される
ラベル（ｎ，ｍ）を付し、以下、ｎ次高調波のｍ次分岐
の発振を（ｎ，ｍ）発振という。（ｎ，ｍ）発振におい
て、レベルの異なる山又は谷の並び方の違いによって、
位相が特定できる場合は、２n(m-1)個の発振状態が存在
する。
【０００９】上記スイッチ制御部２０は入力信号Ｓ１の
情報に基づいて、（ｎ，ｍ）発振の２n(m-1)個の状態の
うちの１つを選択的に励起する。すなわち、入力信号Ｓ
１の情報を正の奇数ｎ個のディジタル信号列で表し、こ
れを（ｎ，ｍ）発振の発振信号の波形の山又は谷のレベ
ルに対して時系列化して当該記憶装置に記憶させる。さ
らに、出力プロセッサ４０は、遅延帰還型発振器２の発
振光信号から分岐して取り出した検出信号Ｓ８を、復号
化回路４１によって周期２(m-1)Ｔ1を有するディジタル
信号列Ｓ１４に復号化した後、読出信号Ｓ５でゲート
し、これによって、システムクロック信号Ｓ４に同期し
た２進ワード信号Ｓ６を得ることができる。
【００１０】
【発明が解決しようとする課題】以上のように構成され
た従来例の記憶装置において、例えば（ｎ，ｍ＝２）発
振の場合は、周期Ｔ1／ｎのｎ次高調波の山と谷のレベ
ルがそれぞれ２つに分離して、その変調周期が２Ｔ
1（＝４Ｔｒ）である発振波形に情報が記憶される。こ
のとき、発振波形の山又は谷のレベルの高低の時系列
は、当該記憶装置に記憶されている２値情報の時系列を
表している。すなわち、書込信号であるシード信号Ｓ９
は遅延時間Ｔｒの長さの山と谷のレベルでｎビットの２
値情報を表しており、（ｎ，ｍ＝０）発振の状態から
（ｎ，ｍ＝２）の発振の状態に移行させて情報の書き込
みを行うためには、書込信号として負のレベルを含む両
極性の４値信号を用いる必要がある。従って、情報の書
き込みを行うためには、バイアスパラメータ（μ）Ｓ１
０を、発振していない状態である（ｎ，ｍ＝０）発振の
ときの値から（ｎ，ｍ＝２）発振のときの値に変化させ
るとともに、シード信号Ｓ９を入力して所望の（ｎ，ｍ
＝２）発振を選択的に励起させる。図６は、（ｎ＝２
１，ｍ＝２）発振のときにｎ＝２１ビットの２値情報を
当該記憶装置に書き込んだときの発振信号を示してい
る。なお、（ｎ，ｍ＝１）発振の状態から（ｎ，ｍ＝
２）の発振の状態に移行させて情報の書き込みを行うた
めには、書込信号として、両極性の２値信号が用いられ
る。
【００１１】上述のように、発振していない初期状態か
ら情報を書き込むときの書込信号は遅延時間Ｔｒの長さ
の４値信号であるため、読出信号と書込信号の直接的対
応がとりにくく、例えば入力される２値情報から４値の
書込信号を作るためには、特別な符号化回路を必要とす
る。例えば、１つの記憶装置の読出信号を他の記憶装置
の書込信号に使う場合に、上記特別な符号化回路を必要
とし、回路構成が複雑になるという問題点があった。
【００１２】また、上記書込信号は負のレベルをもつ両
極性の信号であるため、書込信号として光信号を用いる
ことができない。さらに、所定のモードの発振を得るた
めに、上述のように、バイアスパラメータ（μ）を複雑
に制御する必要があるという問題点があった。
【００１３】本発明の目的は以上の課題を解決し、書込
信号として単極性の信号を用いることができるととも
に、バイアスパラメータ（μ）を制御する必要がなく、
従来例に比較して構成が簡単である、倍周期分岐の非線
形発振を用いる記憶装置に情報を書き込む方法、上記記
憶装置に書き込まれた情報を消去する方法、及び非線形
発振を用いる記憶装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明に係る請求項１記
載の非線形発振を用いる記憶装置のための情報の書込方
法は、非線形能動素子を備え所定の遅延時間を有する遅
延帰還型発振器において高調波２次分岐の非線形発振を
生じさせ、所定の情報を有し上記遅延時間の２倍の時間
長の単極性の２値信号を上記遅延帰還型発振器に印加す
ることによって、上記情報を有する第１の発振信号と上
記第１の発振信号に続く上記情報と反転する反転情報を
有する第２の発振信号を上記遅延帰還型発振器において
発生させて、上記情報を上記遅延帰還型発振器を含む記
憶装置に書き込むことを特徴とする。
【００１５】また、本発明に係る請求項２記載の非線形
発振を用いる記憶装置のための情報の消去方法は、上記
情報が書き込まれた請求項１記載の上記記憶装置の上記
遅延帰還型発振器に、上記情報と同一の情報を有し上記
遅延時間の２倍の時間長の単極性の２値信号を、上記第
２の発振信号と同期させて上記遅延帰還型発振器に印加
することによって、上記記憶装置から上記情報を消去す
ることを特徴とする。
【００１６】さらに、本発明に係る請求項３記載の非線
形発振を用いる記憶装置のための情報の消去方法は、上
記情報が書き込まれた上記記憶装置の上記遅延帰還型発
振器において発生する上記第１の発振信号と上記第２の
発振信号のうち、上記遅延時間の２倍の時間長だけ開く
ゲート手段を用いて上記第１の発振信号を取り出し、上
記取り出された上記第１の発振信号を２値化して単極性
の２値信号に変換し、上記変換された２値信号を上記遅
延時間の２倍の時間長だけ遅延させた後、上記遅延帰還
型発振器に印加することによって、上記記憶装置から上
記情報を消去することを特徴とする。
【００１７】またさらに、本発明に係る請求項４記載の
非線形発振を用いる情報の記憶装置は、非線形能動素子
を備え所定の遅延時間を有し高調波２次分岐の非線形発
振が生じる遅延帰還型発振器と、所定の情報を有し上記
遅延時間の２倍の時間長の単極性の２値書込信号を上記
遅延帰還型発振器に印加するための第１の結合手段と、
上記２値書込信号が上記遅延帰還型発振器に印加された
とき、上記遅延帰還型発振器において発生する上記情報
を有する第１の発振信号と上記第１の発振信号に続く上
記情報と反転する反転情報を有する第２の発振信号を取
り出すための第２の結合手段と、上記第２の結合手段に
よって取り出された上記第１の発振信号と上記第２の発
振信号を２値化して２値信号に変換して読出信号として
出力する２値化手段と、上記２値化手段から出力される
上記第１の発振信号に対応する２値信号と上記第２の発
振信号に対応する２値信号のうち、上記第１の発振信号
に対応する２値信号を取り出し、かつ上記遅延時間の２
倍の時間長だけ遅延させて、上記第１の発振信号に対応
する２値信号を消去信号として出力する処理手段と、上
記処理手段から出力される２値信号を上記遅延帰還型発
振器に印加するための第３の結合手段とを備えたことを
特徴とする。
【００１８】
【作用】以上のように構成された非線形発振を用いる情
報の記憶装置において、情報の書き込み時には、上記第
１の結合手段を用いて、所定の情報を有し上記遅延時間
の２倍の時間長の単極性の２値書込信号を上記遅延帰還
型発振器に印加し、このとき、上記遅延帰還型発振器に
おいて上記情報を有する第１の発振信号と上記第１の発
振信号に続く上記情報と反転する反転情報を有する第２
の発振信号が発生する。これによって、上記情報が上記
記憶装置に書き込まれる。
【００１９】次いで、情報の読み出し時には、上記遅延
帰還型発振器において発生した、上記情報を有する第１
の発振信号と上記第１の発振信号に続く上記情報と反転
する反転情報を有する第２の発振信号を、第２の結合手
段を用いて取り出した後、上記２値化手段を用いて、上
記第２の結合手段によって取り出された上記第１の発振
信号と上記第２の発振信号を２値化して２値信号に変換
して読出信号として出力する。これによって、上記記憶
装置に書き込まれた情報が読み出される。
【００２０】さらに、情報の消去時には、上記処理手段
を用いて、上記２値化手段から出力される上記第１の発
振信号に対応する２値信号と上記第２の発振信号に対応
する２値信号のうち、上記第１の発振信号に対応する２
値信号を取り出し、かつ上記遅延時間の２倍の時間長だ
け遅延させて、上記第１の発振信号に対応する２値信号
を消去信号として出力し、さらに、上記第３の結合手段
を用いて、上記処理手段から出力される２値信号を上記
遅延帰還型発振器に印加する。これによって、上記記憶
装置に書き込まれた情報が消去される。
【００２１】以上のように構成された非線形発振を用い
る記憶装置においては、高調波２次分岐の非線形発振、
すなわち（ｎ，ｍ＝２）発振で発振モードが固定されて
いるので、従来例のバイアスパラメータ（μ）を制御す
る必要がなく、これによって、バイアスパラメータを制
御する回路を備える必要がないので、従来例に比較して
当該記憶装置の構成が簡単である。また、書込信号、読
出信号及び消去信号として単極性の２値信号を用いるこ
とができるので、当該記憶装置を光回路で構成してこれ
らの信号を光信号で動作させることが可能となる。
【００２２】
【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。以下の各実施例の非線形発振を用いる
記憶装置は、（ｎ，ｍ＝２）発振の状態になるように上
記バイアスパラメータ（μ）が一定の値に制御され、書
込信号及び読出信号として単極性の２値ＲＺ（Ｒｅｔｕ
ｒｎ ｔｏ Ｚｅｒｏ）パルス信号を用いたことを特徴
としている。
【００２３】＜第１の実施例＞図２は、本発明に係る第
１の実施例である遅延帰還型発振器２００を用いる記憶
装置のブロック図である。
【００２４】図２に示すように、非線形発振を用いる遅
延帰還型発振器２００は、入力用光結合器２０１と、光
検出器２０２と、増幅器２０３と、出力用分岐器２０４
と、同期信号入力用結合器２０５と、増幅器２０６と、
非線形電光変換能動素子２１０と、光ファイバケーブル
２０７，２０８とから構成され、非線形電光変換能動素
子２１０は、レーザダイオード２１１と光変調器２１２
とを備える。
【００２５】入力用光結合器２０１は、当該発振器２０
０で発振する発振光信号と、レーザダイオード２３１で
発生される書込光信号又は消去光信号とを所定の合成割
合で合成した後、光ファイバケーブル２０８を介して光
検波器２０２に出力する。光検波器２０２は、例えばフ
ォトダイオードを含み、入力される光信号を電気信号に
光電変換して、増幅器２０３を介して出力用分岐器２０
４に出力する。出力用分岐器２０４は、入力される電気
信号を所定の分岐割合で分岐し、しきい値処理器２３２
及び同期信号入力用結合器２０５に出力する。微小なレ
ベルを有しかつ当該発振器２００の発振周波数とほぼ同
一の周波数を有する正弦波の同期信号が同期信号発生器
２２０で発生されて、外部基準信号として結合器２０５
に入力され、結合器２０５は同期信号と分岐器２０４か
ら出力される電気信号とを所定の合成割合で合成して、
増幅器２０６を介して光変調器２１２に出力する。光変
調器２１２は、レーザダイオード２１１で発生された所
定の波長を有する光信号を、増幅器２０６から入力され
る電気信号のバイアス電圧で強度変調して、変調された
光信号を所定長の光ファイバケーブル２０７を介して光
結合器２０１に出力する。
【００２６】以上のように構成された遅延帰還型発振器
２００においては、上記（ｎ，ｍ＝２）発振を行なうよ
うに、増幅器２０３，２０６の増幅度が調整され、当該
発振器２００内の発振ループにおける遅延時間Ｔｒが、
光ファイバケーブル２０７の長さを変化させることによ
り所定の値に設定される。
【００２７】当該記憶装置はさらに、入力用結合器２３
０と、レーザダイオード２３１と、しきい値処理器２３
２と、出力用分岐器２３３と、遅延回路２３４と、ゲー
ト回路２３５とを備える。結合器２３０は、書込信号と
ゲート回路２３５から入力される消去信号とを所定の合
成割合で合成した後、合成された電気信号をレーザダイ
オード２３１に出力する。レーザダイオード２３１は、
所定の波長の光信号を発生し、発生した光信号を入力さ
れる電気信号のバイアス電圧で強度変調して結合器２０
１に出力する。しきい値処理器２３２は、入力される電
気信号に対して所定のしきい値を用いる２値化処理を行
って２値電気信号に変換して出力用分岐器２３３に出力
する。分岐器２３３は入力された２値電気信号を所定の
分岐割合で分岐して読出信号として外部回路に出力する
とともに、遅延回路２３４に出力する。遅延回路２３４
は、入力される２値電気信号を２Ｔｒの遅延時間だけ遅
延させた後、ゲート回路２３５を介して消去信号として
結合器２３０に出力する。ここで、当該記憶装置の消去
動作時に、ゲート回路２３５に、時間長２ＴｒのＨレベ
ルの消去パルス信号が入力されるとき、ゲート回路２３
５がオンとなり、遅延回路２３４から出力される２値電
気信号が消去信号として結合器２３０に入力される。
【００２８】以上のように構成された第１の実施例の非
線形発振を用いる記憶装置の動作について、ｎ＝２１ビ
ットの情報の書き込み動作と消去動作をそれぞれ示す図
３及び図４のタイミングチャートを参照して説明する。
なお、上記書込信号、読出信号及び消去信号として、単
極性の２値パルス信号を用いる。
【００２９】図３は、図２の記憶装置におけるデータの
書き込み動作及び読み出し動作を示す、書込信号と発振
信号と読出信号のタイミングチャートである。情報の書
き込み前には、図３の左側に示すように、記憶情報がす
べて０の発振状態である初期状態に設定される。なお、
この初期状態は、詳細後述する消去方法によって得るこ
とができる。
【００３０】情報の書き込み時には、図３の右側に示す
ように、２Ｔｒの時間長を有するｎ＝２１ビットの２値
ＲＺパルス信号を書込信号として、初期状態の（ｎ，ｍ
＝２）発振の発振信号の波形の低い山に重なるように、
すなわち従来例と同様の方法を用いて初期状態の発振信
号に同期して、結合器２３０及びレーザダイオード２３
１を介して当該発振器２００に入力して、発振信号の波
形を所望の情報を有する発振信号の波形に変化させ、こ
れによって、２１ビットの情報を当該記憶装置に記憶す
る。情報の読み出しは、発振信号を分岐器２０４によっ
て分岐して取り出した後、しきい値処理器２３２で２値
化することによって２値ＲＺパルス信号の読出信号を得
る。この読出信号は、記憶されたｎ＝２１ビットの情報
を含む時間長２Ｔｒのｎ＝２１ビットの２値ＲＺパルス
信号と、記憶されたｎ＝２１ビットの反転情報を含む時
間長２Ｔｒの反転ｎ＝２１ビットの２値ＲＺパルス信号
とからなる、周期４Ｔｒで繰り返す２値ＲＺパルス信号
である。
【００３１】図４は、図２の記憶装置におけるデータの
消去動作及び読み出し動作を示す、消去信号と発振信号
と読出信号のタイミングチャートである。上述のよう
に、（ｎ，ｍ＝２）発振の発振信号の波形に記憶された
情報は、２Ｔｒの時間長のｎビットに、２Ｔｒの時間長
の反転したｎビットが続く周期４Ｔｒの２値ＲＺパルス
信号であり、発振信号の波形の山のレベルの時系列は、
上記２値ＲＺパルス信号に対応している。従って、上記
書込信号を２Ｔｒだけ位相をずらして、すなわち上記反
転した２値ＲＺパルス信号に同期させて当該記憶装置に
印加すると、記憶されている情報を打ち消して発振信号
の波形を元の初期状態に戻すことができる。これは、記
憶情報の消去に相当する。本実施例では、図２に示すよ
うに、読出信号を遅延回路２３４で時間２Ｔｒだけ遅延
した後、上記反転した２値ＲＺパルス信号に同期した時
間長２Ｔｒの消去パルス信号をゲート回路２３５に入力
させて上記２Ｔｒの時間長を有する非反転のｎビットの
読出信号を取り出して元の発振信号の波形に印加するよ
うに構成されている。これによって、当該記憶装置に書
き込まれた情報を容易に消去することができる。
【００３２】本実施例の記憶装置においては、分岐器２
３３から出力される読出信号を遅延回路２３４を用いて
遅延させた後、ゲート回路２３５を用いて時間長２Ｔｒ
でゲートして上記２Ｔｒの時間長を有する非反転のｎビ
ットの読出信号を取り出して消去信号として用いている
が、本発明はこれに限らず、上記２Ｔｒの時間長を有す
る非反転のｎビットの読出信号と同一の信号を外部回路
で発生させて上記書込信号と同様の方法で上記遅延帰還
型発振器２００に印加することによって情報の消去を行
なうようにしてもよい。また、出力用分岐器２０４以降
のしきい値処理器２３２と、遅延回路２３４と、ゲート
回路２３５は、消去信号を発生させるためには、それら
の設置順序は限定されない。ただし、遅延回路２３４の
前にゲート回路２３５を設けるときは、ゲート回路２３
５に上記非反転２値ＲＺパルス信号に同期した時間長２
Ｔｒの消去パルス信号を印加する必要がある。なお、読
出信号を発生するためには、しきい値処理器２３２を分
岐器２０４と分岐器２３３の間に挿入する必要がある。
【００３３】本実施例では、微小なレベルを有しかつ当
該発振器２００の発振周波数とほぼ同一の周波数を有す
る正弦波の同期信号を非線形発振信号に印加しているの
で、非線形発振信号を当該同期信号に注入同期させるこ
とができる。従って、当該記憶装置のすべての動作を、
当該同期信号に同期させて行なうことができる。
【００３４】以上のように構成された非線形発振を用い
る記憶装置においては、１つの発振状態に設定するの
で、バイアスパラメータ（μ）を制御する必要がなく、
これによって、バイアスパラメータを制御する回路を備
える必要がないので、従来例に比較して当該記憶装置の
構成が簡単であるという利点がある。
【００３５】＜第２の実施例＞図１は、本発明に係る第
２の実施例である遅延帰還型光発振器１００を用いる記
憶装置のブロック図である。
【００３６】図１に示すように、非線形発振を用いる遅
延帰還型光発振器１００は、入力用光結合器１０１と、
出力用光分岐器１０２と、非線形光能動素子１０３と、
同期光信号入力用結合器１０４とを備え、各素子１０１
乃至１０４は光ファイバケーブルを介して接続されてい
る。非線形光能動素子１０３は、例えば非線形の入出力
増幅特性を有する光増幅器である。
【００３７】入力用光結合器１０１は、当該発振器１０
０で非線形発振する発振光信号と、入力用光結合器１１
０から出力される書込光信号又は消去光信号とを所定の
合成割合で合成した後、出力用光分岐器１０２に出力す
る。出力用光分岐器１０２は、入力される光信号を所定
の分岐割合で分岐し、光しきい値処理器１１１及び非線
形光能動素子１０３に出力する。非線形光能動素子１０
３は、入力される光信号を非線形の入出力増幅特性を用
いて増幅して、光信号を同期光信号入力用結合器１０４
に出力する。微小なレベルを有しかつ当該発振器１００
の発振波長とほぼ同一の波長を有する同期光信号が外部
基準光信号として同期光信号入力用光結合器１０４に入
力され、光結合器１０４は同期光信号と非線形光能動素
子１０３から出力される光信号とを所定の合成割合で合
成して、光結合器１０１に出力する。
【００３８】以上のように構成された遅延帰還型光発振
器１００においては、上記（ｎ，ｍ＝２）発振を行なう
ように、非線形光能動素子１０３の増幅度が調整され、
当該発振器１００内の発振ループにおける遅延時間Ｔｒ
が、当該発振器１００内の光ファイバケーブルの長さを
変化させることにより所定の値に設定される。
【００３９】当該記憶装置はさらに、入力用結合器１１
０と、光しきい値処理器１１１と、出力用光分岐器１１
２と、光遅延回路１１３と、光ゲート回路１１４とを備
える。ここで、光分岐器１１２と光遅延回路１１３と光
ゲート回路１１４と光結合器１１０は、光ファイバケー
ブルを介して接続される。
【００４０】光結合器１１０は、書込光信号と光ゲート
回路１１４から入力される消去光信号とを所定の合成割
合で合成した後、合成された光信号を光結合器１０１に
出力する。光しきい値処理器１１１は、入力される光信
号に対して所定のしきい値を用いる２値化処理を行って
２値光信号に変換して出力用光分岐器１１２に出力す
る。光分岐器１１２は入力された２値光信号を所定の分
岐割合で分岐して読出光信号として外部回路に出力する
とともに、光遅延回路１１３に出力する。光遅延回路１
１３は、入力される２値光信号を２Ｔｒの遅延時間だけ
遅延させた後、光ゲート回路１１４を介して消去光信号
として光結合器１１０に出力する。ここで、当該記憶装
置の消去動作時に、光ゲート回路１１４に、時間長２Ｔ
ｒのＨレベルの消去パルス信号が入力されるとき、光ゲ
ート回路１１４がオンとなり、光遅延回路１１３から出
力される２値光信号が消去光信号として光結合器１１０
に入力される。
【００４１】以上のように構成された第２の実施例の非
線形発振を用いる記憶装置は、書込信号、読出信号、消
去信号及び同期信号として、光信号を用いることを除い
て、第１の実施例と同様に動作し、第１の実施例と同様
の特有の効果を有する。
【００４２】
【発明の効果】以上詳述したように本発明によれば、非
線形能動素子を備え所定の遅延時間を有する遅延帰還型
発振器において高調波２次分岐の非線形発振を生じさ
せ、所定の情報を有し上記遅延時間の２倍の時間長の単
極性の２値信号を上記遅延帰還型発振器に印加すること
によって、上記情報を有する第１の発振信号と上記第１
の発振信号に続く上記情報と反転する反転情報を有する
第２の発振信号を上記遅延帰還型発振器において発生さ
せて、上記情報を上記遅延帰還型発振器を含む記憶装置
に書き込む。また、上記情報が書き込まれた請求項１記
載の上記記憶装置の上記遅延帰還型発振器に、上記情報
と同一の情報を有し上記遅延時間の２倍の時間長の単極
性の２値信号を、上記第２の発振信号と同期させて上記
遅延帰還型発振器に印加することによって、上記記憶装
置から上記情報を消去する。
【００４３】従って、高調波２次分岐の非線形発振で発
振モードが固定されているので、従来例のバイアスパラ
メータを制御する必要がなく、これによって、バイアス
パラメータを制御する回路を備える必要がないので、従
来例に比較して当該記憶装置の構成が簡単である。ま
た、書込信号、読出信号及び消去信号として単極性の２
値信号を用いることができるので、当該記憶装置を光回
路で構成してこれらの信号を光信号で動作させることが
可能となる。
【図面の簡単な説明】
【図１】 本発明に係る第２の実施例である遅延帰還型
光発振器を用いる記憶装置のブロック図である。
【図２】 本発明に係る第１の実施例である遅延帰還型
発振器を用いる記憶装置のブロック図である。
【図３】 図２の記憶装置におけるデータの書き込み動
作及び読み出し動作を示す、書込信号と発振信号と読出
信号のタイミングチャートである。
【図４】 図２の記憶装置におけるデータの消去動作及
び読み出し動作を示す、消去信号と発振信号と読出信号
のタイミングチャートである。
【図５】 従来例の非線形発振を用いる記憶装置のブロ
ック図である。
【図６】 図５の記憶装置の書き込み動作を示す、書込
信号と発振信号のタイミングチャートである。
【符号の説明】
１００…遅延帰還型光発振器、 １０１…入力用光結合器、 １０２…出力用光分岐器、 １０３…非線形光能動素子、 １０４…同期光信号入力用光結合器、 １１０…入力用光結合器、 １１１…光しきい値処理器、 １１２…出力用光分岐器、 １１３…光遅延回路、 １１４…光ゲート回路、 ２００…遅延帰還型発振器、 ２０１…入力用光結合器、 ２０２…光検波器、 ２０３…直流増幅器、 ２０４…出力用分岐器、 ２０５…同期信号入力用結合器、 ２０６…直流増幅器、 ２０７，２０８…光ファイバケーブル、 ２１０…非線形電光変換能動素子、 ２１１…レーザダイオード、 ２１２…光変調器、 ２２０…同期信号発生器、 ２３０…入力用結合器、 ２３１…レーザダイオード、 ２３２…しきい値処理器、 ２３３…出力用分岐器、 ２３４…遅延回路、 ２３５…ゲート回路。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 非線形能動素子を備え所定の遅延時間を
    有する遅延帰還型発振器において高調波２次分岐の非線
    形発振を生じさせ、所定の情報を有し上記遅延時間の２
    倍の時間長の単極性の２値信号を上記遅延帰還型発振器
    に印加することによって、上記情報を有する第１の発振
    信号と上記第１の発振信号に続く上記情報と反転する反
    転情報を有する第２の発振信号を上記遅延帰還型発振器
    において発生させて、上記情報を上記遅延帰還型発振器
    を含む記憶装置に書き込むことを特徴とする非線形発振
    を用いる記憶装置のための情報の書込方法。
  2. 【請求項２】 上記情報が書き込まれた請求項１記載の
    上記記憶装置の上記遅延帰還型発振器に、上記情報と同
    一の情報を有し上記遅延時間の２倍の時間長の単極性の
    ２値信号を、上記第２の発振信号と同期させて上記遅延
    帰還型発振器に印加することによって、上記記憶装置か
    ら上記情報を消去することを特徴とする非線形発振を用
    いる記憶装置のための情報の消去方法。
  3. 【請求項３】 上記情報が書き込まれた上記記憶装置の
    上記遅延帰還型発振器において発生する上記第１の発振
    信号と上記第２の発振信号のうち、上記遅延時間の２倍
    の時間長だけ開くゲート手段を用いて上記第１の発振信
    号を取り出し、上記取り出された上記第１の発振信号を
    ２値化して単極性の２値信号に変換し、上記変換された
    ２値信号を上記遅延時間の２倍の時間長だけ遅延させた
    後、上記遅延帰還型発振器に印加することによって、上
    記記憶装置から上記情報を消去することを特徴とする請
    求項２記載の非線形発振を用いる記憶装置のための情報
    の消去方法。
  4. 【請求項４】 非線形能動素子を備え所定の遅延時間を
    有し高調波２次分岐の非線形発振が生じる遅延帰還型発
    振器と、 所定の情報を有し上記遅延時間の２倍の時間長の単極性
    の２値書込信号を上記遅延帰還型発振器に印加するため
    の第１の結合手段と、 上記２値書込信号が上記遅延帰還型発振器に印加された
    とき、上記遅延帰還型発振器において発生する上記情報
    を有する第１の発振信号と上記第１の発振信号に続く上
    記情報と反転する反転情報を有する第２の発振信号を取
    り出すための第２の結合手段と、 上記第２の結合手段によって取り出された上記第１の発
    振信号と上記第２の発振信号を２値化して２値信号に変
    換して読出信号として出力する２値化手段と、 上記２値化手段から出力される上記第１の発振信号に対
    応する２値信号と上記第２の発振信号に対応する２値信
    号のうち、上記第１の発振信号に対応する２値信号を取
    り出し、かつ上記遅延時間の２倍の時間長だけ遅延させ
    て、上記第１の発振信号に対応する２値信号を消去信号
    として出力する処理手段と、 上記処理手段から出力される２値信号を上記遅延帰還型
    発振器に印加するための第３の結合手段とを備えたこと
    を特徴とする非線形発振を用いる情報の記憶装置。
JP3226943A 1991-09-06 1991-09-06 非線形発振を用いる情報の記憶方法及び装置 Expired - Fee Related JPH0743940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3226943A JPH0743940B2 (ja) 1991-09-06 1991-09-06 非線形発振を用いる情報の記憶方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3226943A JPH0743940B2 (ja) 1991-09-06 1991-09-06 非線形発振を用いる情報の記憶方法及び装置

Publications (2)

Publication Number Publication Date
JPH0562483A JPH0562483A (ja) 1993-03-12
JPH0743940B2 true JPH0743940B2 (ja) 1995-05-15

Family

ID=16853048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3226943A Expired - Fee Related JPH0743940B2 (ja) 1991-09-06 1991-09-06 非線形発振を用いる情報の記憶方法及び装置

Country Status (1)

Country Link
JP (1) JPH0743940B2 (ja)

Also Published As

Publication number Publication date
JPH0562483A (ja) 1993-03-12

Similar Documents

Publication Publication Date Title
CN101167015B (zh) 光模拟/数字变换方法及其装置
JPS6249771A (ja) 光ビ−ム走査装置
JPS62500766A (ja) クロツク信号発生装置
US6940638B2 (en) Optical frequency conversion systems and methods
CN116609983B (zh) 一种时间纠缠双光子产生系统及产生方法
KR950701482A (ko) 광신호 클럭 복구 장치 및 방법(clock recovery)
JPH0743940B2 (ja) 非線形発振を用いる情報の記憶方法及び装置
JPH05323245A (ja) 光変調制御方式
JP2684200B2 (ja) 発振をスイッチングする方法と、この方法を用いたディジタル制御の光信号発生器と、この方法を用いた非線形発振を使用するメモリ
JPH0772853B2 (ja) 非線形発振を使用する記憶装置
JP3937021B2 (ja) サンプリング光発生装置とそれを用いた光サンプリング装置
JPS62269410A (ja) 走査同期信号発生回路
JPH0158911B2 (ja)
RU2116694C1 (ru) Способ динамической широтно-импульсной модуляции
Chaparala Secure encryption and decryption by aperture variations of a photodetector in an acousto-optic Bragg cell
JPS58104565A (ja) 同期制御方式
JPH10303812A (ja) バイナリ信号の整形方法および装置
JPH077206A (ja) 光パルス発生方法及び光パルス発生装置
JPS62281664A (ja) 光走査装置
JPS59205837A (ja) パルス光変調方法
JPH0666731B2 (ja) 光パルス列発生回路
JPS607234A (ja) 空間双方向光通信装置
SU801753A1 (ru) Способ передачи сигнала
RU1836698C (ru) Оптическа информационно-поискова система
JPS62255916A (ja) 光変調器の自動バイアス制御回路のスタ−トパルス発生回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees