JPH0744135B2 - 半導体基板の接着方法及び接着装置 - Google Patents

半導体基板の接着方法及び接着装置

Info

Publication number
JPH0744135B2
JPH0744135B2 JP1221337A JP22133789A JPH0744135B2 JP H0744135 B2 JPH0744135 B2 JP H0744135B2 JP 1221337 A JP1221337 A JP 1221337A JP 22133789 A JP22133789 A JP 22133789A JP H0744135 B2 JPH0744135 B2 JP H0744135B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
mirror
polished
bonding
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1221337A
Other languages
English (en)
Other versions
JPH0384919A (ja
Inventor
忠秀 星
清 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1221337A priority Critical patent/JPH0744135B2/ja
Priority to US07/571,980 priority patent/US5129827A/en
Priority to EP90116463A priority patent/EP0415340B1/en
Priority to DE69015511T priority patent/DE69015511T2/de
Priority to KR90013287A priority patent/KR940009993B1/ko
Publication of JPH0384919A publication Critical patent/JPH0384919A/ja
Priority to US07/873,237 priority patent/US5273553A/en
Publication of JPH0744135B2 publication Critical patent/JPH0744135B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0428—Apparatus for mechanical treatment or grinding or cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/78—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using vacuum or suction, e.g. Bernoulli chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体基板の接着方法及び接着装置に係わ
り、特に、シリコンなどの半導体基板同士を接着する方
法と装置に好適するものである。
（従来の技術） 鏡面研磨した半導体基板を清浄な雰囲気下で対向・接触
すると強固な接着ウエーハ（Wafer）が得られる。この
接着方法では、両者間に接着材などを介在する必要がな
いので、その後の高温処理や各種化学処理が自由にでき
し、PN接合や誘電体分離なども簡単に施すことができる
などの利点がある。ところで、この方法で接着する半導
体基板に反りなどがあるため、周辺部から接着が始まっ
て気泡が取込まれることがしばしばである。この対策と
して第１図ａ、ｂに示すように、減圧例えば真空雰囲気
中に配置する被接着半導体基板を接触・接着する方法が
考えられていた。
即ち、ベルジャー（Belljour）１内に設置する支持台
２、３には夫々被接着半導体基板４、５が配置され、一
方の支持台３に取付けられた支点６を介して一方のの被
接着半導体基板５を反転して、両半導体基板４、５を対
向させると共に密着させて接着する。第１図ａは接着工
程前、第１図ｂは接着工程後の断面図である。
この密着・接着工程を改良した接着技術として第２図
ａ、ｂ（同一部品にも新番号を付ける）に明らかにした
ような被接着半導体基板の中央部を凸状になるように撓
ませる方法も知られている。即ち、被接着半導体基板
７、８を固定する支持台９、10には、減圧機構に連通し
た排気通路11、12を設けその先端を支持台９、10の一面
に形成した表面部分13、14に導き、減圧機構の稼働によ
って被接着半導体基板７、８を固定する仕組みになって
いる。また、被接着半導体基板８の中央部を凸状になる
ように撓ませるため一方の支持台10の表面部分に設置す
るラバーチヤック（Rubber Chuck）15にも減圧機構に連
通した排気通路16が当然設置される。
第２図ａは、支持台９、10に固定した被接着半導体基板
７、８に接着工程を行う直前の状態を示しており、第２
図ｂでは、接着工程後を明らかにしている。
（発明が解決しようとする課題） 接着工程に必要な装置が大型になる難点に加えて、真空
雰囲気中で被接着半導体基板を接触させるので作業性が
悪い点、更に、一枚の接着半導体基板を造る度に大型装
置内を真空状態としなければならず量産性の観点から問
題があった。この真空雰囲気での処理に代えて、大気中
における処理として被接着半導体基板の一方もしくは双
方を撓ませて中央部分を凸状として接着する手法も開発
された。
この方法は、それまでの方法に比べて大幅な改善がされ
ているものの凸状に反らせるのにラバーチヤックを使用
するので、第２図ｃに示すように中央部分に微小なうね
りが発生して気泡17を取込んだり、あるいは第２図ｄの
ように周辺±が反るためにやはり気泡17を取込む欠点が
避けられず更に、この技術では、２枚の半導体基板を接
着することしか考慮されていなかった。
昭和62年６月11日に公告されたシリコン結晶体の接合方
法には、物理吸着されたシリコン結晶体を空気中で加熱
処理を行って強固に接合する方法が開示されている。す
なわちシリコン結晶体に物理吸着された気泡は空気中で
の加熱処理により化学吸着されて取り込まれる。
本発明は、このような事情により成されたもので、特
に、内部に気泡を残さず簡便に接着でき、しかも２枚な
いし、３枚の被接着半導体基板を同時に接着できる方法
及びこの方法を利用する装置を提供することを目的とす
るものである。
〔発明の構成〕
（課題を解決するための手段） 鏡面研磨した２枚の半導体基板を清浄な大気雰囲気中で
接着するに当り，中央部分が凸状になるように維持し、
第１減圧機構に接続する第１保持具に少なくとも一方の
半導体基板を固定する工程と，前記第１減圧機構または
別の第２減圧機構に他の接続する第２保持具に他の鏡面
研磨半導体基板を固定する工程と，前記凸状の半導体基
板の鏡面研磨中央部分に他の半導体基板鏡面研磨中央部
分を接触する工程と，第３減圧機構を稼働して両鏡面研
磨半導体基板を包む大気を減圧し、その程度を低下して
前記接触面から順次全面を接合する工程と本発明に係る
半導体基板の接着方法の特徴がある。
更に大気中に配置する半導体基板の鏡面研磨面を撓ませ
て中央部分が凸状になるように保持する第１の保持具
と，鏡面研磨面を備える他の半導体基板を保持する第２
の保持具と，凸状に変形する半導体基板の鏡面研磨面の
中央部分に他の半導体基板の鏡面研磨面の中央部分を接
触する機構と，前記第１および第２の保持具に取付け一
定の雰囲気を形成する蓋部と，前記蓋部に設置する排気
孔と，前記排気孔に連通する減圧機構とにも特徴があ
る。
（作用） 被接着半導体基板の鏡面研磨面同士を接着するに当たっ
て、少なくとも一方の半導体基板の鏡面研磨面中央部を
撓ませて形成する凸状部に、他方の半導体基板の鏡面研
磨面を大気中で接触後、両半導体基板を包む雰囲気を徐
々に減圧する方式を採って良好な接着半導体基板を形成
する。この一連の工程が施される被接着半導体基板は第
１及び第２の保持具に固定し、ここには、減圧機構に連
通した排気通路を設けると共に、一定の雰囲気を維持す
るために排気孔を付設した蓋部を設置する。この結果、
被接着半導体基板は、減圧機構の動作によって固定され
るが、その吸着する真空度より上記減圧工程により達成
する真空度がより低値になると接着される。また、この
接着は、半導体基板の鏡面研磨面中央部を撓ませて形成
する凸状部同士か、平坦な他の半導体基板間で行うこと
が条件となる。
このように、大気中で被接着半導体基板を操作し、更に
鏡面研磨面中央部を撓ませて形成する凸状部付近を接触
させかつ減圧工程を行うことによって気泡を巻込まない
良好な接着強度が得られるものである。
（実施例） 第３図及び第４図ａ〜ｅを参照して本発明に係わる一実
施例を説明する。即ち、本発明方法を行うのに利用する
装置の概略を示す第３図断面図には、左側のブロック
（Block）20が右側のブロック21に支点22を介して重さ
なった仮想状態を示しており、点線が書かれたものが左
側のブロック20を想定している。また接着工程用として
３枚のシリコン半導体基板23、24及び25が明らかになっ
ており、最上部の半導体基板25だけは本来点線で書くべ
きものを実線で表した。
鏡面研磨面を形成したシリコン半導体基板23、25を維持
するのに利用する第１及び第２の保持具26、27の一面
は、中央部が凸状になるように曲面加工されているの
で、固定したシリコン半導体基板23、25もその曲面に沿
って湾曲する形となる。
第１及び第２の保持具26、27内部…には、第１及び第２
に保持具26、27に接続する第１及び第２減圧機構（図示
せず）または別の機構としての第２減圧機構例えばブー
スター付きロータリーポンプ（Booster Rotary Pump）
に連通した排気通路28、29を設け、その一端を凸状部3
0、31などにまた、他端を減圧機構に通じる通路32、33
に導いてシリコン半導体基板23、25を第１及び第２の保
持具26、27に吸引、固定する。
説明が前後するが、シリコン半導体基板23、25の鏡面研
磨面の中央部分に凸状部30、31を形成するために第１及
び第２の保持具26、27には、ラバーチャック34、35を設
置し、ここにも排気通路28、29に接続する排気通路36、
37を形成する。第３図における左側のブロック21のシリ
コン半導体基板25は、平坦に書かれているように、本発
明方法における被接着半導体基板は、一方もしくは双方
に凸状部を形成してあれば良い。更に、このような部品
を取り付けた第１及び第２の保持具26、27には、蓋部3
8、39を設置して重ねた状態で一定雰囲気が形成できる
ように配慮した。従って、ここには減圧機構に通じる排
気通路32、33を挿入すると共に排気孔40（第４図ａ〜ｅ
参照）を設ける。
これにより保持具26、27に接続するシリコン半導体基板
23、25に固定するには第１及び第２減圧機構と違う他の
減圧機構を設置するか、第１及び第２減圧機構により行
う。また排気孔40に接続する第３減圧機構により蓋部3
8、39内を排気する。
実際の接着工程を順を追って示したのが第４図ａ〜ｅで
あり、ａ〜ｃに２枚、ｄ〜ｅに３枚のシリコン半導体基
板の接着工程別断面図が示されているので、これに従っ
て説明する。清浄な大気雰囲気内に設置されたシリコン
半導体基板23、25は、上記のように図示していない減圧
機構の稼働により例えば450mmHgの減圧状態で第１及び
第２の保持具26、27に吸引固定されており、上記のよう
に支点22を介する機械的な反転動作によって第４図ａに
あるように相対向する位置まで運ばれてから第４図ｂに
明らかなように互いに重ねられる。この時には、反転
後、蓋部38と蓋部39が相対向するように調整してから重
ねて各半導体基板が接触させるストローク（Storoke）
が採られる。この結果、シリコン半導体基板23、25の鏡
面研磨面の中央部に形成した凸状部30、31と平坦な鏡面
研磨中央部が先ず接触する形となる。（第４図ｂ参
照）。蓋部38、39は、密着して内部が密閉状態となり当
然一定雰囲気即ち大気圧に維持されることになる。な
お、第４図ａ〜ｅでは、ラバーチヤック34、35及び排気
通路28、29などを省略している。
この密着状態を形成する一助として、第３図に示すよう
に右側のブロック21を構成する蓋部38には、排気孔40を
設置し、上記のシリコン半導体基板用減圧機構とは、別
の減圧機構即ちブースター付ロータリーポンプ（図示せ
ず）と結んで蓋部38、39内を例えば減圧状態即ち一定の
雰囲気とする。
ところで、排気孔40に接続した別の減圧機構の稼働に伴
って凸状部30との接触状態が周辺に徐々に移行し、減圧
状態が、シリコン半導体基板23、25の鏡面研磨面におけ
る吸引状態のそれより低値に到着した時点で取引状態が
解除されると共に接着が完了することになり、この状況
を第４図ｃに示した。この吸引状態の解除によりラバー
チヤック34、35による撓みが徐々に回復する。
更に、第３図に明らかにしたように本発明では、３枚の
シリコン半導体基板23、24及び25を接着することもで
き、具体例を第４図ｄ〜ｅと第３図により説明する。第
３図においては、蓋部38、39に排気孔40が、第４図に保
持治具41が夫々に省略されているが、３枚の半導体基板
の接着工程では、保持治具41に半導体基板24が保持して
おり、第３図にあるように支点22による蓋部39の反転に
よって蓋部38、39が密着後、別の減圧機構の稼働によっ
て徐々に排気される。ここで保持治具41の動作である
が、下側の半導体基板23の吸引が解除されると直ぐ上の
半導体基板24を押すために保持治具41が開いて蓋部38、
39の直線部42（第４図ｄ参照）の方に寄り半導体基板2
3、24、25が一体となる。各半導体基板の接触状況につ
いては先に説明したので説明は省略するが、第４図ｄの
ような断面図が得られまた、接着工程が完了した状態を
第４図ｅに明らかにした。
〔発明の効果〕
このように、本発明に係わる方法及び装置を利用する
と、内部に気泡が残らないように半導体基板を完全に接
着して強固な接着半導体基板を得ることができる。これ
は鏡面研磨面を減圧すなわち真空中でラバーチャックに
より半導体ウエーハを対向・接触させることにより物理
的に吸着した気泡が除去できるために、接着を完全に行
われて強固な半導体基板が得られる。これは大気中でラ
バーチャックにより対向・接触させた半導体ウエーハに
物理的に吸着した気泡が加熱によって化学的な吸着に変
化して取込まれ、接着を阻害する基になる。
【図面の簡単な説明】
第１図ａ、ｂは、従来の接着装置の概略を示す図面、第
２図ａ、ｂは、従来の接着装置の要部を示す断面図、第
２図ｃ、ｄは、従来方法により得られる接着半導体基板
の状態を明らかにした断面図、第３図は、本発明の実施
例に係わる接着用装置の概略を示す断面図、第４図ａ〜
ｅは、本発明方法実施例における工程を示す断面図であ
る。 ７、８、23、24、25:半導体基板、９、10、26、27:保持
具、11、12、28、29、32、33:排気通路、15、34、35:ラ
バーチヤック、38、39:蓋部、40:排気孔、41:保持治
具。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】鏡面研磨した２枚の半導体基板を清浄な大
    気雰囲気中で接着するに当り，中央部分が凸状になるよ
    うに維持し、第１減圧機構に接続する第１保持具に少な
    くとも一方の半導体基板を固定する工程と，前記第１減
    圧機構または別の第２減圧機構に他の接続する第２保持
    具に他の鏡面研磨半導体基板を固定する工程と，前記凸
    状の半導体基板の鏡面研磨中央部分を接触する工程と，
    第３減圧機構を稼働して両鏡面研磨半導体基板を包む大
    気を減圧し、その程度を低下して前記接触面から順次全
    面を接着する工程とを具備することを特徴とする半導体
    基板の接着方法
  2. 【請求項２】大気中に配置する半導体基板の鏡面研磨面
    をたわませて中央部分が凸状になるように保持する第１
    の保持具と，鏡面研磨面を備える他の半導体基板を保持
    する第２の保持具と，凸状に変形する半導体基板の鏡面
    研磨面の中央部分に他の半導体基板の鏡面研磨面の中央
    部分を接触する機構と，前記第１及び第２の保持具に取
    付け一定の雰囲気を形成する蓋部と，前記蓋部に設置す
    る排気孔と，前記排気孔に連通する減圧機構とを具備す
    ることを特徴とする半導体基板の接着装置
JP1221337A 1989-08-28 1989-08-28 半導体基板の接着方法及び接着装置 Expired - Lifetime JPH0744135B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1221337A JPH0744135B2 (ja) 1989-08-28 1989-08-28 半導体基板の接着方法及び接着装置
US07/571,980 US5129827A (en) 1989-08-28 1990-08-24 Method for bonding semiconductor substrates
EP90116463A EP0415340B1 (en) 1989-08-28 1990-08-28 Method and apparatus for bonding semiconductor substrates
DE69015511T DE69015511T2 (de) 1989-08-28 1990-08-28 Verfahren und Vorrichtung zum Verbinden von Halbleitersubstraten.
KR90013287A KR940009993B1 (en) 1989-08-28 1990-08-28 Method and apparatus for bonding semiconductor substrates
US07/873,237 US5273553A (en) 1989-08-28 1992-04-24 Apparatus for bonding semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1221337A JPH0744135B2 (ja) 1989-08-28 1989-08-28 半導体基板の接着方法及び接着装置

Publications (2)

Publication Number Publication Date
JPH0384919A JPH0384919A (ja) 1991-04-10
JPH0744135B2 true JPH0744135B2 (ja) 1995-05-15

Family

ID=16765225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1221337A Expired - Lifetime JPH0744135B2 (ja) 1989-08-28 1989-08-28 半導体基板の接着方法及び接着装置

Country Status (5)

Country Link
US (1) US5129827A (ja)
EP (1) EP0415340B1 (ja)
JP (1) JPH0744135B2 (ja)
KR (1) KR940009993B1 (ja)
DE (1) DE69015511T2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36890E (en) * 1990-07-31 2000-10-03 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
US5478782A (en) * 1992-05-25 1995-12-26 Sony Corporation Method bonding for production of SOI transistor device
US5300175A (en) * 1993-01-04 1994-04-05 Motorola, Inc. Method for mounting a wafer to a submount
JP3321882B2 (ja) * 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
JP2723787B2 (ja) * 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
US5401670A (en) * 1993-09-15 1995-03-28 Yen; Yung-Chau Technique to manufacture a SOI wafer and its applications in integrated circuits manufacturing
US6116316A (en) * 1996-05-13 2000-09-12 Toolex Alpha Ab Device for bending a flat, round disc element
JP3720515B2 (ja) * 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
JPH1174164A (ja) 1997-08-27 1999-03-16 Canon Inc 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法
US6106657A (en) * 1998-05-19 2000-08-22 First Light Technology, Inc. System and method for dispensing a resin between substrates of a bonded storage disk
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
DE10030431A1 (de) * 2000-06-21 2002-01-10 Karl Suess Kg Praez Sgeraete F Verfahren und Vorrichtung zum Reinigen und/oder Bonden von Substraten
KR20020032042A (ko) * 2000-10-25 2002-05-03 최우범 기판 접합장치의 조절형 원뿔탐침 스페이서
GB2375733B (en) * 2001-01-15 2004-11-03 Lintec Corp Laminating apparatus and laminating method
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
DE10140133A1 (de) * 2001-08-16 2003-03-13 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Herstellen einer klebenden Verbindung zwischen einer Halbleiterscheibe und einer Trägerplatte
TWI283906B (en) * 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
JP4233802B2 (ja) * 2002-04-26 2009-03-04 東レエンジニアリング株式会社 実装方法および実装装置
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
JP4777681B2 (ja) * 2005-04-08 2011-09-21 Ｏｋｉセミコンダクタ株式会社 陽極接合装置、陽極接合方法及び加速度センサの製造方法
JP4671841B2 (ja) * 2005-11-09 2011-04-20 パナソニック株式会社 対象物間の脱ガス方法および脱ガス装置
JP4958147B2 (ja) * 2006-10-18 2012-06-20 Ｈｏｙａ株式会社 露光用反射型マスクブランク及び露光用反射型マスク、多層反射膜付き基板、並びに半導体装置の製造方法
US8037918B2 (en) * 2006-12-04 2011-10-18 Stats Chippac, Inc. Pick-up heads and systems for die bonding and related applications
JP5303883B2 (ja) * 2007-09-04 2013-10-02 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造装置及び製造方法
KR101562021B1 (ko) * 2009-08-11 2015-10-20 삼성전자주식회사 반도체 칩 부착 장치 및 반도체 칩 부착 방법
US8334191B2 (en) * 2009-12-11 2012-12-18 Twin Creeks Technology, Inc. Two-chamber system and method for serial bonding and exfoliation of multiple workpieces
CN102947923B (zh) * 2010-06-02 2015-11-25 库卡系统有限责任公司 制造装置和方法
JP2012004296A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 複合基板の製造方法および複合基板
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
TWI564982B (zh) * 2011-04-26 2017-01-01 尼康股份有限公司 A substrate holding device, a substrate bonding device, a substrate holding method, a substrate bonding method, a laminated semiconductor device, and a laminated substrate
US9613840B2 (en) * 2011-08-12 2017-04-04 Ev Group E. Thallner Gmbh Apparatus and method for bonding substrates
JP2013165219A (ja) * 2012-02-13 2013-08-22 Toshiba Corp ダイボンディング装置、コレット、および、ダイボンディング方法
KR101990854B1 (ko) * 2012-05-23 2019-06-19 엘지디스플레이 주식회사 디스플레이장치용 합착장치 및 합착기판 제조방법
US20130312907A1 (en) * 2012-05-23 2013-11-28 Lg Display Co., Ltd. Substrate-bonding apparatus for display device and method for manufacturing bonded substrate
KR101932124B1 (ko) * 2013-04-03 2018-12-26 삼성디스플레이 주식회사 지그 조립체, 라미네이트 장치 및 이를 이용한 라미네이트 방법
KR102059706B1 (ko) * 2013-05-29 2019-12-26 에베 그룹 에. 탈너 게엠베하 기판을 결합하기 위한 방법 및 장치
US9837291B2 (en) * 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
US9576827B2 (en) 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
JP6177739B2 (ja) * 2014-08-07 2017-08-09 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
JP6407803B2 (ja) * 2015-06-16 2018-10-17 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6616181B2 (ja) * 2015-12-25 2019-12-04 東京エレクトロン株式会社 接合装置
JP6685154B2 (ja) * 2016-03-14 2020-04-22 東京エレクトロン株式会社 接合装置および接合方法
EP3497712B1 (de) * 2016-08-12 2020-04-29 EV Group E. Thallner GmbH Verfahren und probenhalter zum gesteuerten bonden von substraten
KR102760924B1 (ko) 2019-05-20 2025-02-03 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
JP7579336B2 (ja) * 2019-11-08 2024-11-07 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を結合する装置および方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3417459A (en) * 1965-05-06 1968-12-24 Mallory & Co Inc P R Bonding electrically conductive metals to insulators
JPH0691006B2 (ja) * 1984-05-10 1994-11-14 株式会社東芝 半導体ウエハの接合方法
US4752180A (en) * 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
EP0256150B1 (en) * 1986-08-13 1990-04-04 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor wafers
JPS62158905A (ja) * 1985-12-28 1987-07-14 Tokyo Gas Co Ltd コ−クス炉に於ける排ガス再循環切換燃焼方法
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
JPH0256918A (ja) * 1988-05-24 1990-02-26 Nippon Denso Co Ltd 半導体ウェハの直接接合方法
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface

Also Published As

Publication number Publication date
JPH0384919A (ja) 1991-04-10
EP0415340B1 (en) 1994-12-28
KR910005382A (ko) 1991-03-30
DE69015511D1 (de) 1995-02-09
DE69015511T2 (de) 1995-05-24
EP0415340A1 (en) 1991-03-06
KR940009993B1 (en) 1994-10-19
US5129827A (en) 1992-07-14

Similar Documents

Publication Publication Date Title
JPH0384919A (ja) 半導体基板の接着方法及び接着装置
KR100408606B1 (ko) 기판처리장치, 기판지지장치, 기판처리방법 및 기판제조방법
KR100869088B1 (ko) 점착 척 장치
JP2002090759A (ja) 液晶表示素子の製造装置および製造方法
JPS6271215A (ja) ウエハ接合装置
CN101802999A (zh) 固定夹具以及工件的处理方法
JPH10233430A (ja) 粘着テープ貼付け装置
JP2004510334A (ja) チャック上に背面研磨テープを残したままウェーハを背面研磨する方法
JP2856216B2 (ja) 半導体ウエハに粘着テープを接着する方法
JP2009010072A (ja) 基板貼付装置
CN105612598A (zh) 吸附台、贴合装置以及贴合基板的制造方法
JP3327698B2 (ja) 接着装置
CN114937620A (zh) 半导体器件的制备方法
JPH0590393A (ja) 半導体ウエーハの接着装置
JPS61145839A (ja) 半導体ウエ−ハの接着方法および接着治具
JP4812131B2 (ja) 基板貼り合わせ装置
JP2002059363A (ja) ウエーハ支持体
JP3580227B2 (ja) 複合基板の分離方法及び分離装置
JP2026071412A (ja) 剥離方法、剥離装置および剥離システム
JP4421833B2 (ja) 基板貼り合わせ装置
JP3901862B2 (ja) ウェーハの結合方法
JPH0794675A (ja) 半導体製造装置
JP2007134433A (ja) 対象物間の脱ガス方法および脱ガス装置
JP2003124153A (ja) ダイサーシート貼り付け方法
JP2006310338A (ja) ウェハー用真空テープ貼付装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15