JPS61145839A - 半導体ウエ−ハの接着方法および接着治具 - Google Patents

半導体ウエ−ハの接着方法および接着治具

Info

Publication number
JPS61145839A
JPS61145839A JP59268813A JP26881384A JPS61145839A JP S61145839 A JPS61145839 A JP S61145839A JP 59268813 A JP59268813 A JP 59268813A JP 26881384 A JP26881384 A JP 26881384A JP S61145839 A JPS61145839 A JP S61145839A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
jig
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59268813A
Other languages
English (en)
Other versions
JPH0560250B2 (ja
Inventor
Masaru Shinpo
新保 優
Kiyoshi Fukuda
潔 福田
Kazuyoshi Furukawa
和由 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59268813A priority Critical patent/JPS61145839A/ja
Publication of JPS61145839A publication Critical patent/JPS61145839A/ja
Publication of JPH0560250B2 publication Critical patent/JPH0560250B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0428—Apparatus for mechanical treatment or grinding or cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、シリコンなどの半導体ウェーハ同士を直接接
着させる方法およびその方法に使用する冶具に関する。
〔発明の技術的背景とその問題点〕
鏡面研磨されたシリコンなどの二枚の半導体ウェーハを
、その研磨面同士を清浄な条件下で接触させると強固な
接合体ウェーハが得られる。この方法は、ウェーハ間に
接着材等の異種物質を介在させる必要がないため、その
後の高m処理や各種化学処理が自由にでき、またpn接
合や誘電体埋め込みも簡便にできる、といった利点を有
する。
ところでこの方法で半導体ウェーハを接着させる場合、
ウェーハの反り等のため周辺部が先に接着し、接合部に
気泡が取り残されることがしばしばある。この対策とし
て、真空中で接着することが考えられる。しかしこれで
は、装置が大掛りなものとなる。
〔発明の目的〕
本発明は、半導体ウェーハ同士を内部に気泡を残すこと
なく簡便に接着する方法およびその方法に使用する治具
を提供することを目的とする。
〔発明の概要〕
本発明の方法は、鏡面研磨された二枚の半導体ウェーハ
の研磨面同士を接着させるに当たって、少なくとも一方
の半導体ウェー八をその研磨南中央部が凸型となるよう
にたわませた状態でその凸型面を他方の半導体ウェーハ
に接触させて、両ウェーハの接着を行なうことを特徴と
する。
本発明の冶具は、上記のように一方に半導体研摩面中央
部を凸型にたわませて保持するためのものであり、表面
中央部が凸型となるようにテーパ面または曲面成型され
その表面に開口する排気孔を有する基台と、この基台に
重ねられ、半導体ウェー八が載置される面の外周部に溝
が形成されかつその溝に沿って前記基台の排気孔と連通
する複数個の排気孔が形成された弾性体からなるチャッ
クを備える。そしてチャック上に載せられた半導体ウェ
ー八を、チャックの排気孔および基台の排気孔を介して
真空吸引することにより、チャックと共に半導体ウェー
八を基台の表面形状を反映して中央部が凸型となる状態
で保持するようにしたものである。
〔発明の効果〕
本発明の方法および冶具を用いれば、二枚の半導体ウェ
ー八同士を内部に気泡が残らないように接着して強固な
接合体ウェーハを得ることができる。しかも真空中での
接着と異なり、大掛りな装置を要せず、極めて簡便に接
着を行なうことができる。
〔発明の実施例〕
以下本発明の詳細な説明する。
第1図(a)〜(C)は−実施例の方法を説明するため
の図である。これらの図において、11゜12は接着す
べき二枚の半導体ウェーハであり、それぞれの接着すべ
き面は鏡面研磨されている。
13は一方の半導体ウェーハ11を保持する冶具であり
、14は他方の半導体ウェーハ12を平坦に支持する支
持台である。第1図(a)に示すように、治具13はそ
の表面が中央部が凸型となるように曲面加工されており
、半導体ウェーハ11はこの治具13により研磨面が中
央部凸型となるように保持される。このように保持され
た半導体ウェーハ11を、第1図(b)に示すように他
方の半導体ウェーハ12に凸型の中央部から接触させ、
治具13による半導体ウェーハ11の保持を解除するこ
とにより、第1図(C)に示すように、半導体ウェーハ
11.12を接着させる。
この方法によれば、二枚の半導体ウェーハ11゜12を
残留ガスなしに全面確実に接着させて、強固な接合体ウ
ェー八を得ることができる。
第2図(a)(b)は、第1因で示したウェーハ保持治
具13の具体的な構成例を示す。(a)は平面図であり
、(b)はそのA−A−断面図である。24は金属等で
つくった基台であり、表面中央部が凸型となるように曲
面加工されており、表面に開口する排気孔25が形成さ
れている。
21は基台24上に被せられる。半導体ウェー八を載置
するためのラバー・チャックである。このラバー・チャ
ック21の表面にはその外周部に半導体ウェー八を保持
するための溝22が形成され、この溝22に沿って複数
の排気孔23が形成されている。基台24の下に排気管
26が設けられており、この排気管26を介してラバー
・チャック21上に載置された半導体ウェーハを真空吸
引するようになっている。
第3図はこの冶具13を用いて半導体ウェーハ11を保
持した様子を示している。図示のように、排気管26を
介して真空吸引することにより、排気孔25.23を介
して半導体ウェーハ11の外周部が引張られてラバー・
チャック21が基台24の表面形状に従ってたわみ、こ
の結果半導体ウェーハ11は中央部が凸型になった状態
で保持される。
このようにして保持した半導体ウェーハ11を、第1図
で説明したようにもう一方の半導体ウェーハ12に接触
させ、ラバー・チャック21内に空気等を少しずつ導入
して半導体ウェーハ11のたわみを徐々に回復させる。
これにより、接着面は中央部から周辺部に向かって広が
り、気泡を取り込むことなくウェーハ11.12を接着
することができる。
本発明は上記実施例に限られない。例えば第1図の方法
では、半導体つI−ハ12は平坦に支持したが、これも
半導体ウェーハ11と同様に中央部が凸型となるように
たわませて保持してもよい。
また第1図において、支持台14をゴムなどの弾性体と
し、(b)の状態から治具13を押しつける荷重を増す
ことにより両ウェーハ11.12の接触面積を徐々に増
していく、という方法をとってもよい。さらに本発明の
方法において、半導体ウェーハをたわませるには、例え
ばウェーハの周辺を機械的に保持し中央部を押すことに
よっても可能である。
また第2図のウェーハ保持治具において、ラバー・チャ
ック21は他の弾性材料を用いて構成することができる
。また基台24の表面は必ずしも曲面でなくてもよく、
例えば中央部が凸型となるテーパ面であってもよい。
【図面の簡単な説明】
第1図(a)〜(C)は本発明の一実施例の方法を説明
するための図、第2図(a)(b)はその方法に使用し
たウェーハ保持治具を示す図、第3図はこの保持冶具に
よりウェーハを保持した様子を示す図である。 11.12・・・半導体ウェーハ、13・・・ウェーハ
保持治具、14・・・ウェーハ支持台、21・・・ラバ
ー・チャック、22・・・溝、23・・・排気孔、24
・・・基台、25・・・排気孔、26・・・排気管。 出願人代理人 弁理士 鈴江武彦 kp ■ 七 ミ (・ オー11 〆11

Claims (2)

    【特許請求の範囲】
  1. (1)鏡面研磨された二枚の半導体ウェーハの研磨面同
    士を清浄な条件下で直接接着させて接合体ウェーハを得
    る方法において、少なくとも一方の半導体ウェーハの研
    磨面を、中央部が凸型となるようにたわませて他方の半
    導体ウェーハの研磨面に接触させて接着を行なうことを
    特徴とする半導体ウェーハの接着方法。
  2. (2)鏡面研磨された二枚の半導体ウェーハの研磨面同
    士を清浄な条件下で直接接着させて接合体ウェーハを得
    るための治具であって、表面中央部が凸型となるように
    テーパ面または曲面成型され、その表面に開口する排気
    孔を有する基台と、この基台に重ねられ、半導体ウェー
    ハが載置される面の外周部に溝が形成されかつその溝に
    沿って前記基台の排気孔と連通する複数個の排気孔が形
    成された弾性体からなるチャックとを備え、前記チャッ
    ク上に載せられた半導体ウェーハを、チャックの排気孔
    および基台の排気孔を介して真空吸引してその中央部が
    凸型となる状態で保持するようにしたことを特徴とする
    半導体ウェーハの接着治具。
JP59268813A 1984-12-20 1984-12-20 半導体ウエ−ハの接着方法および接着治具 Granted JPS61145839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59268813A JPS61145839A (ja) 1984-12-20 1984-12-20 半導体ウエ−ハの接着方法および接着治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59268813A JPS61145839A (ja) 1984-12-20 1984-12-20 半導体ウエ−ハの接着方法および接着治具

Publications (2)

Publication Number Publication Date
JPS61145839A true JPS61145839A (ja) 1986-07-03
JPH0560250B2 JPH0560250B2 (ja) 1993-09-01

Family

ID=17463609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59268813A Granted JPS61145839A (ja) 1984-12-20 1984-12-20 半導体ウエ−ハの接着方法および接着治具

Country Status (1)

Country Link
JP (1) JPS61145839A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271215A (ja) * 1985-09-25 1987-04-01 Toshiba Corp ウエハ接合装置
JPH01133341A (ja) * 1987-11-19 1989-05-25 Hitachi Ltd 半導体基板の製造方法及び半導体装置の製造方法
JPH01169917A (ja) * 1987-12-24 1989-07-05 Fujitsu Ltd ウェーハの接着方法
JPH023266A (ja) * 1987-12-28 1990-01-08 Motorola Inc 導電性再結合層を有するバイポーラ半導体デバイス
KR20030052986A (ko) * 2001-12-21 2003-06-27 에섹 트레이딩 에스에이 반도체 칩을 장착하기 위한 픽업 툴
FR2860178A1 (fr) * 2003-09-30 2005-04-01 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
KR100499317B1 (ko) * 2001-03-21 2005-07-04 캐논 가부시끼가이샤 반도체장치
US7153759B2 (en) 2004-04-20 2006-12-26 Agency For Science Technology And Research Method of fabricating microelectromechanical system structures
US7192841B2 (en) 2002-04-30 2007-03-20 Agency For Science, Technology And Research Method of wafer/substrate bonding
US7259466B2 (en) 2002-12-17 2007-08-21 Finisar Corporation Low temperature bonding of multilayer substrates
US7361593B2 (en) 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
WO2010055730A1 (ja) * 2008-11-14 2010-05-20 東京エレクトロン株式会社 貼り合わせ装置及び貼り合わせ方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US7958628B2 (en) 2003-12-31 2011-06-14 Stats Chippac, Ltd. Bonding tool for mounting semiconductor chips
JP5136411B2 (ja) * 2006-06-29 2013-02-06 株式会社ニコン ウェハ接合装置
WO2014156987A1 (ja) 2013-03-26 2014-10-02 芝浦メカトロニクス株式会社 貼合装置および貼合基板の製造方法
WO2015046243A1 (ja) 2013-09-25 2015-04-02 芝浦メカトロニクス株式会社 吸着ステージ、貼合装置、および貼合基板の製造方法
CN110168711A (zh) * 2017-09-21 2019-08-23 Ev 集团 E·索尔纳有限责任公司 接合基板的装置和方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271215A (ja) * 1985-09-25 1987-04-01 Toshiba Corp ウエハ接合装置
JPH01133341A (ja) * 1987-11-19 1989-05-25 Hitachi Ltd 半導体基板の製造方法及び半導体装置の製造方法
JPH01169917A (ja) * 1987-12-24 1989-07-05 Fujitsu Ltd ウェーハの接着方法
JPH023266A (ja) * 1987-12-28 1990-01-08 Motorola Inc 導電性再結合層を有するバイポーラ半導体デバイス
KR100499317B1 (ko) * 2001-03-21 2005-07-04 캐논 가부시끼가이샤 반도체장치
KR20030052986A (ko) * 2001-12-21 2003-06-27 에섹 트레이딩 에스에이 반도체 칩을 장착하기 위한 픽업 툴
US7192841B2 (en) 2002-04-30 2007-03-20 Agency For Science, Technology And Research Method of wafer/substrate bonding
US7259466B2 (en) 2002-12-17 2007-08-21 Finisar Corporation Low temperature bonding of multilayer substrates
US7361593B2 (en) 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
FR2860178A1 (fr) * 2003-09-30 2005-04-01 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
EP1520669A1 (fr) * 2003-09-30 2005-04-06 Commissariat A L'energie Atomique Procédé de séparation de plaques collées entre elles pour constituer une structure empilée
US7958628B2 (en) 2003-12-31 2011-06-14 Stats Chippac, Ltd. Bonding tool for mounting semiconductor chips
US7405466B2 (en) 2004-04-20 2008-07-29 Agency For Science, Technology And Research Method of fabricating microelectromechanical system structures
US7153759B2 (en) 2004-04-20 2006-12-26 Agency For Science Technology And Research Method of fabricating microelectromechanical system structures
JP5136411B2 (ja) * 2006-06-29 2013-02-06 株式会社ニコン ウェハ接合装置
US8794287B2 (en) 2006-06-29 2014-08-05 Nikon Corporation Wafer bonding apparatus
WO2010055730A1 (ja) * 2008-11-14 2010-05-20 東京エレクトロン株式会社 貼り合わせ装置及び貼り合わせ方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8389385B2 (en) 2009-02-04 2013-03-05 Micron Technology, Inc. Semiconductor material manufacture
WO2014156987A1 (ja) 2013-03-26 2014-10-02 芝浦メカトロニクス株式会社 貼合装置および貼合基板の製造方法
KR20150130377A (ko) 2013-03-26 2015-11-23 시바우라 메카트로닉스 가부시끼가이샤 접합 장치 및 접합 기판의 제조 방법
US9586391B2 (en) 2013-03-26 2017-03-07 Shibaura Mechatronics Corporation Bonding apparatus and method for manufacturing bonded substrate
WO2015046243A1 (ja) 2013-09-25 2015-04-02 芝浦メカトロニクス株式会社 吸着ステージ、貼合装置、および貼合基板の製造方法
CN110168711A (zh) * 2017-09-21 2019-08-23 Ev 集团 E·索尔纳有限责任公司 接合基板的装置和方法
CN110168711B (zh) * 2017-09-21 2024-02-13 Ev 集团 E·索尔纳有限责任公司 接合基板的装置和方法

Also Published As

Publication number Publication date
JPH0560250B2 (ja) 1993-09-01

Similar Documents

Publication Publication Date Title
JP2873598B2 (ja) 半導体ウエハ用真空チャック
JPH0560250B2 (ja)
JPS6387831U (ja)
JPH0766093A (ja) 半導体ウエーハの貼り合わせ方法およびその装置
JP5663126B2 (ja) ワーク搬送方法及びワーク受渡し機構を有する装置
JPS6271215A (ja) ウエハ接合装置
JPS6099538A (ja) ピンチヤツク
EP0865073A3 (en) Substrate processing apparatus and method
US20110189928A1 (en) Wafer mount tape, wafer processing apparatus and method of using the same for use in thinning wafers
EP0834906A3 (en) Device for transferring a semiconductor wafer
JPH06204324A (ja) ウエハチャック
JPH0590393A (ja) 半導体ウエーハの接着装置
JPH03270048A (ja) 真空チャック
JPH1145866A (ja) 半導体ウエハの研削装置
JPH02130103A (ja) ダイシング用治具
JPH0766092A (ja) 半導体ウエーハの接着方法および接着治具
JPS6234444Y2 (ja)
JPH0639869Y2 (ja) 真空チャック
JPH03209742A (ja) 半導体製造装置
CN224165111U (zh) 硅片吸附装置及硅片转移设备
JPS5848914A (ja) ウエハピンセツト
JPH01218020A (ja) 薄板状物体の平面矯正装置
JPH07249674A (ja) 半導体装置の製造方法及び製造装置
JPS6010639A (ja) ウエ−ハ着脱装置
JPS6322672Y2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term