JPH0744228A - シーケンス制御システムのシミュレーション装置 - Google Patents
シーケンス制御システムのシミュレーション装置Info
- Publication number
- JPH0744228A JPH0744228A JP5183910A JP18391093A JPH0744228A JP H0744228 A JPH0744228 A JP H0744228A JP 5183910 A JP5183910 A JP 5183910A JP 18391093 A JP18391093 A JP 18391093A JP H0744228 A JPH0744228 A JP H0744228A
- Authority
- JP
- Japan
- Prior art keywords
- path
- state transition
- transition graph
- behavior
- simulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 設計者が試験・確認を望む挙動の仕様を指定
した場合に、その挙動だけをシミュレーションすること
が可能な、デバッグの効率の高いシーケンス制御システ
ムのシミュレーション装置を提供する。 【構成】 状態遷移グラフ生成部30により、制御プロ
グラムシミュレータ10とプラントシミュレータ20を
使用して、制御プログラム11とプラントモデル21を
呼応させてそれぞれシミュレーションし、全てのシミュ
レーション可能な挙動に対応するパスを状態遷移グラフ
31として生成する。パス選択部40により、状態遷移
グラフ31から、試験・確認の必要な挙動に対応するパ
ス42を選択する。具体的に、パス選択部40は、パス
指定記述41を用いて指定されたパス42を選択する。
パス表示部50により、選択されたパス42を表示す
る。
した場合に、その挙動だけをシミュレーションすること
が可能な、デバッグの効率の高いシーケンス制御システ
ムのシミュレーション装置を提供する。 【構成】 状態遷移グラフ生成部30により、制御プロ
グラムシミュレータ10とプラントシミュレータ20を
使用して、制御プログラム11とプラントモデル21を
呼応させてそれぞれシミュレーションし、全てのシミュ
レーション可能な挙動に対応するパスを状態遷移グラフ
31として生成する。パス選択部40により、状態遷移
グラフ31から、試験・確認の必要な挙動に対応するパ
ス42を選択する。具体的に、パス選択部40は、パス
指定記述41を用いて指定されたパス42を選択する。
パス表示部50により、選択されたパス42を表示す
る。
Description
【0001】
【産業上の利用分野】本発明は、シーケンス制御システ
ムの開発段階における計算機上でのシミュレーションに
関する。
ムの開発段階における計算機上でのシミュレーションに
関する。
【0002】
【従来の技術】石油プラントや電力プラントなどのシー
ケンス制御プログラムを開発する場合に、実際のプラン
トにおいて試験を行う前に、計算機上である程度の試験
を行うことは、設計の早い段階で論理的なバグを発見、
修正できるなどの大きなメリットがある。そこで、従来
から、制御対象のプラントをモデル化して実際のプラン
トの挙動をシミュレーションすることにより、開発計算
機上でプログラムのテストを行う方法が提案されてい
る。
ケンス制御プログラムを開発する場合に、実際のプラン
トにおいて試験を行う前に、計算機上である程度の試験
を行うことは、設計の早い段階で論理的なバグを発見、
修正できるなどの大きなメリットがある。そこで、従来
から、制御対象のプラントをモデル化して実際のプラン
トの挙動をシミュレーションすることにより、開発計算
機上でプログラムのテストを行う方法が提案されてい
る。
【0003】このように、シーケンス制御システムのシ
ミュレーションを行うためには、制御器(制御プログラ
ム)のシミュレータと制御対象(プラント)のシミュレ
ータの両方が必要である。この場合、制御プログラムシ
ミュレータは、制御プログラムの実行系そのものを使用
できるが、プラントシミュレータには、プラントのモデ
ルが必要である。例えば、このようなプラントモデル
は、入出力付きペトリネットでモデル化でき、この入出
力付きペトリネットを実行することで、プラントの挙動
を模擬できる。そして、シミュレーションに際しては、
制御プログラムシミュレータとプラントシミュレータを
呼応させてシミュレーションすることにより、システム
の1つの挙動をシミュレーションする。
ミュレーションを行うためには、制御器(制御プログラ
ム)のシミュレータと制御対象(プラント)のシミュレ
ータの両方が必要である。この場合、制御プログラムシ
ミュレータは、制御プログラムの実行系そのものを使用
できるが、プラントシミュレータには、プラントのモデ
ルが必要である。例えば、このようなプラントモデル
は、入出力付きペトリネットでモデル化でき、この入出
力付きペトリネットを実行することで、プラントの挙動
を模擬できる。そして、シミュレーションに際しては、
制御プログラムシミュレータとプラントシミュレータを
呼応させてシミュレーションすることにより、システム
の1つの挙動をシミュレーションする。
【0004】
【発明が解決しようとする課題】ところで、シーケンス
制御システムは、本質的に非決定性を有しており、シス
テムの可能な挙動は数多く存在するため、このような数
多くの挙動の中から、設計者が試験・確認を望む一定の
挙動を選択し、選択した挙動のみをシミュレーションで
きることが望ましい。しかしながら、上述したような、
システムの1つの挙動をシミュレーションするという従
来のシミュレーション方法では、設計者が試験・確認を
望む挙動のみを選択的にシミュレーションすることは困
難であり、設計者が試験・確認を望む挙動のシミュレー
ションを行うことができない場合がある。
制御システムは、本質的に非決定性を有しており、シス
テムの可能な挙動は数多く存在するため、このような数
多くの挙動の中から、設計者が試験・確認を望む一定の
挙動を選択し、選択した挙動のみをシミュレーションで
きることが望ましい。しかしながら、上述したような、
システムの1つの挙動をシミュレーションするという従
来のシミュレーション方法では、設計者が試験・確認を
望む挙動のみを選択的にシミュレーションすることは困
難であり、設計者が試験・確認を望む挙動のシミュレー
ションを行うことができない場合がある。
【0005】例えば、システムにデッドロックを起こす
可能性がある場合でも、設計者がシミュレーションした
挙動がたまたまデッドロックを起こさないものである場
合には、設計者はデッドロックの存在に気が付かない。
このように、従来のシミュレーション方法においては、
各種のバグのある挙動を漏れなく試験・確認することが
できないため、デバックの効率の向上に限界がある。し
たがって、設計者が試験・確認を望む挙動(例えば、デ
ッドロックが発生する挙動)だけをシミュレーションで
きるようなシーケンス制御プログラムのシミュレーショ
ン方法の開発が要望されている。
可能性がある場合でも、設計者がシミュレーションした
挙動がたまたまデッドロックを起こさないものである場
合には、設計者はデッドロックの存在に気が付かない。
このように、従来のシミュレーション方法においては、
各種のバグのある挙動を漏れなく試験・確認することが
できないため、デバックの効率の向上に限界がある。し
たがって、設計者が試験・確認を望む挙動(例えば、デ
ッドロックが発生する挙動)だけをシミュレーションで
きるようなシーケンス制御プログラムのシミュレーショ
ン方法の開発が要望されている。
【0006】本発明は、以上のような従来技術の課題を
解決するために提案されたものであり、その目的は、設
計者が試験・確認を望む挙動の仕様を指定した場合に、
その挙動だけをシミュレーションすることが可能な、デ
バッグの効率の高いシーケンス制御システムのシミュレ
ーション装置を提供することである。
解決するために提案されたものであり、その目的は、設
計者が試験・確認を望む挙動の仕様を指定した場合に、
その挙動だけをシミュレーションすることが可能な、デ
バッグの効率の高いシーケンス制御システムのシミュレ
ーション装置を提供することである。
【0007】
【課題を解決するための手段】本発明によるシーケンス
制御システムのシミュレーション装置は、状態遷移グラ
フ生成部、パス選択部、およびパス表示部を有すること
を特徴としている。すなわち、まず、状態遷移グラフ生
成部は、制御プログラムシミュレータとプラントシミュ
レータを使用して、全てのシミュレーション可能な挙動
に対応するパスを状態遷移グラフとして生成する。ま
た、パス選択部は、状態遷移グラフ生成部によって生成
された状態遷移グラフから、試験・確認の必要な挙動に
対応するパスを選択する。一般的に、パス選択部は、パ
ス指定記述を用いて指定されたパスを選択する。さら
に、パス表示部は、パス選択部によって選択されたパス
を表示する。
制御システムのシミュレーション装置は、状態遷移グラ
フ生成部、パス選択部、およびパス表示部を有すること
を特徴としている。すなわち、まず、状態遷移グラフ生
成部は、制御プログラムシミュレータとプラントシミュ
レータを使用して、全てのシミュレーション可能な挙動
に対応するパスを状態遷移グラフとして生成する。ま
た、パス選択部は、状態遷移グラフ生成部によって生成
された状態遷移グラフから、試験・確認の必要な挙動に
対応するパスを選択する。一般的に、パス選択部は、パ
ス指定記述を用いて指定されたパスを選択する。さら
に、パス表示部は、パス選択部によって選択されたパス
を表示する。
【0008】なお、図1は、以上のような本発明のシミ
ュレーション装置の構成を示すブロック図であり、10
は制御プログラムシミュレータ、20はプラントシミュ
レータ、30は状態遷移グラフ生成器(状態遷移グラフ
生成部)、40はパス選択器(パス選択部)、50はパ
ス表示器(パス表示部)、11は制御プログラム、21
はプラントモデル、31は状態遷移グラフ、41はパス
指定記述、42は選択されたパスである。
ュレーション装置の構成を示すブロック図であり、10
は制御プログラムシミュレータ、20はプラントシミュ
レータ、30は状態遷移グラフ生成器(状態遷移グラフ
生成部)、40はパス選択器(パス選択部)、50はパ
ス表示器(パス表示部)、11は制御プログラム、21
はプラントモデル、31は状態遷移グラフ、41はパス
指定記述、42は選択されたパスである。
【0009】
【作用】以上のような構成を有する本発明のシミュレー
ション装置の作用について、図1を参照して説明する。
本発明においてはまず、制御プログラムシミュレータ1
0とプラントシミュレータ20とを使用して、状態遷移
グラフ生成器30により、システムの全てのシミュレー
ション可能な挙動に対応するパスを状態遷移グラフ31
として生成する。この場合、1つ1つの挙動は、生成さ
れた状態遷移グラフ31のパス(経路)に対応する。次
に、パス選択器40により、状態遷移グラフ31上の多
くのパスの中から、設計者が指定した条件を満たすパス
が自動的に選択される。すなわち、具体的には、設計者
がパス指定記述41を用いて指定した条件を満たすパス
42が選択される。最後に、パス表示器50により選択
されたパス42をトレースしながらその過程を表示する
ことにより、設計者が調べたい挙動のシミュレーション
が実現できる。
ション装置の作用について、図1を参照して説明する。
本発明においてはまず、制御プログラムシミュレータ1
0とプラントシミュレータ20とを使用して、状態遷移
グラフ生成器30により、システムの全てのシミュレー
ション可能な挙動に対応するパスを状態遷移グラフ31
として生成する。この場合、1つ1つの挙動は、生成さ
れた状態遷移グラフ31のパス(経路)に対応する。次
に、パス選択器40により、状態遷移グラフ31上の多
くのパスの中から、設計者が指定した条件を満たすパス
が自動的に選択される。すなわち、具体的には、設計者
がパス指定記述41を用いて指定した条件を満たすパス
42が選択される。最後に、パス表示器50により選択
されたパス42をトレースしながらその過程を表示する
ことにより、設計者が調べたい挙動のシミュレーション
が実現できる。
【0010】このように、本発明のシミュレーション装
置によれば、シーケンス制御システムの全ての可能な挙
動に対応するパスを状態遷移グラフ31として生成し、
その中からパス指定記述41に基づいて必要な挙動に対
応するパス42を選択し、表示・シミュレーションする
ことができる。したがって、設計者が試験・確認を望む
挙動の仕様を指定した場合に、その挙動だけをシミュレ
ーションすることができる。
置によれば、シーケンス制御システムの全ての可能な挙
動に対応するパスを状態遷移グラフ31として生成し、
その中からパス指定記述41に基づいて必要な挙動に対
応するパス42を選択し、表示・シミュレーションする
ことができる。したがって、設計者が試験・確認を望む
挙動の仕様を指定した場合に、その挙動だけをシミュレ
ーションすることができる。
【0011】
【実施例】以下には、本発明によるシーケンス制御シス
テムのシミュレーション装置の一実施例について、図面
を参照して具体的に説明する。
テムのシミュレーション装置の一実施例について、図面
を参照して具体的に説明する。
【0012】(1)実施例の構成 図2は、本実施例のシミュレーション装置の構成を示す
ブロック図である。この場合、本実施例においては、シ
ーケンス制御システムとして、国際標準になっているS
FCとILを組み合わせた言語11を用いる。また、プ
ラントモデルとしては、入出力付きペトリネット21を
用いる。また、本実施例において、制御プログラムシミ
ュレータ10は、国際標準のSFC+ILをシミュレー
ションするシミュレータであり、プラントシミュレータ
20は、ペトリネットの発火規則をシミュレーションす
るシミュレータである。
ブロック図である。この場合、本実施例においては、シ
ーケンス制御システムとして、国際標準になっているS
FCとILを組み合わせた言語11を用いる。また、プ
ラントモデルとしては、入出力付きペトリネット21を
用いる。また、本実施例において、制御プログラムシミ
ュレータ10は、国際標準のSFC+ILをシミュレー
ションするシミュレータであり、プラントシミュレータ
20は、ペトリネットの発火規則をシミュレーションす
るシミュレータである。
【0013】まず、状態遷移グラフ生成器30は、2つ
のシミュレータ10,20を交互に呼応させて起動する
ことにより、状態遷移グラフ31を生成する。ここで、
状態遷移グラフ31とは、プログラムの状態(ステップ
番号、メモリの内容)とプラントの状態(ペトリネット
のマーキング)のペアで表されるシステムの状態をノー
ドとし、システムの挙動を示す状態間の遷移をエッジと
する有向グラフである。
のシミュレータ10,20を交互に呼応させて起動する
ことにより、状態遷移グラフ31を生成する。ここで、
状態遷移グラフ31とは、プログラムの状態(ステップ
番号、メモリの内容)とプラントの状態(ペトリネット
のマーキング)のペアで表されるシステムの状態をノー
ドとし、システムの挙動を示す状態間の遷移をエッジと
する有向グラフである。
【0014】また、状態遷移グラフ31から1つのパス
を選択するためのパス指定記述41は、プロセス論理を
ベースとした言語で記述される。パス選択器40は、プ
ロセス論理で記述されたパス指定記述41を満たすパス
の中で、最短のものを選択する。このように選択された
パス42には、制御プログラムの状態およびプラントの
状態の変化の過程に関する情報が含まれているので、こ
のパス42をパス表示器50でトレース・表示すること
により、システムの挙動をシミュレーションできる。
を選択するためのパス指定記述41は、プロセス論理を
ベースとした言語で記述される。パス選択器40は、プ
ロセス論理で記述されたパス指定記述41を満たすパス
の中で、最短のものを選択する。このように選択された
パス42には、制御プログラムの状態およびプラントの
状態の変化の過程に関する情報が含まれているので、こ
のパス42をパス表示器50でトレース・表示すること
により、システムの挙動をシミュレーションできる。
【0015】(2)実施例の作用 次に、以上のような構成を有する本実施例のシミュレー
ション装置の作用について説明する。まず、図3は制御
プログラム、図4はプラントモデル、図5はその2つか
ら生成された状態遷移グラフを示す。この例は、簡単な
ジョブショップの例題である。ジョブの処理中にエラー
が生じる場合があるが、常にエラー状態からニュートラ
ル状態に復帰できなければならない。ここで、次のよう
なパス指定記述を与える。
ション装置の作用について説明する。まず、図3は制御
プログラム、図4はプラントモデル、図5はその2つか
ら生成された状態遷移グラフを示す。この例は、簡単な
ジョブショップの例題である。ジョブの処理中にエラー
が生じる場合があるが、常にエラー状態からニュートラ
ル状態に復帰できなければならない。ここで、次のよう
なパス指定記述を与える。
【数1】 {<.>}*[~(epet ck_neutral)]…パス指定子[1] このパス指定子[1]は、ニュートラル状態に復帰でき
なくなる袋小路状態へのパス(バグの発生過程)を指定
するものである。図5の状態遷移グラフ中に、このパス
指定子[1]により選択されたパスPを示し、図6にそ
のパスPのトレース・表示の結果を示す。この図6に示
すように、バグ系列のトレースを多くのパスの中から選
択的に行うことができることがわかる。さらに、図7に
は、プロセス論理に基づくパス指定記述の構文規則の一
例を示す。なお、以下には、より具体的に、パス選択の
アルゴリズムの一例を示す。
なくなる袋小路状態へのパス(バグの発生過程)を指定
するものである。図5の状態遷移グラフ中に、このパス
指定子[1]により選択されたパスPを示し、図6にそ
のパスPのトレース・表示の結果を示す。この図6に示
すように、バグ系列のトレースを多くのパスの中から選
択的に行うことができることがわかる。さらに、図7に
は、プロセス論理に基づくパス指定記述の構文規則の一
例を示す。なお、以下には、より具体的に、パス選択の
アルゴリズムの一例を示す。
【0016】[パス選択アルゴリズム] 1.状態遷移グラフの読み込み 状態遷移グラフファイルを読み、状態遷移グラフ木を作
る。 2.パス指定子の読み込み パス指定子を読み込み、それを等価な目的状態式を持つ
状態遷移グラフの形に変換する。すなわち、正規動作表
現を既知の変換ルールに基づきイプシロン(空列)を含
む状態遷移グラフに変換する(正規表現をイプシロンを
含む状態遷移グラフに変換する方法は、文献「オートマ
トン、形式言語理論と計算量(岩波書店)」参照)。 3.積 二つの状態遷移グラフ(入力状態遷移グラフと解析式を
状態遷移グラフ形式に変換したもの)の積をとり、新し
い状態遷移グラフを生成する。この場合、通常の積とは
異なり、解析式側のノードに書いてある条件(目的状態
式)を、入力状態遷移グラフのノードに適用し、真なら
先を続け、偽ならそのノードへの枝を削除する。具体的
には、次のような3つのステップを行う。 ステップ1 それぞれの状態遷移グラフのスタートノードを、注目ノ
ードとする。解析式側の注目ノードに条件(目的状態
式)がある場合には、入力側のノードに適用し、真であ
れば積状態遷移グラフにノードを生成する。これが、積
状態遷移グラフのスタートノードとなる。条件がない場
合には、そのままスタートノードを生成する。また、条
件を適用した結果が偽であれば、そこで終了する。 ステップ2 入力注目ノードと解析式注目ノードに、共通するエッジ
がある場合には、その行き先同士で、ノード条件(目的
状態式)のチェックをする。真であれば、積状態遷移グ
ラフにエッジとノードを追加する。また、両注目ノード
に、共通エッジが複数ある場合には、総当たりで生成す
る。 ステップ3 ステップ2で追加したノードのそれぞれについて、新し
い注目ノードに対してステップ2を繰り返す。ただし、
エッジは追加したものの、ノードは既にあるような場合
には、先には進まない。また、ーつも追加されない場合
には、その枝を終了する。 (注1) 積状態遷移グラフにノードを追加するとき、
解析式側の注目ノードがゴールノード(目的状態式を持
つノード)なら、積のノードもゴールノードとする。 (注2) 積状態遷移グラフにノードを追加するとき、
入力状態遷移グラフのノードにある状態属性を全て引き
継ぐ。 4.最短経路のパスを抽出 スタートノードから複数のゴールノードまでのパスか
ら、最短経路のパスを抽出(選択)する(ダイクストラ
のアルゴリズムを使用する)。 5.出力 抽出(選択)したパスを、分岐のない状態遷移グラフ
(すなわち、状態遷移の列)として出力する。パスが存
在しない場合には、スタートノードだけでエッジが存在
しない状態遷移グラフとして出力する。
る。 2.パス指定子の読み込み パス指定子を読み込み、それを等価な目的状態式を持つ
状態遷移グラフの形に変換する。すなわち、正規動作表
現を既知の変換ルールに基づきイプシロン(空列)を含
む状態遷移グラフに変換する(正規表現をイプシロンを
含む状態遷移グラフに変換する方法は、文献「オートマ
トン、形式言語理論と計算量(岩波書店)」参照)。 3.積 二つの状態遷移グラフ(入力状態遷移グラフと解析式を
状態遷移グラフ形式に変換したもの)の積をとり、新し
い状態遷移グラフを生成する。この場合、通常の積とは
異なり、解析式側のノードに書いてある条件(目的状態
式)を、入力状態遷移グラフのノードに適用し、真なら
先を続け、偽ならそのノードへの枝を削除する。具体的
には、次のような3つのステップを行う。 ステップ1 それぞれの状態遷移グラフのスタートノードを、注目ノ
ードとする。解析式側の注目ノードに条件(目的状態
式)がある場合には、入力側のノードに適用し、真であ
れば積状態遷移グラフにノードを生成する。これが、積
状態遷移グラフのスタートノードとなる。条件がない場
合には、そのままスタートノードを生成する。また、条
件を適用した結果が偽であれば、そこで終了する。 ステップ2 入力注目ノードと解析式注目ノードに、共通するエッジ
がある場合には、その行き先同士で、ノード条件(目的
状態式)のチェックをする。真であれば、積状態遷移グ
ラフにエッジとノードを追加する。また、両注目ノード
に、共通エッジが複数ある場合には、総当たりで生成す
る。 ステップ3 ステップ2で追加したノードのそれぞれについて、新し
い注目ノードに対してステップ2を繰り返す。ただし、
エッジは追加したものの、ノードは既にあるような場合
には、先には進まない。また、ーつも追加されない場合
には、その枝を終了する。 (注1) 積状態遷移グラフにノードを追加するとき、
解析式側の注目ノードがゴールノード(目的状態式を持
つノード)なら、積のノードもゴールノードとする。 (注2) 積状態遷移グラフにノードを追加するとき、
入力状態遷移グラフのノードにある状態属性を全て引き
継ぐ。 4.最短経路のパスを抽出 スタートノードから複数のゴールノードまでのパスか
ら、最短経路のパスを抽出(選択)する(ダイクストラ
のアルゴリズムを使用する)。 5.出力 抽出(選択)したパスを、分岐のない状態遷移グラフ
(すなわち、状態遷移の列)として出力する。パスが存
在しない場合には、スタートノードだけでエッジが存在
しない状態遷移グラフとして出力する。
【0017】(3)実施例の効果 以上のように、本実施例によれば、状態遷移グラフ生成
器30、パス選択器40、およびパス表示器50を使用
することにより、シーケンス制御システムの開発の設計
段階において、シーケンス制御システムの全ての可能な
挙動に対応するパスを状態遷移グラフ31として生成
し、その中からパス指定記述41に基づいて必要な挙動
に対応するパス42を選択し、表示・シミュレーション
することができる。したがって、設計者が試験・確認を
望むバグのある挙動の仕様を指定した場合に、バグのあ
る挙動だけを抽出してシミュレーションできるため、従
来よりデバッグの効率を格段に向上することができる。
器30、パス選択器40、およびパス表示器50を使用
することにより、シーケンス制御システムの開発の設計
段階において、シーケンス制御システムの全ての可能な
挙動に対応するパスを状態遷移グラフ31として生成
し、その中からパス指定記述41に基づいて必要な挙動
に対応するパス42を選択し、表示・シミュレーション
することができる。したがって、設計者が試験・確認を
望むバグのある挙動の仕様を指定した場合に、バグのあ
る挙動だけを抽出してシミュレーションできるため、従
来よりデバッグの効率を格段に向上することができる。
【0018】(4)他の実施例 なお、本発明は、前記実施例に限定されるものではな
く、例えば、シーケンス制御システムの言語は、SFC
とILを組み合わせた言語に限られず、また、プラント
モデルとしても、入出力付きペトリネットに限定されな
い。さらに、選択したパスのトレース・表示形式は、自
由に選択可能である。また、パス選択アルゴリズムの具
体的な内容は、自由に変更可能である。
く、例えば、シーケンス制御システムの言語は、SFC
とILを組み合わせた言語に限られず、また、プラント
モデルとしても、入出力付きペトリネットに限定されな
い。さらに、選択したパスのトレース・表示形式は、自
由に選択可能である。また、パス選択アルゴリズムの具
体的な内容は、自由に変更可能である。
【0019】
【発明の効果】以上説明したように、本発明によれば、
状態遷移グラフ生成部、パス選択部、およびパス表示部
を使用することにより、設計者が試験・確認を望む挙動
の仕様を指定した場合に、その挙動だけをシミュレーシ
ョンすることが可能な、デバッグの効率の高いシーケン
ス制御システムのシミュレーション装置を提供すること
ができる。
状態遷移グラフ生成部、パス選択部、およびパス表示部
を使用することにより、設計者が試験・確認を望む挙動
の仕様を指定した場合に、その挙動だけをシミュレーシ
ョンすることが可能な、デバッグの効率の高いシーケン
ス制御システムのシミュレーション装置を提供すること
ができる。
【図1】本発明によるシーケンス制御システムのシミュ
レーション装置の構成を示すブロック図。
レーション装置の構成を示すブロック図。
【図2】本発明によるシーケンス制御システムのシミュ
レーション装置の一実施例の構成を示すブロック図。
レーション装置の一実施例の構成を示すブロック図。
【図3】図2のシミュレーション装置で使用する制御プ
ログラムの一例を示す説明図。
ログラムの一例を示す説明図。
【図4】図2のシミュレーション装置で使用するプラン
トモデルの一例を示す説明図。
トモデルの一例を示す説明図。
【図5】図3の制御プログラムと図4のプラントモデル
から生成された状態遷移グラフ。
から生成された状態遷移グラフ。
【図6】図5の状態遷移グラフから選択されたパスのト
レース・表示結果を示す説明図。
レース・表示結果を示す説明図。
【図7】図2のシミュレーション装置で使用するパス指
定記述として、プロセス論理に基づくパス指定記述の構
文規則の一例を示す説明図。
定記述として、プロセス論理に基づくパス指定記述の構
文規則の一例を示す説明図。
10…制御プログラムシミュレータ 11…制御プログラム 20…プラントシミュレータ 21…プラントモデル 30…状態遷移グラフ生成器 31…状態遷移グラフ 40…パス選択器 41…パス指定記述 42,P…パス 50…パス表示器
Claims (1)
- 【請求項1】 制御プログラムシミュレータとプラント
シミュレータを使用して、全てのシミュレーション可能
な挙動に対応するパスを状態遷移グラフとして生成する
状態遷移グラフ生成部と、 前記状態遷移グラフ生成部によって生成された状態遷移
グラフから、試験・確認の必要な挙動に対応するパスを
選択するパス選択部と、 前記パス選択部によって選択されたパスを表示するパス
表示部と、を有することを特徴とする、シーケンス制御
システムのシミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5183910A JPH0744228A (ja) | 1993-07-26 | 1993-07-26 | シーケンス制御システムのシミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5183910A JPH0744228A (ja) | 1993-07-26 | 1993-07-26 | シーケンス制御システムのシミュレーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0744228A true JPH0744228A (ja) | 1995-02-14 |
Family
ID=16143960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5183910A Pending JPH0744228A (ja) | 1993-07-26 | 1993-07-26 | シーケンス制御システムのシミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744228A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010211481A (ja) * | 2009-03-10 | 2010-09-24 | Toshiba Corp | テストケース生成装置およびその生成方法、ならびにコンピュータプログラム |
-
1993
- 1993-07-26 JP JP5183910A patent/JPH0744228A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010211481A (ja) * | 2009-03-10 | 2010-09-24 | Toshiba Corp | テストケース生成装置およびその生成方法、ならびにコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03257671A (ja) | 設計取り込みシステム | |
| US5960182A (en) | Hardware-software co-simulation system, hardware-software co-simulation method, and computer-readable memory containing a hardware-software co-simulation program | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| JP2009283004A (ja) | モデルベース診断インタフェース | |
| Sokolov et al. | Workcraft: Ten years later | |
| Albergo et al. | Understanding xacro misunderstandings | |
| Gallagher | Visual impact analysis | |
| Shapiro | Validation of a VLSI chip using hierarchical colored Petri nets | |
| Materzok | Digitaljs: A visual verilog simulator for teaching | |
| KR100808257B1 (ko) | 임베디드 시스템 프로토타입 개발 지원 장치 및 방법 | |
| US5276854A (en) | Method of multiple CPU logic simulation | |
| JP4427002B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| JPH0744228A (ja) | シーケンス制御システムのシミュレーション装置 | |
| Nobe et al. | Lessons learned from a trial application of requirements modeling using statecharts | |
| Sypsas et al. | Computing similarities between virtual laboratory experiments models using petri nets | |
| Parasch et al. | Development and application of a designer oriented cyclic simulator | |
| Chen et al. | A component-based simulator for MIPS32 processors | |
| Ue et al. | Learning Support Technique of Software Visual Modeling Using Place/Transition Nets | |
| CN120874706B (en) | Chip verification method, device, system, apparatus, medium and program | |
| Romero et al. | A Computer Aided Verification Process for Engineered Systems | |
| Wohlers et al. | ADArC: Automated Design Tool for Arduino Circuits | |
| Kämpchen | Development of a Software to Show Hierarchical Netlists for an Open Source Chipdesign IDE Using the Eclipse Layout Kernel | |
| ECE | Automated Design Tool for Arduino Circuits | |
| Tsimbolynets et al. | Visualizing Semantic Methods: A Web-Based Educational Tool for Imperative Languages | |
| KR20250119480A (ko) | 모빌리티 시험장비 운영 및 표준화를 위한 디지털 트윈 시스템 |