JPH0744336B2 - 回路基板の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 回路基板の製造方法に関し、 金属ビアまたはその周辺部のセラミック基板に生じた空
隙により、セラミック基板上に被着した金属膜と金属ビ
アとの電気的接続が損なわれるのを防止することを目的
とし、 金属ビアを設けたセラミック基板を作成する工程と、前
記セラミック基板の少なくともその一面に金属膜を形成
する工程と、前記金属膜を形成したのち、前記金属ビア
およびその周辺部の上の金属膜の表面部分に、耐熱・耐
薬品性樹脂層を被覆する工程と、前記金属膜をホトエッ
チングし、前記金属ビアと接続した導体回路パターンを
形成する工程とを少なくとも備えたことを特徴とする製
造方法により回路基板を作成する。

〔産業上の利用分野〕

本発明は回路基板、とくに、多層に導体回路パターンを
積層したセラミック回路基板の製造方法に関する。

近年、半導体集積回路や混成集積回路の集積度が増し、
大規模化する傾向がますます強くなってきた。

これに伴い、これらの集積回路を搭載する回路基板も、
両面実装方式を始めとし、多層化されたプリント基板や
セラミック基板が多く使用されるようになってきた。

両面実装や多層セラミック基板においては、一般に、両
面の、あるいは両面および層間の金属膜からなる導体回
路パターン間を金属製の導通路でつなぐ必要がある。

通常、回路基板にスルー・ホール（またはバイア・ホー
ル）と呼ばれる小孔を穿ち、その小孔の内部壁に金属層
を被着形成して、上下または層間の金属膜あるいは回路
パターン間を導通させている。

最近、大形コンピュータをはじめとし、大規模の高速デ
ィジタル回路が多く用いられるようになり、上下または
層間の導体回路パターン間の接続部がますます多くなる
傾向があり、高性能かつ品質が安定で、信頼性の高い接
続導通部の形成方法が強く求められている。

〔従来の技術〕

上述のごとく、回路基板の両面あるいは層間の回路パタ
ーンを接続するために、スルー・ホールの内壁に金属層
を被着する方法が一般に用いられてきたが、高速のディ
ジタル回路においては、信号伝達の遅延時間を小さくす
るために、この接続導通部の電気抵抗をできるだけ小さ
くしなければならない。そこで、最近になって、スルー
・ホールの内壁だけでなく、その内部全体に金属を充填
した、いわゆる、金属ビアを形成して接続導通部を構成
する方法が行われるようになった。

第２図は従来の回路基板の製造方法を説明する断面図
で、各工程毎の変化がわかるようにそれぞれの断面図を
示した。

同図（イ）は金属ビアを設けたセラミック基板を作成す
る工程を示す断面図で、図中、１はセラミック基板で、
たとえば、アルミナなどの磁器製である。この図では簡
単のために、スルー・ホール１個を明けた１枚の板を示
したが、多数の小孔を明け、多層に積層したセラミック
基板を構成する場合もある。２は金属ビアでセラミック
板に明けられた小孔の中に、銅（Cu）あるいはタングス
テン（Ｗ）などの導電金属が密に充填された接続導通部
である。この金属ビア２は焼成前のセラミックシート
（通常グリーンシートと呼ばれている）に穿った小孔に
金属ペーストを充填し、金属が酸化しないように還元雰
囲気の中で、セラミック板１と同時焼成によって形成し
ている。

同図（ロ）は前記セラミック基板１の少なくともその一
面に金属膜を形成する工程を示す断面図で、図中、４
は、たとえば、スパッタ法で被着したCr/Cu/Crの３層金
属膜である。この例では上下両面に同じ構成の金属膜を
形成している。

同図（ハ）は上下両面の金属膜に、ホトエッチング法で
回路パターンを形成するためのホトレジスト塗布工程を
示す断面図で、７は金属膜４の上にコートされたホトレ
ジスト膜である。

同図（ニ）は回路パターンに合わせて露光・現像して、
ホトレジスト膜パターンを形成する工程を示す断面図で
ある。同図（ホ）は露出している金属膜をエッチング
後、ホトレジスト膜７を溶解・除去して金属膜の導体回
路パターン41を形成する工程を示す断面図である。

なお、この図では、導体回路パターン41は１層だけの場
合を示したが、絶縁膜を介して多層に導体回路パターン
を積層して多層回路基板を形成することが多い。

〔発明が解決しようとする課題〕

しかし、上記の金属ビアを設けたセラミック基板を作成
する工程において、セラミック基板１の焼成温度は1000
℃以上の高温であり、セラミックおよび金属ペーストは
何れも焼成時にガスを放出するので、セラミック板１お
よび金属ビア２の内部に微小な空孔を生ずる。

さらに、セラミックと金属とは熱膨張係数の差が大きい
ので、第２図（イ）に示したように、セラミックと金属
との境界には比較的大きな空隙３、または３′を生ずる
場合がある。このような空隙３または３′が存在するセ
ラミック基板１に、金属膜４を被着すると、その空隙部
分で金属膜のピンホール５が発生し易い〔同図
（ロ）〕。

さらに、金属膜４の上にホトレジスト膜７をコートした
際に、金属膜のピンホール５の上には、ホトレジスト膜
のピンホール８が同じように発生し易い〔同図
（ハ）〕。

このようなピンホール８が存在するホトレジスト膜を用
いて、金属膜４を化学エッチングにより導体回路パター
ン41を形成すると、レジスト膜のピンホール８を通って
エッチング液が侵入して、金属膜４を腐食し金属膜の腐
食孔９を生じることになる〔同図（ニ），（ホ）〕。

さらに、金属膜４のエッチングのあとのレジスト剥離時
に、レジスト剥離液によっても、金属膜４の腐食が一層
進行する場合がある。

この結果、金属膜４の腐食が著しい場合には、導体回路
パターン41と金属ビア２とが導通不良となったり、たと
え、導通不良とならないまでも、完成製品の信頼性低下
につながるという問題があり、その解決が必要であっ
た。

〔課題を解決するための手段〕

上記の課題は、金属ビア２を設けたセラミック基板１を
作成する工程と、前記セラミック基板１の少なくともそ
の一面に金属膜４を形成する工程と、前記金属膜４を形
成したのち、前記金属ビア２およびその周辺部の上の金
属膜４の表面部分に、耐熱・耐薬品性樹脂層６を被覆す
る工程と前記金属膜４をホトエッチングし、前記金属ビ
ア２と接続した導体回路パターン41を形成する工程とを
少なくとも備えた回路基板の製造方法により解決するこ
とができる。

〔作用〕

本発明によれば、金属ビア２の近傍に生じた空隙３に起
因する金属膜のピンホール５を、化学処理や加熱処理に
も安定な耐熱・耐薬品性樹脂層６によって被覆するの
で、そのあとに続くホトエッチング工程で、エッチング
液の侵入による金属膜４の腐食を防止することができ、
金属ビア２と金属膜４との接続が確実で安定した導体回
路パターン41を形成することが可能となる。

〔実施例〕

第１図は本発明の回路基板の製造方法を説明する断面図
である。

同図（イ）は金属ビア２を設けたセラミック基板１を作
成する工程を示したもので、セラミック基板１は、厚さ
１mmの焼成前のアルミナセラミックシートに、直径約80
μｍの複数の透孔を穿ち、その中にタングステン（Ｗ）
粉末入りのペーストを充填し、水素を含む還元雰囲気の
中で1600℃以上の温度で充分に焼成して、金属ビア２を
セラミック基板と同時形成した。この基板１の金属ビア
２近傍を顕微鏡で観察したところ、その多くに空隙３あ
るいは３′が確認された。

同図（ロ）は前記セラミック基板１の両面に金属膜４を
形成する工程を示し、連続スパッタ法によりCr/Cu/Crの
３層金属膜４を形成した。金属膜の厚さはセラミック基
板１に接している下の方から順に、Cr:50nm,Cu:3μm,C
r:200nmとした。金属ビア２の周辺の金属膜４には、幾
つかの金属製のピンホール５が確認された。

同図（ハ）は前記金属ビア２およびその周辺部の上の金
属膜４の表面部分に、耐熱・耐薬品性樹脂層６を被覆す
る工程を示したもので、耐熱・耐薬品性樹脂層としては
感光性のポリイミド樹脂を約10μｍの厚さにスピナーを
用いて被覆し、金属ビア２の周辺部を充分覆うように、
直径約300μｍφの大きさのポリイミド樹脂膜からなる
耐熱・耐薬品性樹脂層６をホトエッチングによって形成
した。ポリイミド樹脂は比較的厚い塗膜を容易に形成で
きるので、金属膜のピンホール５からのピンホールの伝
染は全く確認されなかった。

また、ポリイミド樹脂膜はホトエッチング液に極めて安
定であり、かつ、350℃以上の耐熱性があるので、製品
を完成するまでの後工程における加熱処理にも充分耐え
ることができた。

同図（ニ），（ホ），（ヘ）は前記金属ビア２と接続し
た導体回路パターン41を形成する工程を示したもので、
ポリイミド樹脂層をつけた金属膜４の上にホトレジスト
膜７をスピンコートしたのち、通常のホトエッチング法
によって導体回路パターン41を形成した。

以上の本発明方法の製造工程により製造された回路基板
11を観察および測定した結果、導体回路パターン41の腐
食はなく、金属ビア２と導体回路パターン41の電気的接
続は確実かつ安定に行われていることを確認した。

本実施例では導体回路パターンは１層のみの場合につい
て説明したが、多層導体回路パターンを形成する回路基
板の場合にも適用できることは言うまでもない。

さらに、セラミック基板１が、内部に導体回路パターン
を複数層含んでいる多層セラミック基板であってもよい
ことは勿論である。

〔発明の効果〕

以上述べたように、本発明によればセラミック基板に設
けた金属ビアの周辺部に生じた空隙に起因する、導体回
路パターンと金属ビアとの接続不良を防止できるので、
回路基板およびそれを用いた集積回路装置の品質・信頼
性の向上に寄与するところが極めて大きい。

【図面の簡単な説明】

第１図は本発明の回路基板の製造方法を説明する図、 第２図は従来の回路基板の製造方法を説明する図であ
る。 図において、 １はセラミック基板、２は金属ビア、３は空隙、４は金
属膜、５は金属膜のピンホール、６は耐熱・耐薬品性樹
脂層、７はホトレジスト膜、８はレジスト膜のピンホー
ル、９は金属膜の腐食孔である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 和泉 和之 神奈川県川崎市中原区上小田中1051番地 富士通株式会社内 (72)発明者 米田 吉弘 神奈川県川崎市中原区上小田中1051番地 富士通株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】金属ビア（２）を設けたセラミック基板
   （１）を作成する工程と、 前記セラミック基板（１）の少なくともその一面に金属
   膜（４）を形成する工程と、 前記金属膜（４）を形成したのち、前記金属ビア（２）
   およびその周辺部の上の金属膜（４）の表面部分に、耐
   熱・耐薬品性樹脂層（６）を被覆する工程と、 前記金属膜（４）をホトエッチングし、前記金属ビア
   （２）と接続した導体回路パターン（41）を形成する工
   程とを少なくとも含むことを特徴とした回路基板の製造
   方法。