JPH0744398A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【構成】 通常処理プログラム（実行ブロック１０）及
び複数の例外処理ハンドラのプログラム（例外ハンドラ
ブロック１１）と共に、各例外処理ハンドラが選択され
て実行する必要のある通常処理プログラムの実行状態と
例外状況を予めコード化して各例外処理ハンドラ毎に用
意し、各例外処理ハンドラと結合してプログラムコード
中の情報として付加（例外ハンドラテーブル１２）して
おく。 【効果】 例外処理プログラムを付加するための通常処
理プログラムに必要なオーバヘッドをゼロにすることが
可能となっている。すなわち例外処理の有無が通常処理
プログラムの処理量に全く影響を与えない例外処理機構
が実現可能となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例外処理機構を実現す
るプログラム言語のコンパイラやインタプリタ、及びＣ
ＰＵ（中央処理ユニット）を有する情報処理装置に関す
るものである。

【０００２】

【従来の技術】従来より、コンピュータのプログラムに
おいて例外的状況が検出された場合の処理プログラム
を、通常の処理プログラムとは別のプログラム、すなわ
ち例外ハンドラとして分離しておき、このハンドラを制
御する手段を言語やＣＰＵが提供することで、プログラ
ムの頑強性や一般性、及び正しさを高め、複雑さを低減
させることに役立つことがよく知られている。

【０００３】そのなかで、例外ハンドラを通常処理プロ
グラムの実行に伴って動的に定義し、プログラムが例外
状況に遭遇した場合に例外ハンドラが動的に選択されて
実行される制御形態がいくつかの言語のために提案さ
れ、実装も行われている。

【０００４】その例としては、ANSI X3J16 C++言語標準
化委員会では try、catch とthrowが提案され、また同
じくANSI X3J13 Common Lisp言語標準化委員会ではコン
ディションシステムが仕様として提案されている。

【０００５】実装としては、Microsoft 社のC/C++ Vers
ion 7.0 が ANSI C++ での仕様を従来のＣ言語ライブラ
リにあるsetjmp/longjmp関数を使ってマクロとして実装
し、またC++ やLisp言語とは異なるが、ParcPlace Syst
ems 社のSmalltalk Release4 ではハンドラ定義メソッ
ドでブロッククロージャをコンテクストにリンクしてお
くことで同様な例外処理機構を実装している例が挙げら
れる。

【０００６】

【発明が解決しようとする課題】ところで、前述したよ
うな従来の実装方法においては次のような欠点がある。
すなわち、setjmpや例外ハンドラを定義する関数等を呼
び出して例外時に制御を移す場所を保存し、例外が検出
されて例外ハンドラを実行する時に保存された制御移行
場所を復元する方法では、通常処理において実行状態と
例外ハンドラの結合と分離の処理とを行わなければなら
ず、実行されない可能性がある例外処理の準備のために
余分な処理を通常処理が行う必要がある。この余分な処
理は、例外処理が行われる確率は通常処理に比べて非常
に低いという性質を考慮すれば通常処理に負わせるオー
バヘッドとして好ましくない。

【０００７】そこで、本発明は、上記のオーバヘッドの
問題を解決するためのものであり、例外処理プログラム
を付加するための通常処理プログラムに必要なオーバヘ
ッドをゼロにすることを可能にすること、すなわち例外
処理の有無が通常処理プログラムの処理量に全く影響を
与えない例外処理機構を有する情報処理装置を提供する
ことを目的とするものである。

【０００８】

【発明を解決するための手段】上記目的を達成するため
に、本発明の情報処理装置は、コンピュータプログラム
を通常処理プログラムと複数の例外処理ハンドラに分離
してコード化し、上記例外処理ハンドラの定義を上記通
常処理プログラムの実行により動的に行い、例外検出時
において上記通常処理プログラムの実行状態に基づいて
上記例外処理ハンドラを動的に選択して実行する制御を
行うものであり、所定の規則に則った第１の例外処理ハ
ンドラから第２の例外処理ハンドラへの制御の移動（す
なわち、第１の例外処理ハンドラから当該第１の例外処
理ハンドラよりも一般的な第２の例外処理ハンドラへの
制御の移動）の行程と、例外処理ハンドラの実行制御状
態の消去及び当該例外処理ハンドラを定義した実行環境
の回復の行程と、例外処理ハンドラから例外起動点への
制御の復帰の行程と、例外処理ハンドラと例外起動点の
パラメータ交換の行程と、例外処理ハンドラが定義され
た実行環境での当該例外処理ハンドラの実行の行程と、
例外処理を多重化する多重例外の行程とを行う制御手段
を有してなり、例外処理ハンドラの有無が通常処理プロ
グラムの処理量に影響を与えないことを特徴とするもの
である。

【０００９】ここで、本発明の情報処理装置では、上記
例外処理ハンドラを選択するために、各例外処理ハンド
ラに選択されるべき通常処理プログラムの実行状態情報
を付加し、コード化されたプログラムに予め情報として
含めておくようにしている。また、上記例外検出時に
は、例外検出時の通常プログラムの実行状態と各例外処
理ハンドラに付加された上記通常処理プログラムの実行
状態情報とを比較することにより例外処理ハンドラを選
択し、実行制御を行うようにする。さらに、上記制御手
段は、１本のスタックで制御するようにしている。

【００１０】言い換えれば、本発明の情報処理装置で
は、例外処理機構を実現するために、通常処理プログラ
ム及び複数の例外処理ハンドラのプログラムと共に、各
例外ハンドラが選択されて実行する必要のある通常処理
プログラムの実行状態と例外状況を予めコード化して各
例外ハンドラ毎に用意し、各例外ハンドラと結合してプ
ログラムコード中の情報として付加しておくようにして
いる。

【００１１】より具体的に言うと、本発明による例外処
理機構は、処理プログラムや例外ハンドラの実行状態を
保持して実行し制御する実行制御手段と、例外状況を検
出する検出手段と、例外検出時の通常処理プログラムの
実行状態及び例外状況と例外ハンドラにコード化されて
付加された実行状態及び例外状況を比較し複数の例外ハ
ンドラの中から実行すべき例外ハンドラを検索し選択す
る検索手段により実現されるものである。

【００１２】すなわち、本発明による例外処理機構は、
複数準備されて動的に定義された例外処理ハンドラが通
常処理プログラムの実行状態に基づいて動的に選択され
るような動的スコープを持つ前述した例外処理形態のた
めのものであって、検出された例外状況は例外コードと
してコード化され、その例外コードに対応した例外ハン
ドラが例外検出時の通常処理プログラムの実行状態に応
じて選択され実行される形態のためのものである。

【００１３】なお、前記プログラムの実行状態とは、例
えば、Ｃ言語では、どの関数のどの式や文から呼び出さ
れた関数がその時点でどの式や文を実行しているかを表
し、ＣＰＵのレベルから見た場合はその時点のスタック
の内容やプログラムカウンタ（ＰＣ）の内容である。
上記の形態によりプログラムされた例外ハンドラは、通
常の処理プログラムの実行に伴って有効になったり無効
になったりする。

【００１４】

【作用】本発明によれば、通常処理プログラム及び複数
の例外処理ハンドラのプログラムと共に、各例外処理ハ
ンドラが選択されて実行する必要のある通常処理プログ
ラムの実行状態と例外状況を予めコード化して各例外処
理ハンドラ毎に用意し、各例外処理ハンドラと結合して
プログラムコード中の情報として付加しておくようにし
ており、例外検出時に、例外検出時の通常プログラムの
実行状態と各例外処理ハンドラに付加された通常処理プ
ログラムの実行状態情報とを比較することにより例外処
理ハンドラを選択し、実行制御を行うことで、例外処理
ハンドラの有無が通常処理プログラムの処理量に影響を
与えない。

【００１５】

【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。

【００１６】図１には本発明の情報処理装置の概略的な
構成を示す。

【００１７】本発明実施例の情報処理装置は、コンピュ
ータプログラムを通常処理プログラムと複数の例外処理
ハンドラに分離してコード化し、上記例外処理ハンドラ
の定義を上記通常処理プログラムの実行により動的に行
い、例外検出時において上記通常処理プログラムの実行
状態に基づいて上記例外処理ハンドラを動的に選択して
実行する制御を行うものであり、図１に示す制御手段で
あるＣＰＵ１００は、所定の規則に則った第１の例外処
理ハンドラから第２の例外処理ハンドラへの制御の移動
（すなわち例えば、第１の例外処理ハンドラから当該第
１の例外処理ハンドラよりも一般的な第２の例外処理ハ
ンドラへの制御の移動）の行程と、例外処理ハンドラの
実行制御状態の消去及び当該例外処理ハンドラを定義し
た実行環境の回復の行程と、例外処理ハンドラから例外
起動点への制御の復帰の行程と、例外処理ハンドラと例
外起動点のパラメータ交換の行程と、例外処理ハンドラ
が定義された実行環境での当該例外処理ハンドラの実行
の行程と、例外処理を多重化する多重例外の行程とを行
い、例外処理ハンドラの有無が通常処理プログラムの処
理量に影響を与えないことを特徴とするものである。

【００１８】先ず、図１の構成の具体的な説明に先立
ち、本実施例の情報処理装置における例外処理機構の実
現方法について説明する。本発明実施例装置における例
外処理機構は、仮想ＣＰＵのアーキテクチャにおける例
外処理用の仮想ＣＰＵ命令及び例外シーケンスとして実
現しており、その詳細について説明する。なお、以下の
説明では、本発明の理解のみを目的とし、無用な複雑さ
を避けるため、通常の汎用ＣＰＵなら必ず持っていると
考えられるようなＣＰＵの機能及び、関数呼び出し等の
実現方法などについては詳細に説明していない。

【００１９】図２及び図３には、仮想ＣＰＵにおけるレ
ジスタ（図１のＲＡＭ１３０の仮想ＣＰＵメモリ格納領
域１０３に対応する）を示し、プログラミングモデルを
示している。

【００２０】この仮想ＣＰＵのワードサイズは、３２ビ
ットである。図２及び図３のように、仮想ＣＰＵは、１
個のスタック７とスタックポインタ（ＳＰ）１を持ち、
実行しているプログラムの命令をポイントするプログラ
ムカウンタ（ＰＣ）２を持つ。また、この仮想ＣＰＵ
は、関数定義と呼び出しをサポートし、スタック上に関
数の呼び出し状態とローカル変数の保存場所を示すため
のフレームポインタ（ＦＰ）４を持っている。また、現
在実行が行われている関数のアドレスをポイントする関
数ワードフレームポインタ（ＷＰ）３をも持つ。例外状
態フレームポインタ（ＥＳ）５と例外引数フレームポイ
ンタ（ＥＰ）６は、例外処理のためのスタックフレーム
がスタックに置かれた場合に、その例外状態と例外引数
の保存場所をそれぞれポイントする。

【００２１】次に、図４〜図６を用いて、関数のデータ
構造について説明する。図４には関数ワードフレーム８
を、図５には関数命令フレーム９（例えばＮ個のハンド
ラ付き実行ブロックを持つ）を、図６には例外ハンドラ
テーブル１２を示している。なお図４の関数ワードフレ
ーム８のextbleフィールド１９のextblは例外ハンドラ
テーブルアドレスが格納されているフィールドのワード
オフセット値［Ｉ］であり、localsは関数の引数とロー
カル変数の個数の合計、lvars は関数のローカル変数の
数である。

【００２２】定義された関数は、この図４〜図６で示す
ような構造でメモリに置かれ、関数が参照される場合
は、図４の関数ワードフレーム８のアドレスにより参照
される。図４の関数のワードフレーム８には関数が参照
するワード単位の定数が並んで配置され、図５の関数命
令フレーム９にはバイト単位でコード化された仮想ＣＰ
Ｕ命令による関数の命令列（instruction ）が配置され
る。

【００２３】実行中の関数の関数ワードフレーム８は、
常に図２のＷＰレジスタ（関数ワードフレームポイン
タ）３でポイントされ、実行中の命令は図２のＰＣレジ
スタ（プログラムカウンタ）２でポイントされている。

【００２４】例外処理を行う部分は、２個の命令ブロッ
クすなわち図５の実行ブロック１０と例外ハンドラブロ
ック１１で構成する。実行ブロックの命令は、連続した
アドレスに置く。実行ブロックの命令を実行している途
中に例外が検出された場合、対応する例外ハンドラブロ
ックが起動対象となる。例外ハンドラブロックと実行ブ
ロックとは必ず同一関数内にある。

【００２５】１個の実行ブロックには、必ず対応する１
個の例外ハンドラブロックを持つため、２個合わせて例
外ハンドラ付きブロックと呼ぶ。１つの関数は複数の例
外ハンドラ付きブロックを持つことができる。例外ハン
ドラ付きブロックを持つ関数は、必ず１個の図６に示す
例外ハンドラテーブル１２を持つ。例外ハンドラテーブ
ルのエントリ１３は、実行ブロックの命令が置かれてい
るアドレスの範囲１４，１５とそれに対応する例外ハン
ドラブロックの先頭アドレス１７及び処理する例外の例
外コード（処理受付可能な例外コード）１６で構成され
る。１つの関数は、複数の例外ハンドラ付きブロックを
持つ場合、このハンドラテーブルエントリ１３が複数配
置される。

【００２６】例外ハンドラテーブルのアドレスは関数ワ
ードフレーム８内の任意のオフセット[I]１８にあるワ
ードにセットし、関数ワードフレーム８の０番目のワー
ドの下から１６ビット目から２３ビット目の８ビット
（extbl フィールド）１９にテーブルアドレスをセット
したワードのオフセット値[I] をセットしておく。ま
た、例外ハンドラ付きブロックを持たない関数ではこの
extbleフィールド１９にはゼロをセットする。

【００２７】例外ハンドラ付きブロックは、ネストする
ことも可能である。１個の関数内でネストすることもで
き、また例外ハンドラ付きブロックを実行中に他の関数
の呼び出しを行い、その呼び出された関数内で例外ハン
ドラ付きブロックを実行することでもネストされる。１
個の関数内でネストする場合も例外ハンドラテーブルに
複数のハンドラエントリを保持し、エントリの順番はネ
ストの内側のものから外側のものになるように並べる。

【００２８】関数が呼び出された場合のスタックフレー
ム２０の構造は、図７のように、各ローカル変数，Call
er WP , Caller PC , Caller FP 等からなっている。

【００２９】また、例外が検出され例外シーケンスが起
動された場合に作られるスタックフレーム２１の構造
は、図８に示すように、例外引数フレームと、例外状態
フレームとからなり、上記例外引数フレームには例外引
数が、上記例外状態フレームには、Initiator ES, Init
iator EP, Initiator WP, Initiator PC, Initiator F
P, Catcher WP, Catcher PC, Catcher FP、予約（未使
用）、ハンドラエントリインデックス、例外コードから
なっている。

【００３０】また、仮想ＣＰＵでの例外処理のための命
令として、以下に示す４個の命令が用意されている。

【００３１】1) Raise Exception 2) Continue Exception 3) Return Exception 4) Unwind Stack

【００３２】例外シーケンスは Raise Exception命令に
より起動されるか、あるいは、通常の命令実行時に仮想
ＣＰＵがＣＰＵ内部で例外検出を行って起動する場合も
あるが、両者とも例外処理のための部分の動作は同じで
あるため、ここでは、RaiseException での起動を例に
して説明する。

【００３３】以上に示す４個の命令のなかで、1)を除く
2), 3), 4)の命令は例外ハンドラ内だけで実行できる命
令であり、1)は通常処理プログラムと例外ハンドラのど
ちらにおいてでも実行できる命令である。

【００３４】図９と図１４は例外シーケンスでのいくつ
かの時点でのスタックスナップショットの例を示すもの
である。なお、図９については、図を見やすくするため
にこの図９を図中一点鎖線で４分割し、それぞれを拡大
して図１０〜図１３に示す。また、図１４についても同
様に、図を見やすくするためにこの図１４を図中一点鎖
線で４分割し、それぞれを拡大して図１５〜図１８に示
す。

【００３５】以下、この図９と図１４のスタックスナッ
プショットの例と、図１９〜図２４のフローチャートを
参照して各例外処理命令と例外シーケンスの詳細な動作
について説明する。

【００３６】図１９に例外の起動を行うプログラムのシ
ーケンスフローを示す。先ず、ステップＳ１７で例外ハ
ンドラへのパラメータとなる例外引数をスタックにプッ
シュし、ステップＳ１８で例外の種類と理由を識別する
ための例外コードをスタックにプッシュする。そして、
ステップＳ１９でRaise Exception 命令を実行する。こ
の時点でのスタックの状態とレジスタのポイント位置を
図９と図１４の図中Ｐ１に示す。

【００３７】図２０は、Raise Exception 命令が実行さ
れた時の仮想ＣＰＵの動作のフローチャートを示してい
る。この図２０において、Raise Exception 命令が実行
開始されると、先ずステップＳ１において仮想ＣＰＵ
は、例外スタックフレームをスタックにプッシュし、Ｅ
Ｓレジスタ（例外状態フレームポインタ５）は例外状態
フレームをポイントするように設定され、ＥＰレジスタ
（例外引数フレームポインタ６）は例外引数フレームを
ポイントするように設定される。この段階ではフレーム
内のInitiatorES，Initiator EP，Initiator FP, Initi
ator PC, Initiator WPのフィールドにはRaise Excepti
on が実行された時点でのレジスタの内容がセーブされ
て設定が行われるが、ハンドラエントリインデックスと
Catcher FP, Catcher PC, Catcher WPには内容が設定さ
れず、フレーム内にその領域だけが確保されている状態
である。また、この時点でのＷＰ，ＰＣ，ＦＰレジスタ
（関数ワードフレームポインタ３，プログラムカウンタ
２，フレームポインタ４）はRaise Exception 命令を実
行した時点での関数の実行状態を示している。

【００３８】その後、仮想ＣＰＵはステップＳ２に進
む。このステップＳ２のステップＳ２Ａにおいて、ＷＰ
（関数ワードフレームポインタ３）でポイントされてい
る関数が例外ハンドラテーブルを持っている場合（Ｙｅ
ｓ）は、ステップＳ２Ｂに進む。このステップＳ２Ｂに
おいては、ＰＣレジスタ（プログラムカウンタ２）の内
容が実行ブロックのアドレス範囲内にあって、かつ例外
コードを処理受付可能な例外コードして持っているか、
あるいはゼロの処理受付可能な例外コードを持つ例外ハ
ンドラのエントリがその例外ハンドラテーブルの先頭か
ら順番にサーチされる。その後、ステップＳ２Ｃに進
む。

【００３９】また、ステップＳ２Ａにおいて、ＷＰ（関
数ワードフレームポインタ３）でポイントされている関
数が例外ハンドラテーブルを持たない（Ｎｏの場合）
か、或いはステップＳ２Ｂの次のステップＳ２Ｃにおい
てテーブル内をサーチしてもエントリが見つからなかっ
た場合（Ｎｏ）は、ステップＳ３にすすむ。仮想ＣＰＵ
はこのステップＳ３において、現在実行中の関数を呼び
出した関数が関数からリターンするためにスタックに保
存している仮想ＣＰＵの実行状態を関数スタックフレー
ムからＦＰレジスタ（フレームポインタ４）をベースに
してアクセスし、ＷＰ，ＰＣ，ＦＰレジスタ（関数ワー
ドフレームポインタ３，プログラムカウンタ２，フレー
ムポインタ４）に回復した後、ステップＳ２に戻ってハ
ンドラのサーチが繰り返される。関数の呼び出しチェイ
ンをたどってサーチを繰り返した結果、呼び出し元がな
くなった場合の動作についてはフローに示されていない
が、その場合の仮想ＣＰＵは致命的エラー状態となる。

【００４０】また、上記ステップＳ２Ｃにおいて、例外
ハンドラテーブルをサーチして条件を満たすハンドラエ
ントリが見つかった場合（Ｙｅｓ）は、ステップＳ４に
進む。仮想ＣＰＵは、このステップＳ４において、その
ハンドラを持つ関数が実行されていた時点のＷＰ，Ｐ
Ｃ，ＦＰレジスタ（関数ワードフレームポインタ３，プ
ログラムカウンタ２，フレームポインタ４）を、例外状
態フレームのCatcher WP,Catcher PC,Catcher FPの各フ
ィールドにセーブし、見つかったエントリのテーブル上
でのインデックスを同様に例外状態フレームのハンドラ
エントリインデックスに設定する。

【００４１】その後、ステップＳ５に進み、このステッ
プＳ５において、ハンドラエントリのハンドラブロック
先頭アドレスを参照してそれをＰＣレジスタ（プログラ
ムカウンタ２）に設定し、Raise Exception 命令の実行
は終了する。この時点でのスタックの状態とレジスタの
ポイント位置を図９と図１４の図中Ｐ２に示す。その後
は、ＰＣ（プログラムカウンタ２）でポイントされたハ
ンドラブロックの先頭の仮想ＣＰＵ命令から逐次実行が
開始される。

【００４２】なお、図２０のフローチャート中の ^*ＸＸ
は、ＸＸでポイントされているメモリの内容を表し、Ｘ
Ｘ．ＹＹはメモリＸＸのＹＹというフィールドの内容を
表している。

【００４３】図２１には、例外ハンドラブロックでの処
理シーケンスフローを示している。この図２１におい
て、ステップＳ２１は例外ハンドラでの処理の本体で、
ここでは例外ハンドラのブロックがある関数と同じコン
テクストで実行されるので、その関数の引数とローカル
変数は例外起動時の内容を保持したままでアクセスで
き、その他ＥＰ, ＥＳレジスタ（例外引数フレームポイ
ンタ６，例外状態フレームポインタ５）をベースにした
例外引数と例外状態フレームの参照も可能である。その
後、例外ハンドラブロックでの処理を終了するには、フ
ローチャートでは図示していないが例外ハンドラでの処
理結果や例外の種類による条件を判断をしたうえで、３
つの選択が可能である。

【００４４】この例外ハンドリングシーケンスにおい
て、ステップＳ２２を選択した場合は、Continue Excep
tion命令を実行する。

【００４５】上記Continue Exception命令が実行された
場合の仮想ＣＰＵの動作フローチャートを図２２に示
す。この図２２のフローチャートにおいて、Continue E
xception命令が実行開始されると、先ず、ステップＳ６
において仮想ＣＰＵは、ＥＳレジスタ（例外状態フレー
ムポインタ５）でポイントされている例外状態フレーム
より、Catcher FP,Catcher PC, Catcher WPフィールド
の内容をそれぞれＦＰ，ＰＣ，ＷＰレジスタ（関数ワー
ドフレームポインタ３，プログラムカウンタ２，フレー
ムポインタ４）に回復し、ハンドラエントリインデック
スフィールドから、ハンドラテーブルのサーチ続行のた
めのテーブルインデックスを取り出す。

【００４６】その後、上記仮想ＣＰＵはステップＳ７内
のステップＳ７Ａにおいて、RaiseException 命令での
ハンドラ検索条件ステップＳ２Ｂと同じ条件に合致する
ハンドラエントリをＷＰ（回数ワードフレームポインタ
３）でポイントされている関数の例外ハンドラテーブル
のテーブルインデックスで示される位置からからサーチ
する。

【００４７】次のステップＳ７Ｂにおいてサーチして見
つからなかった場合（Ｎｏ）は、ステップＳ８に進む。
このステップＳ８において、ハンドラテーブルサーチの
ためのテーブルインデックスはゼロに設定し、次回のサ
ーチに備える。

【００４８】その後、ステップＳ９に進む。このステッ
プＳ９のステップＳ９Ａにおいては、現在実行中の関数
を呼び出した関数が関数からリターンするためにスタッ
クに保存している仮想ＣＰＵの実行状態をＦＰレジスタ
（フレームポインタ）をベースにして関数スタックフレ
ームからアクセスし、ＷＰ，ＰＣ，ＦＰレジスタ（関数
ワードフレームポインタ３，プログラムカウンタ２，フ
レームポインタ４）に回復し、次のステップＳ９Ｂでは
ＷＰ（関数ワードフレームポインタ３）でポイントされ
ている関数が例外ハンドラテーブルを持つ関数であるま
で関数呼び出しチェイン上でのサーチが行われる。この
ステップＳ９Ｂで、例外ハンドラテーブルが見つかった
場合（Ｙｅｓ）は、ステップＳ７に戻ってハンドラエン
トリのサーチが繰り返される。

【００４９】また、ステップＳ７において例外ハンドラ
テーブルをサーチして条件を満たすハンドラエントリが
見つかった場合（ステップＳ７ＢでＹｅｓとなる場
合）、仮想ＣＰＵはステップＳ１０に進む。このステッ
プＳ１０においては、そのハンドラを持つ関数が実行さ
れていた時点のＷＰ，ＰＣ，ＦＰレジスタ（関数ワード
フレームポインタ３，プログラムカウンタ２，フレーム
ポインタ４）を例外状態フレームのCatcher WP, Catche
r PC, Catcher FPの各フィールドにセーブし、見つかっ
たエントリのテーブル上でのインデックスを同様に例外
状態フレームのハンドラエントリインデックスに設定す
る。

【００５０】その後、ステップＳＳ１１において、ハン
ドラエントリのハンドラブロック先頭アドレスを参照し
てそれをＰＣレジスタ（プログラムカウンタ２）に設定
し、Continue Exception命令の実行は終了する。この時
点でのスタックの状態とレジスタのポイント位置を図９
と図１４の図中Ｐ３に示す。その後は、ＰＣ８プログラ
ムカウンタ２）でポイントされた例外ハンドラブロック
の先頭の仮想ＣＰＵ命令から新たな例外ハンドラシーケ
ンスとして逐次実行が開始される。

【００５１】また、図２１の例外ハンドリングシーケン
スにおいてステップＳ２３を選択した場合、Unwind Sta
ck命令を実行する。

【００５２】Unwind Stack命令が実行された場合の仮想
ＣＰＵの動作フローチャートを図２３に示す。

【００５３】このフローチャートにおいて、Unwind Sta
ck命令が実行開始されると、ステップＳ１２のステップ
Ｓ１２ＡにおいてＥＳとＥＰレジスタ（例外状態フレー
ムポインタ５と例外引数フレームポインタ６）をＥＳレ
ジスタでポイントされている例外状態フレームのInitia
tor ES, Initiator EPフィールドから回復し、次のステ
ップＳ１２Ｂで現在実行中の関数の実行の途中で生成さ
れた例外フレームをスタックからすべて取り除かれたか
否かの判断を行い、取り除かれていないときはすべてス
タックより取り除く。

【００５４】その後、ステップＳ１３において、現在実
行中の関数の局所的なスタックの状態を空にする。すな
わちここでは、スタックはこの関数が最初に呼び出され
た状態と同じに戻り、Unwind Stack命令の実行は終了す
る。この時点でのスタックの状態とレジスタのポイント
位置を図９の図中Ｐ４に示す。

【００５５】その後は、図２１において示した例外ハン
ドラブロックの処理シーケンスに戻り、Unwind Stack命
令の次の仮想ＣＰＵ命令から逐次実行が行われるが、ス
テップＳ２４のように関数内のどこかの通常処理プログ
ラムにブランチを行うのが一般的である。このように、
例外ハンドリングシーケンスにおいてステップＳ２３が
選択された場合、図１９の例外起動シーケンスのステッ
プＳ２０へ戻るための情報をすべて消滅させるので、決
して例外起動シーケンスが回復されて終了することはな
い。

【００５６】上述のUnwind Stack命令の機構例では、ス
タック内容をポップして削除するだけであったが、関数
スタックフレームをポップすることで制御の継続が消滅
してしまうと問題を生じる関数の後処理を行わせるた
め、Unwind Stackの実行時に起動されるUnwindプロテク
ションハンドラをその関数内に定義させておき、それを
Unwind Stack命令実行時に起動させることが、Raise Ex
ception命令でのハンドラのサーチと同様な機構をUnwin
d Stack命令においても同様に適用して付加することが
可能である。

【００５７】図２１の例外ハンドリングシーケンスにお
いてステップＳ２５を選択した場合、ハンドラのリター
ン値をスタックにプッシュし、ステップＳ２６において
Return Exception命令を実行する。

【００５８】Return Exception命令が実行された場合の
仮想ＣＰＵの動作フローチャートを図２４に示す。ま
た、Return Exception命令の実行直前でのスタックの状
態とレジスタのポイント位置を図１４のＰ５に示す。

【００５９】図２４のフローチャートにおいて、Return
Exception命令が実行されると、仮想ＣＰＵはステップ
Ｓ１４において、スタックのトップにある例外ハンドラ
のリターン値を取っておく。そして、ステップＳ１５に
おいてＥＳ（例外状態フレームポインタ５）でポイント
されている例外状態フレームのInitiator WP, Initiato
r PC, Initiator FP, Initiator EP, Initiator ESフィ
ールドの内容をそれぞれＷＰ，ＰＣ，ＦＰ，ＥＰ，ＥＳ
レジスタ（関数ワードフレームポインタ３，プログラム
カウンタ２，フレームポインタ４，例外引数フレームポ
インタ６，例外状態フレームポインタ５）に回復し、例
外状態フレームと例外引数フレームをスタックからポッ
プして取り除く。

【００６０】次のステップＳ１６において、ステップＳ
１４で取っておいた例外ハンドラのリターン値をスタッ
クのトップに置き、Return Exception命令の実行は終了
する。この時点でのスタックの状態とレジスタのポイン
ト位置を図１４の図中Ｐ６に示す。その後は、例外ハン
ドラを起動したRaise Exception命令を実行した関数の
実行状態での例外起動シーケンスに戻るので図１９のス
テップＳ２０において、Raise Exception命令の次の仮
想ＣＰＵ命令からの逐次実行が再開され、例外ハンドラ
のリターン値をポップして受け取り、例外起動シーケン
スが終了する。

【００６１】上述した本実施例で多重例外が発生した場
合も、例外処理状態はスタックフレームとしてスタック
されるので、例外起動点に復帰も矛盾なく可能であり、
また、Unwind Stack命令では多重の例外スタックフレー
ムをまとめて消去することも可能となっている。

【００６２】図１に戻って、本実施例装置のＣＤ−ＲＯ
Ｍドライブ１０６は、装荷されたソフトウェアパッケー
ジのメディア（上記ＣＤ−ＲＯＭディスク１１１）から
データを読み出す。ここで、このディスク１１１に記録
されているデータには、前述した通常処理プログラム及
び複数の例外処理ハンドラのプログラムと共に、各例外
ハンドラが選択されて実行する必要のある通常処理プロ
グラムの実行状態と例外状況を予めコード化して各例外
処理ハンドラ毎に用意し、各例外処理ハンドラと結合し
てプログラムコード中の情報として付加しておくように
している。上記通常処理プログラム及び例外処理ハンド
ラのプログラムと、当該例外処理ハンドラに付加された
情報が、仮想ＣＰＵ命令（仮想ＣＰＵプログラム）とし
て、例えばディスク１１１の最内周の上記仮想ＣＰＵプ
ログラム領域１１２に記録されている。当該仮想ＣＰＵ
プログラムが、ＲＡＭ１３０の仮想ＣＰＵメモリ格納領
域１０３に格納される。

【００６３】また、本実施例装置のＣＰＵ１００は、バ
ス１０８に接続された各装置（例えばキーボード等のキ
ー入力装置７、ＣＤ−ＲＯＭドライブ１０６、後述する
ＭＰＥＧデコーダ１０５、ＣＲＴディスプレイコントロ
ーラ１０９等）の制御や、各種データの送受を中心的に
行う。このＣＰＵ１００は、仮想ＣＰＵインタプリタプ
ログラム格納領域１０２に格納されている仮想ＣＰＵイ
ンタプリタプログラムに基づいて、上記バス１０８に接
続された上記ＲＡＭ１３０の仮想ＣＰＵメモリ格納領域
１０３に格納された上記仮想ＣＰＵプログラムを解釈し
て実行することで前述したように例外処理機構を実現す
る。

【００６４】また、仮想ＣＰＵプログラムは、上記バス
１０８に接続された各装置の制御を高レベルで行い、Ｃ
Ｄ−ＲＯＭ製作者の意図した制御が最終的に行われる。

【００６５】なお、本実施例装置は、いわゆるＭＰＥＧ
（Moving Picture Expert Group)デコーダ１０５をも有
しており、上記ＣＤ−ＲＯＭディスク１１１上に記録さ
れた圧縮画像データを当該ＭＰＥＧデコーダ１０５によ
ってデコードし、この画像データが画像バッファメモリ
１０４を介してＣＲＴディスプレイコントローラ１０９
により制御されるＣＲＴディスプレイ１１０に表示され
るようになっている。また、上記ディスプレイ１１０
は、ＣＲＴ（陰極線管）のみならず、他の表示装置（例
えば液晶表示装置）を用いることも可能である。この場
合、コントローラ１０９はその表示装置に応じた制御を
行う。

【００６６】以上説明してきた本発明の実施例では、例
外ハンドラが有効な処理プログラムのアドレス範囲とそ
れに対応する例外ハンドラのアドレスをテーブルにして
予め用意しておく。そして、例外が起動された時点にな
って初めてこのテーブルとスタックフレームのサーチが
行われる。従って、通常処理プログラムのＣＰＵ命令内
容は例外ハンドラの有無には全く無関係であり、例外ハ
ンドラの定義を有効にしたり無効にしたりする処理は、
通常処理プログラムでは行う必要がない。また、本実施
例で説明したような柔軟で多様な制御形態を持つ例外処
理機構を提供するような言語やＣＰＵにおいて、通常処
理での例外処理付加のための処理オーバヘッドをゼロと
させることが本発明によって実現可能となる。

【００６７】さらに、以上の実施例は関数定義とその呼
び出し機構を持つような言語及びＣＰＵでの一実施例に
すぎないが、言語やＣＰＵによって必要とされる実行状
態やその概念が異なるものであっても、実行状態の概念
を持つ言語やＣＰＵであれば、同様な例外処理機構を実
現するために本発明を適用することはいくらでも可能で
ある。

【００６８】

【発明の効果】本発明の情報処理装置においては、通常
処理プログラム及び複数の例外処理ハンドラのプログラ
ムと共に、各例外処理ハンドラが選択されて実行する必
要のある通常処理プログラムの実行状態と例外状況を予
めコード化して各例外処理ハンドラ毎に用意し、各例外
処理ハンドラと結合してプログラムコード中の情報とし
て付加しておくようにしているため、例外処理プログラ
ムを付加するための通常処理プログラムに必要なオーバ
ヘッドをゼロにすることが可能となっている。すなわち
例外処理の有無が通常処理プログラムの処理量に全く影
響を与えない例外処理機構が実現可能となっている。

【図面の簡単な説明】

【図１】本発明実施例の情報処理装置の概略構成を示す
ブロック回路図である。

【図２】仮想ＣＰＵが持っているレジスタについて説明
するための図である。

【図３】仮想ＣＰＵのスタックについて説明するための
図である。

【図４】関数ワードフレームの構造を示す図である。

【図５】関数命令フレームの構造を示す図である。

【図６】例外ハンドラテーブルの構造を示す図である。

【図７】関数が呼び出された場合のスタックフレームの
構造を示す図である。

【図８】例外が検出され例外シーケンスが起動された場
合に作られるスタックフレームの構造を示す図である。

【図９】例外シーケンスでのスタックスナップショット
の一例を示す図である。

【図１０】図９を４分割した場合の左上の部分を拡大し
て示す図である。

【図１１】図９を４分割した場合の左下の部分を拡大し
て示す図である。

【図１２】図９を４分割した場合の右上の部分を拡大し
て示す図である。

【図１３】図９を４分割した場合の右下の部分を拡大し
て示す図である。

【図１４】例外シーケンスでのスタックスナップショッ
トの他の例を示す図である。

【図１５】図１４を４分割した場合の左上の部分を拡大
して示す図である。

【図１６】図１４を４分割した場合の左下の部分を拡大
して示す図である。

【図１７】図１４を４分割した場合の右上の部分を拡大
して示す図である。

【図１８】図１４を４分割した場合の右下の部分を拡大
して示す図である。

【図１９】例外の起動を行うプログラムのシーケンスを
示すフローチャートである。

【図２０】Raise Exception 命令が実行された時の仮想
ＣＰＵの動作を示すフローチャートである。

【図２１】例外ハンドラブロック出の処理シーケンスを
示すフローチャートである。

【図２２】Continue Exception命令が実行された場合の
仮想ＣＰＵの動作を示すフローチャートである。

【図２３】Unwind Stack命令が実行された場合の仮想Ｃ
ＰＵの動作を示すフローチャートである。

【図２４】Return Exception命令が実行された場合の仮
想ＣＰＵの動作を示すフローチャートである。

【符号の説明】

１・・・・・・・・・・スタックポインタ ２・・・・・・・・・・プログラムカウンタ ３・・・・・・・・・・関数ワードフレームポインタ ５・・・・・・・・・・例外状態フレームポインタ ６・・・・・・・・・・例外引数フレームポインタ ７・・・・・・・・・・スタック ８・・・・・・・・・・関数ワードフレーム ９・・・・・・・・・・関数命令フレーム １２・・・・・・・・・例外ハンドラテーブル ２０・・・・・・・・・関数スタックフレーム ２１・・・・・・・・・例外スタックフレーム １００・・・・・・・・ＣＰＵ １０２・・・・・・・・仮想ＣＰＵインタプリタプログ
ラム格納領域 １０３・・・・・・・・仮想ＣＰＵメモリ格納領域 １０４・・・・・・・・画像バッファメモリ １０５・・・・・・・・ＭＰＥＧデコーダ １０６・・・・・・・・ＣＤ−ＲＯＭドライブ １０７・・・・・・・・キー入力装置 １０８・・・・・・・・バス １０９・・・・・・・・ＣＲＴディスプレイコントロー
ラ １１０・・・・・・・・ＣＲＴディスプレイ １１１・・・・・・・・ＣＤ−ＲＯＭディスク １１２・・・・・・・・仮想ＣＰＵプログラム領域 １２０・・・・・・・・ＲＯＭ １３０・・・・・・・・ＲＡＭ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年７月１９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】 図２及び図３には、仮想ＣＰＵにおける
レジスタ（図１のＲＡＭ１３０の仮想ＣＰＵメモリ格納
領域１０３及びＣＰＵ１００のレジスタの一部に対応す
る）を示し、プログラミングモデルを示している。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】 図２１には、例外ハンドラブロックでの
処理シーケンスフローを示している。この図２１におい
て、ステップＳ２１は例外ハンドラでの処理の本体で、
ここでは例外ハンドラのブロックがある関数と同じコン
テクストで実行されるので、その関数の引数とローカル
変数は例外起動時の内容を保持したままでアクセスで
き、その他ＥＰ，ＥＳレジスタ（例外引数フレームポイ
ンタ６，例外状態フレームポインタ５）をベースにした
例外引数と例外状態フレームの参照も可能である。その
後、例外ハンドラブロックでの処理を終了するには、フ
ローチャートでは条件判断を図示していないが例外ハン
ドラでの処理結果や例外の種類による条件を判断をした
うえで、３つの選択が可能である。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】図２１

【補正方法】変更

【補正内容】

【図２１】 例外ハンドラブロックでの処理シーケンス
を示すフローチャートである。

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

【手続補正９】

【補正対象書類名】図面

【補正対象項目名】図８

【補正方法】変更

【補正内容】

【図８】

【手続補正１０】

【補正対象書類名】図面

【補正対象項目名】図１４

【補正方法】変更

【補正内容】

【図１４】

【手続補正１１】

【補正対象書類名】図面

【補正対象項目名】図２０

【補正方法】変更

【補正内容】

【図２０】

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コンピュータプログラムを通常処理プロ
   グラムと複数の例外処理ハンドラに分離してコード化
   し、上記例外処理ハンドラの定義を上記通常処理プログ
   ラムの実行により動的に行い、例外検出時において上記
   通常処理プログラムの実行状態に基づいて上記例外処理
   ハンドラを動的に選択して実行する制御を行う情報処理
   装置であって、 所定の規則に則った第１の例外処理ハンドラから第２の
   例外処理ハンドラへの制御の移動の行程と、 例外処理ハンドラの実行制御状態の消去及び当該例外処
   理ハンドラを定義した実行環境の回復の行程と、 例外処理ハンドラから例外起動点への制御の復帰の行程
   と、 例外処理ハンドラと例外起動点のパラメータ交換の行程
   と、 例外処理ハンドラが定義された実行環境での当該例外処
   理ハンドラの実行の行程と、 例外処理を多重化する多重例外の行程とを行う制御手段
   を有してなることを特徴とする情報処理装置。
2. 【請求項２】 上記例外処理ハンドラを選択するため
   に、各例外処理ハンドラに選択されるべき通常処理プロ
   グラムの実行状態情報を付加し、コード化されたプログ
   ラムに予め情報として含めておくことを特徴とする請求
   項１記載の情報処理装置。
3. 【請求項３】 上記例外検出時に、例外検出時の通常プ
   ログラムの実行状態と各例外処理ハンドラに付加された
   上記通常処理プログラムの実行状態情報とを比較するこ
   とにより例外処理ハンドラを選択し、実行制御を行うこ
   とを特徴とする請求項２記載の情報処理装置。
4. 【請求項４】 上記制御手段を、１本のスタックで制御
   することを特徴とする請求項１記載の情報処理装置。