JPH0744410B2 - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH0744410B2 JPH0744410B2 JP62284040A JP28404087A JPH0744410B2 JP H0744410 B2 JPH0744410 B2 JP H0744410B2 JP 62284040 A JP62284040 A JP 62284040A JP 28404087 A JP28404087 A JP 28404087A JP H0744410 B2 JPH0744410 B2 JP H0744410B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- transistors
- gain
- emitter
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路、特に増幅器の利得制御回
路に関するものである。
路に関するものである。
第2図は、従来の利得制御回路の一例を示す。図におい
て(1a),(1b)は利得設定用抵抗、(2),(3),
(11a),(11b)はトランジスタ、(4)は基準電流用
抵抗、(5)はダイオード、(6)は基準電圧用抵抗、
(7),(8)は定電流源、(9)は増幅器、(10)は
負荷抵抗、(12a),(12b)は利得制御電圧入力端子、
(13a),(13b)は信号入力端子、(14)は信号出力端
子、(15)は電源電圧端子、(16),(17),(18)は
抵抗である。
て(1a),(1b)は利得設定用抵抗、(2),(3),
(11a),(11b)はトランジスタ、(4)は基準電流用
抵抗、(5)はダイオード、(6)は基準電圧用抵抗、
(7),(8)は定電流源、(9)は増幅器、(10)は
負荷抵抗、(12a),(12b)は利得制御電圧入力端子、
(13a),(13b)は信号入力端子、(14)は信号出力端
子、(15)は電源電圧端子、(16),(17),(18)は
抵抗である。
この回路の主要部分は、基準電圧発生用抵抗(6)、定
電流源(8)、エミツタホロア用のトランジスタ
(3)、利得設定用抵抗(1a),(1b)、及び増幅器
(9)により構成される。
電流源(8)、エミツタホロア用のトランジスタ
(3)、利得設定用抵抗(1a),(1b)、及び増幅器
(9)により構成される。
ここに使用される増幅器(9)は、正と負の2つの利得
制御電圧入力端子(12a),(12b)間に加える電位差に
より負荷抵抗(10)に流れる電流の直流分を変化させる
ことによって信号入力端子(13a),(13b)から信号出
力端子(14)までの利得を制御できる。
制御電圧入力端子(12a),(12b)間に加える電位差に
より負荷抵抗(10)に流れる電流の直流分を変化させる
ことによって信号入力端子(13a),(13b)から信号出
力端子(14)までの利得を制御できる。
この回路の利得制御は、利得設定用抵抗(1a),(1b)
の値で決定される電圧を利得制御電圧入力端子(12a)
に直接加えることによつて行なわれる。
の値で決定される電圧を利得制御電圧入力端子(12a)
に直接加えることによつて行なわれる。
従来の回路では、トランジスタ(3)のベース・エミツ
タ間電圧と利得設定用抵抗(1a),(1b)との温度係数
の差により、温度が変化すると、正負2つの利得制御電
圧入力端子(12a),(12b)間の電位差が変化する。そ
のため、利得の温度に対する安定性が悪いという問題が
あつた。
タ間電圧と利得設定用抵抗(1a),(1b)との温度係数
の差により、温度が変化すると、正負2つの利得制御電
圧入力端子(12a),(12b)間の電位差が変化する。そ
のため、利得の温度に対する安定性が悪いという問題が
あつた。
すなわち、増幅器の利得は、トランジスタ11a,11bのコ
レクタ電流をそれぞれI11a,I11bとすると、 I11b/(I11a+I11b) に比例する。電流I11a,I11bおよびトランジスタ3のエ
ミッタ電流I3はトランジスタ3のベース電位をVB3,エ
ミッタ電位をVb,トランジスタ11a,11bのエミッタ電位
をVE11とすれば、 になる。ここで、IsはPN接合の逆方向飽和電流,qは電子
の電荷,Kはボルツマン定数,Tは絶対温度である。したが
って、電源電圧をVcc、利得設定用抵抗1a,1bの抵抗値を
それぞれR1a,R1bとすると、 となり温度に依存する。
レクタ電流をそれぞれI11a,I11bとすると、 I11b/(I11a+I11b) に比例する。電流I11a,I11bおよびトランジスタ3のエ
ミッタ電流I3はトランジスタ3のベース電位をVB3,エ
ミッタ電位をVb,トランジスタ11a,11bのエミッタ電位
をVE11とすれば、 になる。ここで、IsはPN接合の逆方向飽和電流,qは電子
の電荷,Kはボルツマン定数,Tは絶対温度である。したが
って、電源電圧をVcc、利得設定用抵抗1a,1bの抵抗値を
それぞれR1a,R1bとすると、 となり温度に依存する。
それゆえに、この発明の主たる目的は、利得の温度に対
する安定性が良好な利得制御回路を提供することであ
る。
する安定性が良好な利得制御回路を提供することであ
る。
[課題を解決するための手段] この発明は第1および第2のトランジスタのエミッタが
共通接続され、第1のトランジスタのベースが正の利得
制御入力端子に接続され、第2のトランジスタが負の利
得制御入力端子に接続された差動増幅器の利得を制御す
る利得制御回路であっって、第3および第4のトランジ
スタのベースが同一の一定電圧値に保たれ、それぞれの
エミッタが正および負の利得制御入力端子に個別的に接
続され、第5および第6のトランジスタのベースが共通
接続され、それぞれのコレクタが正および負の利得制御
入力端子に個別的に接続され、第1および第2の抵抗の
一端が第5および第6のトランジスタのエミッタに接続
され、他端が基準電位のラインに接続されて構成され
る。
共通接続され、第1のトランジスタのベースが正の利得
制御入力端子に接続され、第2のトランジスタが負の利
得制御入力端子に接続された差動増幅器の利得を制御す
る利得制御回路であっって、第3および第4のトランジ
スタのベースが同一の一定電圧値に保たれ、それぞれの
エミッタが正および負の利得制御入力端子に個別的に接
続され、第5および第6のトランジスタのベースが共通
接続され、それぞれのコレクタが正および負の利得制御
入力端子に個別的に接続され、第1および第2の抵抗の
一端が第5および第6のトランジスタのエミッタに接続
され、他端が基準電位のラインに接続されて構成され
る。
[作用] この発明に係る利得制御回路は、正および負の利得制御
入力端子にエミッタホロワ用のトランジスタのエミッタ
電圧を与えるようにし、しかもエミッタ電流はエミッタ
に接続された定電流用トランジスタおよび利得設定用抵
抗によって決定されるので、温度が変化しても2つの利
得制御入力端子間の電位差はほとんど変化しない。
入力端子にエミッタホロワ用のトランジスタのエミッタ
電圧を与えるようにし、しかもエミッタ電流はエミッタ
に接続された定電流用トランジスタおよび利得設定用抵
抗によって決定されるので、温度が変化しても2つの利
得制御入力端子間の電位差はほとんど変化しない。
以下、この発明の一実施例を図に従つて説明する。
第1図において、(2a),(2b)は定電流源用トランジ
スタ、(3a),(3b)はエミツタホロア用トランジスタ
で、その他のものは第2図に示す従来の利得制御回路に
おけるものと同等のものである。増幅器(9)の利得
は、正と負の2つの利得制御電圧入力端子(12a),(1
2b)間の電位差、すなわち、2つのエミツタホロア用ト
ランジスタ(3a),(3b)のそれぞれのエミツタの電圧
の差により決定される。
スタ、(3a),(3b)はエミツタホロア用トランジスタ
で、その他のものは第2図に示す従来の利得制御回路に
おけるものと同等のものである。増幅器(9)の利得
は、正と負の2つの利得制御電圧入力端子(12a),(1
2b)間の電位差、すなわち、2つのエミツタホロア用ト
ランジスタ(3a),(3b)のそれぞれのエミツタの電圧
の差により決定される。
2つのエミッタホロア用トランジスタ(3a),(3b)の
ベースは、同一の電位に保たれているので、それらのエ
ミツタの電圧の差は、エミツタ電流の比によつてのみ決
定される。
ベースは、同一の電位に保たれているので、それらのエ
ミツタの電圧の差は、エミツタ電流の比によつてのみ決
定される。
エミツタ電流は、エミツタに接続された定電流源用トラ
ンジスタ(2a),(2b)及び利得設定用抵抗(1a),
(1b)により決定される。
ンジスタ(2a),(2b)及び利得設定用抵抗(1a),
(1b)により決定される。
トランジスタ3a,3bのエミッタ電流I3a,I3Bは、トランジ
スタ3a,3bのベース電位のVB3,エミッタ電位をそれぞれ
Va,Vbとすれば、 となるので、 が成立し、 であるから、第(7)式および第(8)式より となり、抵抗1aと1bの温度係数が同一であれば、絶対に
依存しないことがわかる。
スタ3a,3bのベース電位のVB3,エミッタ電位をそれぞれ
Va,Vbとすれば、 となるので、 が成立し、 であるから、第(7)式および第(8)式より となり、抵抗1aと1bの温度係数が同一であれば、絶対に
依存しないことがわかる。
[発明の効果] 以上のように、この発明によれば、差動増幅器の正およ
び負の利得制御入力端子にエミッタホロア用のトランジ
スタのエミッタ電圧を与えるようにし、しかもこのエミ
ッタ電流がエミッタに接続された定電流用トランジスタ
および利得設定用抵抗によって決定されるので、温度特
性の良好な利得制御回路を容易に実現することができ
る。
び負の利得制御入力端子にエミッタホロア用のトランジ
スタのエミッタ電圧を与えるようにし、しかもこのエミ
ッタ電流がエミッタに接続された定電流用トランジスタ
および利得設定用抵抗によって決定されるので、温度特
性の良好な利得制御回路を容易に実現することができ
る。
第1図は、この発明の一実施例による利得制御回路の回
路図、第2図は、従来の利得制御回路の回路図の一例で
ある。図において(1a),(1b)は利得設定用抵抗、
(2a),(2b)は定電流源用トランジスタ、(3a),
(3b)はエミツタホロア用トランジスタ、(4)は基準
電流用抵抗、(5)はダイオード、(6)は基準電圧用
抵抗、(7),(8)は定電流源、(9)は増幅器、
(10)は負荷抵抗、(11a),(11b)はトランジスタ、
(12a),(12b)は利得制御電圧入力端子、(13a),
(13b)は信号入力端子、(14)は信号出力端子、(1
5)は電源電圧端子である。 なお各図中、同一符号は、同一または、相当部分を示
す。
路図、第2図は、従来の利得制御回路の回路図の一例で
ある。図において(1a),(1b)は利得設定用抵抗、
(2a),(2b)は定電流源用トランジスタ、(3a),
(3b)はエミツタホロア用トランジスタ、(4)は基準
電流用抵抗、(5)はダイオード、(6)は基準電圧用
抵抗、(7),(8)は定電流源、(9)は増幅器、
(10)は負荷抵抗、(11a),(11b)はトランジスタ、
(12a),(12b)は利得制御電圧入力端子、(13a),
(13b)は信号入力端子、(14)は信号出力端子、(1
5)は電源電圧端子である。 なお各図中、同一符号は、同一または、相当部分を示
す。
Claims (1)
- 【請求項1】第1および第2のトランジスタのエミッタ
が共通接続され、前記第1のトランジスタのベースが正
の利得制御入力端子に接続され、前記第2のトランジス
タのベースが負の利得制御入力端子に接続された差動増
幅器の利得を制御する利得制御回路であって、 それぞれのベースが同一の一定電圧値に保たれ、それぞ
れのエミッタが前記正および負の利得制御入力端子に個
別的に接続された第3および第4のトランジスタ、 それぞれのベースが共通接続され、それぞれのコレクタ
が前記正および負の利得制御入力端子に個別的に接続さ
れた第5および第6のトランジスタ、および それぞれの一端が前記第5および第6のトランジスタの
エミッタに接続され、それぞれの他端が基準電位のライ
ンに接続され、前記第5および第6のトランジスタとと
もに電流源を構成する第1および第2の抵抗を備え、 前記電流源の電流値を設定する第1および第2の抵抗に
よって前記差動増幅器の利得を制御することを特徴とす
る、利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284040A JPH0744410B2 (ja) | 1987-11-10 | 1987-11-10 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284040A JPH0744410B2 (ja) | 1987-11-10 | 1987-11-10 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125109A JPH01125109A (ja) | 1989-05-17 |
| JPH0744410B2 true JPH0744410B2 (ja) | 1995-05-15 |
Family
ID=17673518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284040A Expired - Lifetime JPH0744410B2 (ja) | 1987-11-10 | 1987-11-10 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744410B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2716560B2 (ja) * | 1990-03-10 | 1998-02-18 | 三菱電機株式会社 | 半導体集積回路 |
| JP2623954B2 (ja) * | 1990-10-24 | 1997-06-25 | 三菱電機株式会社 | 利得可変増幅器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110954A (ja) * | 1975-03-25 | 1976-09-30 | Sanyo Electric Co | Shinpukuchoseikairo |
| JPS5280767A (en) * | 1975-12-27 | 1977-07-06 | Pioneer Electronic Corp | Voltage controlled gain controller |
-
1987
- 1987-11-10 JP JP62284040A patent/JPH0744410B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01125109A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0322723B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6340900Y2 (ja) | ||
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPS6154286B2 (ja) | ||
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPS60208106A (ja) | 差動増幅器 | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JPH0145766B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JPH067378Y2 (ja) | カレントミラ−回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS6216015Y2 (ja) | ||
| JP2665833B2 (ja) | リミッタ回路 | |
| JPH0332096Y2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH058603B2 (ja) |