JPH0745772A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH0745772A
JPH0745772A JP20717293A JP20717293A JPH0745772A JP H0745772 A JPH0745772 A JP H0745772A JP 20717293 A JP20717293 A JP 20717293A JP 20717293 A JP20717293 A JP 20717293A JP H0745772 A JPH0745772 A JP H0745772A
Authority
JP
Japan
Prior art keywords
plating
inner lead
lead
tie bar
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20717293A
Other languages
English (en)
Inventor
Katsumasa Kawashima
克正 川嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP20717293A priority Critical patent/JPH0745772A/ja
Publication of JPH0745772A publication Critical patent/JPH0745772A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレームのインナーリードの先端部の
メッキ領域にメッキを施す際に、メッキ領域外のインナ
ーリードの側面にメッキ層が形成されないようにし且つ
インナーリードの変形を実質的に防止する。 【構成】 インナーリード2の先端部のメッキ領域2a
にメッキ層6を有するリードフレームAを製造する方法
において、インナーリード2の形成時に、インナーリー
ド2のメッキ領域2a近傍で、互いに隣接するインナー
リード2の側面を接続する補助タイバーを形成して補助
タイバー付リードフレームBを得、ついでメッキ領域2
aにメッキ層6を形成し、そして補助タイバー10をレ
ーザーにより切断除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップを搭載す
るためのリードフレームの製造方法に関し、より詳しく
は、インナーリードの先端部のメッキ領域を越えてメッ
キ層が形成されておらず、しかもインナーリードの変形
が実質的に防止されたリードフレームの製造方法に関す
る。
【0002】
【従来の技術】半導体チップを搭載するためのリードフ
レームとしては、一般的に図8に示すように、半導体を
搭載する部分であるアイランド1、その周囲に配された
インナーリード2とアウターリード3、及びそれらを保
持するフレーム4から構成されたものが使用されてい
る。このようなインナーリード2とアウターリード3と
の間には、互いに隣接するリード同士を接続してリード
フレームの変形を防止し、更にモールド樹脂の流れ止め
として機能するタイバー5が設けられている。なお、こ
のタイバー5は、半導体装置を製造する際に半導体チッ
プとインナーリードとをモールド樹脂でモールドした後
に除去される。
【0003】このようなリードフレームのインナーリー
ド2の先端のメッキ領域2aには、半導体チップとのボ
ンディングワイヤーの接続信頼性を向上させる目的で
銀、パラジウムあるいは金などの貴金属のメッキ層6が
一般に形成される。
【0004】ところで、モールド樹脂は、一般的にリー
ドフレームの素材として用いられている鉄ニッケル合金
材料や銅合金材料に対しては十分な密着性を有するが、
銀や金などの貴金属に対しては密着性が十分ではない。
従って、モールド樹脂で覆われる領域の周縁部(以下、
「パッケージライン」と称する)7にまでメッキ層6が
形成されてしまうと、その部分でモールド樹脂とインナ
ーリードとの密着不良が発生し、また、その密着不良部
分からの水分の侵入によりモールド樹脂にクラック発生
したり、更に、半導体装置内部が汚染されたり、配線金
属の腐食が生じたりし、その結果、半導体装置の動作不
良の問題が生ずる。
【0005】このため、従来より、インナーリードにメ
ッキを行う場合には、予めインナーリードの先端のメッ
キ領域のみが露出するように、上下から軟質ゴム製のマ
スク材でリードフレームを挟み込むことが行われてい
る。また、インナリードの側面へのメッキ液の入り込み
をより少くするために、図9に示すように、マスク材8
にインナーリード2の間隙に嵌合するような凸部(レプ
リカ)9を設けることが行われている。
【0006】しかし、レプリカを適用した場合であって
も、従来の方法によりインナーリードにメッキを施した
場合には、インナーリードの側面へのメッキ液の侵入を
完全に防止することはできないという問題があった。こ
れは、インナーリードの加工が一般に湿式エッチング法
により行わているため、図10(a)もしくは(b)に
示すように、インナーリード2の断面がサイドエッチさ
れた形状となることと、インナーリード間隔にもある程
度のばらつきがあることとのために、インナーリードの
側面にメッキ液が完全に侵入しないようにマスク材治具
によりマスキングすることが非常に困難だからである。
従って、インナーリードの側面にメッキ液が侵入し、図
11に示すようにインナーリード2の側面にメッキ層6
aが形成されてしまう。
【0007】このため、従来、リードフレームの先端部
にメッキ層を有するリードフレームを製造するにあた
り、メッキ後にインナーリードの側面のメッキ層6aを
電解剥離処理することにより取り除いたり、あるいは、
インナーリードの側面のメッキ層6aとパッケージライ
ン7との距離をある程度確保できるように、インナーリ
ードそのものを長くすることで対応していた。
【0008】
【発明が解決しようとする課題】しかしながら、メッキ
層6aを電解剥離すると、メッキ領域2aのメッキ層6
も同時に剥離され、その膜厚が薄くなるという欠点があ
った。また、インナーリードそのものを長くすることも
以下に説明するように不可能な場合が多くなっている。
即ち、半導体装置の高集積化に伴い、それに搭載される
半導体チップの寸法は大きくなり、一方、マザーボード
への高密度実装を実現するためにパッケージは小型化し
ている。この傾向は、メモリー用パッケージの場合に特
に著しい。従って、このようなメモリー用パッケージに
使用するリードフレームは、その部分拡大図である図1
2に示すように、インナーリード2そのものを長くする
ことができず、その結果、メッキ領域2aとパッケージ
ライン7が非常に近接したものとなる。
【0009】また、半導体装置の高集積化は、リードフ
レームのリード数の増加と、インナーリードピッチの狭
小化をもたらしている。この傾向はいわゆるASIC半
導体装置において著しい。このため、ASIC半導体装
置などにおいては、インナーリードが細くなり、従来の
タイバーだけでは微細なインナーリードを安定的に支持
することができず、インナーリードのメッキ工程の際の
水洗処理時の水圧やマスク材の脱着時にインナーリード
が変形し、図13に示すように、互いに隣接するインナ
ーリード2が接触したままメッキ層6が形成されてショ
ートが発生するという問題があった。更に、メッキ処理
後に、人手でメッキ部分を修正する際にもリードが変形
するという問題もあった。
【0010】本発明は以上のような従来技術の課題を解
決しようとするものであり、リードフレームのインナー
リードの先端部のメッキ領域にメッキ層を有するリード
フレームを製造する際に、インナーリードの先端部のメ
ッキ領域以外の場所、例えばメッキ領域以外のインナー
リードの側面に、メッキ層が形成されないようにし且つ
インナーリードの変形も実質的に防止できるようにする
ことを目的とする。
【0011】
【課題を解決するための手段】本発明者らは、インナー
リードの先端部のメッキ領域の近傍にも、補助的なタイ
バーを新たに設け、その補助タイバーによりメッキ液の
側面への侵入を防止すると上述の目的が達成できること
を見出し、本発明を完成させるに至った。
【0012】即ち、本発明は、インナーリードの先端部
のメッキ領域にメッキ層を有するリードフレームを製造
する方法において、インナーリードの形成時に、インナ
ーリードのメッキ領域近傍で、互いに隣接するインナー
リードの側面を接続する補助タイバーを形成し、次いで
該メッキ領域にメッキ層を形成し、そして前記補助タイ
バーを切断除去することを特徴とするリードフレームの
製造方法を提供する。
【0013】
【作用】本発明のリードフレームの製造方法において
は、インナーリードの先端にメッキするリードフレーム
として、そのインナーリードの先端のメッキ領域近傍
で、互いに隣接するインナーリードの側面が補助タイバ
ーにより接続されているものを使用する。従って、イン
ナーリードの先端部にメッキ層を形成する際に、従来と
同様にリードをその上下からマスク材で覆ってメッキを
行っても、インナーリードの側面においてはメッキ液の
入り込みが補助タイバーによりせきとめられる。これに
より、インナーリードの先端のメッキ領域以外の部分で
はインナーリード側面へのメッキ層の形成が防止され
る。また、補助タイバーの存在により、インナーリード
の数が増加し、そのピッチが狭小化しても、安定的にイ
ンナーリードを取り扱うことが可能となる。
【0014】
【実施例】以下、本発明を図面に基づいて詳細に説明す
る。なお、図において同じ符号は同一又は同等の構成要
素を示している。
【0015】本発明のリードフレームの製造方法の工程
説明図を図1に示す。
【0016】本発明の製造方法においては、一般的に図
1(d)に示すような、半導体を搭載する部分であるア
イランド1、その周囲に配されたインナーリード2とア
ウターリード3、、フレーム4、タイバー5、及びイン
ナーリード2の先端部のメッキ領域2aに形成されたメ
ッキ層6からなるリードフレームAを製造するために、
先ず、図1(a)に示すような、インナーリード2のメ
ッキ領域2aの近傍で、互いに隣接するインナーリード
の側面同士を接続する補助タイバー10が設けられてい
る補助タイバー付リードフレームBを用意する(図1
(a))。このような補助タイバー付リードフレームB
は、リードフレーム用帯板を、金型で所定のパターンに
打ち抜くスタンピング法や、レジストパータンの形成と
エッチング処理により所定のパーニングを行うスクリー
ン印刷法やフォトリソグラフ法により製造することがで
きる。
【0017】なお、補助タイバー付リードフレームBと
して、図2に示すように、アイランドが存在しないもの
を使用してもよい。
【0018】次に、インナーリード2のメッキ領域2a
が露出するようにマスク材8で覆う(図1(b))。こ
のとき、補助タイバー10の側面(アイランド1に対向
する面)は露出してもよい。
【0019】そして、インナーリードのメッキ領域2a
に湿式メッキ法などによりメッキ層6を形成し(図1
(c))、続いて、マスク材8を外し、水洗等の通常の
後処理をする。このとき、図5(a)に示すように、補
助タイバー10の側面10aにもメッキ層6が形成され
てもよい。
【0020】次に、補助タイバー10を切断除去する。
これにより図1(d)に示すリードフレームAが得られ
る。図5(b)に示すように、このリードフレームAの
インナーリード2の補助タイバーが除去された面、即
ち、メッキ領域2a以外のインナーリード側面2bはメ
ッキ層が存在しない清浄な面となる(図5(b))。
【0021】このようにして得られたリードフレームを
モールド樹脂でモールドすると、そのパッケージライン
近辺のインナーリード側面2bにはメッキ金属が存在し
ないので、高い密着性でモールド樹脂でモールドするこ
とができる。従って、モールド樹脂にクラックが発生せ
ず、また、水分が半導体装置内部に侵入することもなく
高い信頼性の半導体装置を実現することができる。
【0022】また、メッキ工程を通して、インナーリー
ド2に補助タイバー10が存在するので、インナーリー
ド2の変形を防止できる。
【0023】なお、補助タイバー10を切断除去する方
法としては、従来からタイバー5を切断する際に利用さ
れている、金型を使用するスタンピング法により行うこ
とができるが、金型が不要であり、しかもインナーリー
ドの幅やピッチの変化に容易に対すことができるYAG
固体レーザーなどを利用するレーザー加工法により行う
ことが好ましい。
【0024】本発明の製造方法において、補助タイバー
の形状としては、インナーリードをその上下からマスク
材で挟み込みメッキする場合に、インナーリードの側面
にメッキ液が侵入しないような形状である限り種々の態
様の形状とすることができる。例えば、図3に示すよう
に、点線で囲ったインナーリードのメッキ領域2aと一
体化したような補助タイバー11としてもよく、また、
図4に示すように、インナーリードのメッキ領域2aを
画するようなコの字状の切り抜け部12を設けた形状の
補助タイバー13としてもよい。
【0025】図3の補助タイバーの場合には、まず、イ
ンナーリードのメッキ領域2a(図中点線で示した部
分)よりも外側を覆うようにマスク材でマスキングす
る。次に、図6(a)に示すように、インナーリードの
メッキすべきメッキ領域2aからタイバー11にメッキ
層6を形成する。その後、マスク材を外し、通常の水洗
等の後処理をした後、常法により補助タイバー11を除
去する。これにより、図6(b)に示すように、インナ
ーリード2の補助タイバーが除去された面、即ちインナ
ーリードのメッキ領域外の側面2bはメッキ金属が存在
しない清浄な面となる。
【0026】図4の補助タイバーの場合にも図3の場合
と同様に、まず、インナーリードのメッキ領域2aより
も外側をマスク材で覆う。次に、図7(a)に示すよう
に、メッキ領域2aから先端側の補助タイバー13にメ
ッキ層6を形成する。続いて、マスク材を外し、通常の
水洗等の後処理をした後、常法により補助タイバー13
を除去する。これにより、図7(b)に示すように、イ
ンナーリードの補助タイバーが除去された面、即ちイン
ナーリードのメッキ領域外の側面2bはメッキ金属が存
在しない清浄な面となる。
【0027】
【発明の効果】この発明のリードフレームの製造方法に
よれば、インナーリードの先端部のメッキ領域にメッキ
層を形成する際に、インナーリードの先端部のメッキ領
域以外の場所、例えばメッキ領域以外のインナーリード
の側面に、メッキ層が形成されないようにし且つインナ
ーリードの変形も実質的に防止できる。
【図面の簡単な説明】
【図1】本発明のリードフレームの製造方法の工程説明
図である。
【図2】補助タイバー付リードフレームの平面図であ
る。
【図3】補助タイバーの平面図である。
【図4】補助タイバーの平面図である。
【図5】インナーリードのメッキ工程の説明図である。
【図6】インナーリードのメッキ工程の説明図である。
【図7】インナーリードのメッキ工程の説明図である。
【図8】従来のリードフレームの平面図である。
【図9】レプリカが形成されたマスク材とインナーリー
ドとの関係を示す説明図である。
【図10】インナーリードの断面形状図である。
【図11】従来のインナーリードの側面のメッキ状態の
説明図である。
【図12】メモリー用パッケージのリードフレームの部
分拡大図である。
【図13】ASIC用半導体装置のリードフレームの部
分拡大図である。
【符号の説明】
1 アイランド 2 インナーリード 3 アウターリード 4 フレーム 5 タイバー 6 メッキ層 7 パッケージライン 8 マスク材 9 レプリカ 10、11、13 補助タイバー 12 切り抜け部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 インナーリードの先端部のメッキ領域に
    メッキ層を有するリードフレームを製造する方法におい
    て、インナーリードの形成時に、インナーリードのメッ
    キ領域近傍で、互いに隣接するインナーリードの側面を
    接続する補助タイバーを形成し、次いで該メッキ領域に
    メッキ層を形成し、そして該補助タイバーを切断除去す
    ることを特徴とするリードフレームの製造方法。
  2. 【請求項2】 補助タイバーをレーザーにより切断する
    請求項1記載のリードフレームの製造方法。
JP20717293A 1993-07-29 1993-07-29 リードフレームの製造方法 Pending JPH0745772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20717293A JPH0745772A (ja) 1993-07-29 1993-07-29 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20717293A JPH0745772A (ja) 1993-07-29 1993-07-29 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH0745772A true JPH0745772A (ja) 1995-02-14

Family

ID=16535430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20717293A Pending JPH0745772A (ja) 1993-07-29 1993-07-29 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH0745772A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161923A (ja) * 2012-02-03 2013-08-19 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161923A (ja) * 2012-02-03 2013-08-19 Toshiba Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
EP1406300B1 (en) Method of manufacturing a lead frame
JP4032063B2 (ja) 半導体装置の製造方法
JP2003078097A (ja) リードフレーム及びその製造方法
JP2011108941A (ja) リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法
JPH0758267A (ja) リードフレーム
JPH05102364A (ja) 電子部品用リードフレームの製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
KR930002816B1 (ko) 리드프레임의 가공방법
JP2717835B2 (ja) 半導体装置の製造方法
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2606736B2 (ja) リードフレームの製造方法
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JP2816757B2 (ja) 半導体装置の製造方法
JP2934372B2 (ja) 面実装型半導体装置の製造方法
JP2885723B2 (ja) リードフレームを用いた半導体装置の製造方法
JP3993218B2 (ja) 半導体装置の製造方法
JPH05121618A (ja) 半導体装置用リードフレームおよびその製造方法
JP2707659B2 (ja) 樹脂封止型半導体装置
JP3007891B1 (ja) 半導体中空パッケ―ジ及びその製造方法
JPH08274236A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH0455539B2 (ja)
JPH01147848A (ja) Ic用リードフレームの製造方法
JP2717728B2 (ja) リードフレームの製造方法