JPH0745787Y2

JPH0745787Y2 - 逆アセンブル処理装置

Info

Publication number: JPH0745787Y2
Application number: JP951888U
Authority: JP
Inventors: 治仲沢
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-01-29
Filing date: 1988-01-29
Publication date: 1995-10-18
Anticipated expiration: 2003-01-29
Also published as: JPH01116839U

Description

【考案の詳細な説明】（産業上の利用分野）本考案は機械語コードで表現されているプログラムをニ
ーモニックコードで表現されるプログラムに逆変換する
逆アセンブル処理装置に関し、さらに詳しくは内部状態
に応じて処理内容が決定されるマイクロプロセッサの逆
アセンブル処理装置に関する。

（従来の技術）ニーモニックコードで記述されたプログラムはアセンブ
ル処理によって16進コードによる機械語プログラムに変
換される。逆に、機械語プログラムは逆アセンブル処理
によってニーモニックコードで表現されたプログラムに
逆変換される。

この場合、従来の逆アセンブル処理は予め16進コードの
命令とニーモニックコードの命令とを対応させておい
て、機械語プログラムの命令を対応するニーモニックコ
ードの命令に逆変換するものであった。

例えば、８ビットマイクロプロセッサ8051の場合、16進
コード“00H"はニーモニックコード“NOP"に、16進コー
ド“02H"はニーモニックコード“LJMP ADR"に、16進コ
ード“04H"はニーモニックコード“INCA"にそれぞれ対
応している。

（考案が解決しようとする課題）このように、従来のアセンブル処理方法は16進コードと
ニーモニックコードとが１対１に対応しているものにつ
いては有効であった。

しかし、機械語コードとニーモニックコードとを１対１
に対応させない場合がある。例えば、バイト単位の処理
をするためのインクリメント命令“INCBAH"とワード単
位の処理をするためのインクリメント命令“INCW AX"を
同じインクリメント命令として、16進の機械語コード
“04H"とするものである。これは１つの機械語コードを
より有効に活用するために行なわれるものである。この
ような対応関係のアセンブル処理は、プログラムを実行
するマイクロプロセッサの内部状態により、実行処理内
容が決定される場合に用いられるものである。

つまり、プログラムステータスワード（以下、PSWとい
う）のうち、ワード単位の処理であるかバイト単位の処
理であるかを示すワードバイトフラグ（以下、WBフラグ
という）により処理単位が決定される場合に用いられる
ものであるが、従来の逆アセンブル処理方法では、機械
語コードとニーモニックコードを１対１に対応させてい
るので、上記の機械語コード“04H"がニーモニックコー
ドの“INCB AH"と“INCW AX"のどちらに対応するのか判
断することができないため、従来の逆アセンブル処理装
置では対応することができないという問題点があった。

また、上記のような対応関係のアセンブル処理が実行さ
れた機械語コードを、誤って、従来の逆アセンブル処理
装置を適用してしまうと、WBフラグの内容に応じてワー
ド単位の処理とバイト単位の処理とでイミディエイト値
等の参照バイト数が変わってくるため、参照バイト数を
取り違えた命令以降の逆アセンブルは全く意味をなさな
くなってしまうという問題点があった。

本考案は上記問題点を解決するためになされたもので、
マイクロプロセッサの内部状態により処理内容が決定さ
れるタイプのマイクロプロセッサであっても、逆アセン
ブル処理ができる逆アセンブル処理装置を提供すること
を目的とする。

（課題を解決するための手段）本考案に係る逆アセンブル処理装置は、機械語コードで
表現されているプログラムを記憶しているバイナリコー
ドメモリと、プログラムを構成する各命令に対応するニ
ーモニックコード表現の命令を記憶しているニーモニッ
クコードメモリと、プログラムを実行するマイクロプロ
セッサの内部状態を示すアトリビュートデータを記憶し
ているアトリビュートデータメモリと、プログラムの各
命令をニーモニックコード表現の命令に対比させるとと
もに、アトリビュートデータに応じて、プログラムをニ
ーモニックコードで表現されるプログラムに逆変換する
逆変換手段とを備えている。

（作用）上記構成の逆アセンブル処理装置は、逆変換手段がバイ
ナリコードメモリに記憶されている機械語コードで表現
されているプログラムの各命令を、ニーモニックコード
メモリに記憶されているニーモニックコード表現の命令
に対比させるとともに、アトリビュートデータメモリに
記憶されているアトリビュートデータに応じて、プログ
ラムをニーモニックコードで表現されるプログラムに逆
変換する。

（実施例）以下、本考案の一実施例を添付図面を参照して詳細に説
明する。

第１図は本考案の一実施例に係る逆アセンブル処理装置
を適用したプログラム開発支援システム用エミュレータ
の構成図である。第１図において、中央処理装置（以
下、CPUという）１はファームウェア用の読出専用メモ
リ（以下、ROMという）２に記憶されている逆アセンブ
ラ処理用プログラムを実行することにより逆アセンブル
処理を実行する。

本プログラム開発支援システム用エミュレータが対象と
するマイクロプロセッサ（以下、対象のマイクロプロセ
ッサという）はPSWのWBフラグにより処理内容が決定さ
れるものである。例えば、WBフラグが“1"のときは、対
象のマイクロプロセッサはバイト単位の処理を行なう。
従って、16進コードが“10H"であれば、この16進コード
“10H"に続く次の１バイトをイミディエート値として、
“MOVB AH,♯data"という命令を実行する。この命令は
“♯data"を16ビットのAXレジスタの上位８ビットに転
送する命令である。又、WBフラグが“0"のときは、CPU1
はワード単位の処理を行なう。従って、16進コードが
“10H"であれば、この16進コード“10H"に続く次の２バ
イトをイミディエイト値として、“MOVW AX,data"命令
を実行する。この命令は“data"をAXレジスタに転送す
る命令である。

16進コード用の読出書込メモリ（以下、RAMという）３
はCPU1が逆アセンブルする16進コードのプログラムを記
憶している。第２図は16進コード用のRAM3の記憶内容を
示す図である。16進コード用のRAM3は０番地から順に
“10H"、“5AH"、“10H"、“5AH"、“A5H"、…というよ
うに、16進コードの命令とその命令に対応する16進表現
のオペランドが記憶されている。

アトリビュートデータ用のRAM4はCPU1の扱うデータがワ
ード単位かバイト単位かを示すアトリビュートデータ
を、アセンブル処理に対応させて予め記憶させておく。
第３図はアトリビュートデータ用のRAM4の記憶内容を示
す図である。アトリビュートデータ用のRAM4は０番地か
ら順に“1"、“1"、“0"、“0"、“０、…というように
16進コード用のRAM3に対応するアトリビュートデータを
記憶している。アトリビュートデータ“0"がワード単位
の処理、アトリビュートデータ“1"がバイト単位の処理
である。

なお、16進コード用のRAM3及びアトリビュートデータ用
のRAM4はともに０番地から始まっているが、これはRAM
内部のアドレスであって、同じ番地が対応するものであ
ることを表わしている。

アドレスバス５及びデータバス６はCPU1がアクセスする
ファームウェア用のROM2、16進コード用のRAM2及びアト
リビュートデータ用のRAM4のアドレス及びデータを伝送
するものである。

次に、第１図に示したエミュレータの動作、即ち16進コ
ード用のRAM3に記憶されている16進コードの命令を逆ア
センブルしてニーモニックコードを生成する逆アセンブ
ル動作について説明する。

まず、16進コード用のRAM3から16進コードを読み込むた
めに、CPU1は16進コード用のRAM3をアクセスするアドレ
スを０番地にする。次いで、CPU1は16進コード用のRAM3
から16進コード“10H"を読み込む。この16進コード“10
H"はWBフラグの内容に従ってワード単位又はバイト単位
のいずれかの処理を行なう命令である。

このため、CPU1はアトリビュートデータ用のRAM4の０番
地からアトリビュートデータ“1"を読み込む。このアト
リビュートデータ“1"はバイト単位の処理を示すもので
ある。そこで、CPU1は16進コード“10H"がこの16進コー
ド“10H"に続く１バイトのデータをイミディエイト値と
する“MOVB"命令（バイト単位の転送命令）であると判
断する。

従って、16進コード用のRAM3をアクセスするアドレスを
１番地にして、１バイトの16進データ“5AH"を読み込ん
で、ニーモニックコードの命令“MOVB AH,♯5A"を生成
する。

さらに、次の16進コードを読み込むために、16進コード
用のRAM3をアクセスするアドレスを２番地にする。次い
で、CPU1は16進コード用のRAM3から16進コード“10H"を
読み込む。この16進コード“10H"は上述したようにWBフ
ラグの内容に従ってワード単位又はバイト単位のいずれ
かの処理を行なう命令である。

このため、CPU1はアトリビュートデータ用のRAM4の２番
地からアトリビュートデータ“0"を読み込む。このアト
リビュートデータ“0"はワード単位の処理を示すもので
ある。そこで、CPU1は16進コード“10H"がこの16進コー
ド“10H"に続く２バイトのデータをイミディエイト値と
する。“MOVW"命令（ワード単位の転送命令）であると
判断する。

従って、CPU1は16進コード用のRAM3をアクセスするアド
レスを３番地にして、２バイトの16進データ“5AH"及び
“A5H"を読み込んで、ニーモニックコードの命令“MOVW
AX,♯5AA5"を生成する。

さらに、次の16進コードを読み込むために、16進コード
用のRAM3をアクセスするアドレスを５番地にして、同様
にして逆アセンブル処理を続ける。

（考案の効果）以上説明したように本考案によれば、アトリビュートデ
ータ用のRAMにマイクロプロセッサの内部状態を示すア
トリビュートデータを記憶しておくことにより、同一の
16進コードでも実際の処理に即したニーモニックに逆ア
センブルができる逆アセンブル処理装置が得られる。

又、実際の処理を考慮した逆アセンブル処理を行なうの
で、実行内容に応じてイミディエイト値等の参照バイト
数が変わるような場合においても、逆アセンブルすべき
範囲を誤ることがない。

又、マイクロプロセッサのプログラム開発支援システム
に、アトリビュートデータを記憶しているアトリビュー
トデータ用のメモリを備えることにより、プログラムの
エミュレーション時におけるマイクロプロセッサの内部
状態の初期設定を自動的に行なえるという効果を奏す
る。

さらに、エミュレーション時のマイクロプロセッサの内
部状態とアトリビュートデータとを比較することによ
り、プログラムの実行が正確に行われているか確認でき
る。

【図面の簡単な説明】

第１図は本考案の一実施例に係る逆アセンブル処理装置
を適用したプログラム開発支援システム用エミュレータ
の構成図、第２図は第１図に示した16進コード用のRAM
の説明図、第３図は第１図に示したアトリビュートデー
タ用のRAMの説明図である。１…CPU、２…ファームウェア用のROM、３…16進コード
用のRAM、４…アトリビュートデータ用のRAM、５…アド
レスバス、６…データバス。

Claims

【実用新案登録請求の範囲】

【請求項１】機械語コードで表現されているプログラム
を記憶しているバイナリコードメモリと、前記プログラムを構成する各命令に対応するニーモニッ
クコード表現の命令を記憶しているニーモニックコード
メモリと、前記プログラムを実行するマイクロプロセッサの内部状
態を示すアトリビュートデータを記憶しているアトリビ
ュートデータメモリと、前記プログラムの各命令を前記ニーモニックコード表現
の命令に対比させるとともに、前記アトリビュートデー
タに応じて、該プログラムをニーモニックコードで表現
されるプログラムに逆変換する逆変換手段と、を備えたことを特徴とする逆アセンブル処理装置。