JPH0745865A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0745865A JPH0745865A JP19049793A JP19049793A JPH0745865A JP H0745865 A JPH0745865 A JP H0745865A JP 19049793 A JP19049793 A JP 19049793A JP 19049793 A JP19049793 A JP 19049793A JP H0745865 A JPH0745865 A JP H0745865A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductivity type
- semiconductor layer
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/956—Making multiple wavelength emissive device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【構成】 基板１の表面に凸状の段差部１ａを設けると
共に、この基板１面上に半導体の気相成長を行う際に、
レーザ光を斜め方向から照射する。 【効果】 埋め込み半導体層１０を光励起により選択成
長させる際に、精密なマスクアライメントの調整機構や
高精度な光学系装置を用いる必要がなくなる。また、電
極８、９によって遮蔽されない段差部１ａ上の活性層４
にのみ効率よく電流注入を行うことができると共に、こ
の凸状の段差部１ａ上に発光部を設けることにより、出
射光を出射面から効率よく取り出すことができるように
なる。
共に、この基板１面上に半導体の気相成長を行う際に、
レーザ光を斜め方向から照射する。 【効果】 埋め込み半導体層１０を光励起により選択成
長させる際に、精密なマスクアライメントの調整機構や
高精度な光学系装置を用いる必要がなくなる。また、電
極８、９によって遮蔽されない段差部１ａ上の活性層４
にのみ効率よく電流注入を行うことができると共に、こ
の凸状の段差部１ａ上に発光部を設けることにより、出
射光を出射面から効率よく取り出すことができるように
なる。
Description
【０００１】
【産業上の利用分野】本発明は、段差を有する基板の主
面上に半導体層を気相成長させる際に、この基板主面に
光を照射することにより、マスクレスでエピタキシャル
層の形成を選択的に制御する製造方法及びこの方法によ
って製造される半導体装置に関する。
面上に半導体層を気相成長させる際に、この基板主面に
光を照射することにより、マスクレスでエピタキシャル
層の形成を選択的に制御する製造方法及びこの方法によ
って製造される半導体装置に関する。
【０００２】
【従来の技術】発光ダイオードや半導体レーザ、ＦＥＴ
[Field Effect Transistor]及び高移動度電子デバイス
（ＨＥＭＴ[High Electron Mobility Transistor]）等
は、近年の高効率化や高速化の要求に応ずるために、素
子のサイズや形状がますます微細化されている。そし
て、このような微細化に対応するためには、気相成長に
よる半導体の選択成長技術が重要となる。
[Field Effect Transistor]及び高移動度電子デバイス
（ＨＥＭＴ[High Electron Mobility Transistor]）等
は、近年の高効率化や高速化の要求に応ずるために、素
子のサイズや形状がますます微細化されている。そし
て、このような微細化に対応するためには、気相成長に
よる半導体の選択成長技術が重要となる。
【０００３】選択成長技術は、基板面に酸化膜等による
マスクを形成する方法が一般的であるが、最近、気相成
長の際に外部から所定のパターンの光を照射して、エピ
タキシャル層を選択的に光励起させ、これによって半導
体の成長を制御する技術が注目されている。即ち、気相
成長の際に光を照射すると、結晶表面の温度が上昇し、
半導体原料の光化学反応が促進され、また、ドーパント
を取り込む表面反応が促進されることにより、エピタキ
シャル層が光励起される。従って、この気相成長の際に
所定のパターンの光を照射すれば、光が照射された部分
と照射されない部分とでエピタキシャル層の成長速度や
組成及びドーピング量に相違が生じるので、これによっ
て、基板上にマスクを形成することなく、エピタキシャ
ル層の形成を選択的に制御することができるようにな
る。
マスクを形成する方法が一般的であるが、最近、気相成
長の際に外部から所定のパターンの光を照射して、エピ
タキシャル層を選択的に光励起させ、これによって半導
体の成長を制御する技術が注目されている。即ち、気相
成長の際に光を照射すると、結晶表面の温度が上昇し、
半導体原料の光化学反応が促進され、また、ドーパント
を取り込む表面反応が促進されることにより、エピタキ
シャル層が光励起される。従って、この気相成長の際に
所定のパターンの光を照射すれば、光が照射された部分
と照射されない部分とでエピタキシャル層の成長速度や
組成及びドーピング量に相違が生じるので、これによっ
て、基板上にマスクを形成することなく、エピタキシャ
ル層の形成を選択的に制御することができるようにな
る。
【０００４】上記光励起による選択成長技術を利用した
従来の気相成長装置の一例の縦断面を図９に示す。この
気相成長装置は、ＩＩＩ族有機ガスとＶ族水素化物ガス
の熱分解を利用してＩＩＩ−Ｖ族化学物半導体の気相成
長を行うＭＯＣＶＤ（有機金属気相成長[Metal Organic
Chemical Vapor Deposition]）装置に励起用の光源を
設けたものである。
従来の気相成長装置の一例の縦断面を図９に示す。この
気相成長装置は、ＩＩＩ族有機ガスとＶ族水素化物ガス
の熱分解を利用してＩＩＩ−Ｖ族化学物半導体の気相成
長を行うＭＯＣＶＤ（有機金属気相成長[Metal Organic
Chemical Vapor Deposition]）装置に励起用の光源を
設けたものである。
【０００５】この気相成長装置は、反応炉となる石英製
の円柱状のリアクタ２１内にフローチャンネル２２が設
けられている。そして、このリアクタ２１の一方の端面
壁２３には、フローチャンネル２２内にガスを導入する
ためのガス導入配管２４、２５と、このフローチャンネ
ル２２の外側にガスを導入するためのガス導入配管２６
とが設けられている。また、リアクタ２１内には、気相
成長が行われる基板２７を載置するためのカーボン製の
サセプタ２８が他方端から軸方向に導入されるようにな
っていて、導入時には、このサセプタ２８の基板２７を
載置した上面がフローチャンネル２２内に露出するよう
になっている。さらに、このリアクタ２１の外側には、
側壁に沿って高周波コイル２９が巻回されている。
の円柱状のリアクタ２１内にフローチャンネル２２が設
けられている。そして、このリアクタ２１の一方の端面
壁２３には、フローチャンネル２２内にガスを導入する
ためのガス導入配管２４、２５と、このフローチャンネ
ル２２の外側にガスを導入するためのガス導入配管２６
とが設けられている。また、リアクタ２１内には、気相
成長が行われる基板２７を載置するためのカーボン製の
サセプタ２８が他方端から軸方向に導入されるようにな
っていて、導入時には、このサセプタ２８の基板２７を
載置した上面がフローチャンネル２２内に露出するよう
になっている。さらに、このリアクタ２１の外側には、
側壁に沿って高周波コイル２９が巻回されている。
【０００６】上記リアクタ２１の側壁の上部には、光導
入口２１ａが形成されている。この光導入口２１ａは、
外部からの光を炉内に歪みなく導入するための窓であ
り、この部分にはリアクタ２１の側壁を冷却するための
冷却水の通路も設けられていない。また、このリアクタ
２１の上方には、励起用レーザ装置３０が設けられると
共に、この励起用レーザ装置３０から発射されたレーザ
光を光導入口２１ａに導くためのミラー３１と、このミ
ラー３１で反射されたレーザ光を選択的に透過させる選
択励起用マスク３２と、この選択励起用マスク３２を透
過したレーザ光をリアクタ２１内の基板２７上に結像さ
せる光学系装置３３とが配置されている。上記気相成長
装置を用いて光励起による選択成長を行うには、基板２
７をサセプタ２８に載置してリアクタ２１内の所定位置
に導入し、高周波コイル２９に通電してこのサセプタ２
８と基板２７を所定温度に加熱する。そして、リアクタ
２１内には、ガス導入配管２４からＩＩＩ族有機ガスを
導入すると共に、ガス導入配管２５からＶ族水素化物ガ
スを導入し、これらがフローチャンネル２２内を流れる
ようにする。すると、このフローチャンネル２２内でＩ
ＩＩ族有機ガスとＶ族水素化物ガスが熱分解して基板２
７の表面にＩＩＩ−Ｖ族化学物半導体が気相成長するこ
とになる。なお、この際、ガス導入配管２６からは水素
のキャリアガスを導入してフローチャンネル２２の外周
部に流し、リアクタ２１の側壁内面に反応生成物が付着
しないようにしておく。
入口２１ａが形成されている。この光導入口２１ａは、
外部からの光を炉内に歪みなく導入するための窓であ
り、この部分にはリアクタ２１の側壁を冷却するための
冷却水の通路も設けられていない。また、このリアクタ
２１の上方には、励起用レーザ装置３０が設けられると
共に、この励起用レーザ装置３０から発射されたレーザ
光を光導入口２１ａに導くためのミラー３１と、このミ
ラー３１で反射されたレーザ光を選択的に透過させる選
択励起用マスク３２と、この選択励起用マスク３２を透
過したレーザ光をリアクタ２１内の基板２７上に結像さ
せる光学系装置３３とが配置されている。上記気相成長
装置を用いて光励起による選択成長を行うには、基板２
７をサセプタ２８に載置してリアクタ２１内の所定位置
に導入し、高周波コイル２９に通電してこのサセプタ２
８と基板２７を所定温度に加熱する。そして、リアクタ
２１内には、ガス導入配管２４からＩＩＩ族有機ガスを
導入すると共に、ガス導入配管２５からＶ族水素化物ガ
スを導入し、これらがフローチャンネル２２内を流れる
ようにする。すると、このフローチャンネル２２内でＩ
ＩＩ族有機ガスとＶ族水素化物ガスが熱分解して基板２
７の表面にＩＩＩ−Ｖ族化学物半導体が気相成長するこ
とになる。なお、この際、ガス導入配管２６からは水素
のキャリアガスを導入してフローチャンネル２２の外周
部に流し、リアクタ２１の側壁内面に反応生成物が付着
しないようにしておく。
【０００７】また、この気相成長が行われる間に励起用
レーザ装置３０からレーザ光を発射すると、このレーザ
光は、ミラー３１を介して選択励起用マスク３２で所定
のパターンとなり、光学系装置３３を通して基板２７の
表面に照射され、この基板２７の表面に形成されるエピ
タキシャル層を光励起されることができる。
レーザ装置３０からレーザ光を発射すると、このレーザ
光は、ミラー３１を介して選択励起用マスク３２で所定
のパターンとなり、光学系装置３３を通して基板２７の
表面に照射され、この基板２７の表面に形成されるエピ
タキシャル層を光励起されることができる。
【０００８】上記気相成長装置を用いて製造した電流阻
止層付きの発光ダイオードを図１０に示す。なお、この
発光ダイオードは、特願平４−３６４７９号公報に記載
されているものである。
止層付きの発光ダイオードを図１０に示す。なお、この
発光ダイオードは、特願平４−３６４７９号公報に記載
されているものである。
【０００９】この発光ダイオードは、ｎ型のＧａＡｓ基
板からなる基板１１の表面に気相成長によりバッファ層
２、第１クラッド層３、活性層４、第２クラッド層５、
電流選択層６及び電流拡散層７の各層を順に形成したも
のである。気相成長装置には、ＩＩＩ族有機ガスとして
トリメチルインジウム（ＴＭＩ）［（ＣＨ3）3Ｉｎ］、
トリメチルガリウム（ＴＭＧ）［（ＣＨ3）3Ｇａ］及び
トリメチルアルミニウム（ＴＭＡ）［（ＣＨ3）3Ａｌ］
を、Ｖ族水素化物ガスとしてアルシン［ＡｓＨ3］及び
フォスフィン［ＰＨ3］を、またドーパントとしてモノ
シラン［ＳｉＨ4］及びジメチルジンク（ＤＭＺ）
［（ＣＨ3）2Ｚｎ］を適宜供給する。バッファ層２は、
ｎ型のＧａＡｓからなり、０．２μｍの厚さに形成さ
れ、第１クラッド層３は、ｎ型のＩｎ0.5（Ｇａ0.3Ａｌ
0.7）0.5Ｐからなり、１．５μｍの厚さに形成される。
また、活性層４は、ノンドープのＩｎ0.5（Ｇａ0.55Ａ
ｌ0.45）0.5Ｐからなり、０．７μｍの厚さに形成さ
れ、第２クラッド層５は、ｐ型のＩｎ0.5（Ｇａ0.3Ａｌ
0.7）0.5Ｐからなり、１．５μｍの厚さに形成される。
そして、これらの各層は、通常の気相成長により均質な
層として形成される。
板からなる基板１１の表面に気相成長によりバッファ層
２、第１クラッド層３、活性層４、第２クラッド層５、
電流選択層６及び電流拡散層７の各層を順に形成したも
のである。気相成長装置には、ＩＩＩ族有機ガスとして
トリメチルインジウム（ＴＭＩ）［（ＣＨ3）3Ｉｎ］、
トリメチルガリウム（ＴＭＧ）［（ＣＨ3）3Ｇａ］及び
トリメチルアルミニウム（ＴＭＡ）［（ＣＨ3）3Ａｌ］
を、Ｖ族水素化物ガスとしてアルシン［ＡｓＨ3］及び
フォスフィン［ＰＨ3］を、またドーパントとしてモノ
シラン［ＳｉＨ4］及びジメチルジンク（ＤＭＺ）
［（ＣＨ3）2Ｚｎ］を適宜供給する。バッファ層２は、
ｎ型のＧａＡｓからなり、０．２μｍの厚さに形成さ
れ、第１クラッド層３は、ｎ型のＩｎ0.5（Ｇａ0.3Ａｌ
0.7）0.5Ｐからなり、１．５μｍの厚さに形成される。
また、活性層４は、ノンドープのＩｎ0.5（Ｇａ0.55Ａ
ｌ0.45）0.5Ｐからなり、０．７μｍの厚さに形成さ
れ、第２クラッド層５は、ｐ型のＩｎ0.5（Ｇａ0.3Ａｌ
0.7）0.5Ｐからなり、１．５μｍの厚さに形成される。
そして、これらの各層は、通常の気相成長により均質な
層として形成される。
【００１０】第２クラッド層５の上層の電流選択層６
は、Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐからなり、０．５
μｍの厚さに形成される。しかしながら、この電流選択
層６の気相成長の際には、励起用レーザ装置３０からの
レーザ光が照射される。また、このときの選択励起用マ
スク３２は、レーザ光が基板１１上の中央部にのみ照射
されるようなパターンとする。電流選択層６のエピタキ
シャル成長面にレーザ光が照射されると、このときＶ族
水素化物ガスとして供給されているフォスフィン［ＰＨ
3］の分解が促進されて成長表面の実効的なＶ／ＩＩＩ
比が増大し、又はドーパントとして供給されているモノ
シランのＳｉ原子が結晶中へ取り込まれる割合が増大す
る。従って、このようにして形成された電流選択層６
は、レーザ光の照射を受けた中央部分がｎ型の電流阻止
部６ａになると共に、レーザ光が照射されなかった両側
部分はｐ型の電流通過部６ｂとなり、マスクレスによる
１度の気相成長工程で組成の異なる層を形成することが
できる。
は、Ｉｎ0.5（Ｇａ0.3Ａｌ0.7）0.5Ｐからなり、０．５
μｍの厚さに形成される。しかしながら、この電流選択
層６の気相成長の際には、励起用レーザ装置３０からの
レーザ光が照射される。また、このときの選択励起用マ
スク３２は、レーザ光が基板１１上の中央部にのみ照射
されるようなパターンとする。電流選択層６のエピタキ
シャル成長面にレーザ光が照射されると、このときＶ族
水素化物ガスとして供給されているフォスフィン［ＰＨ
3］の分解が促進されて成長表面の実効的なＶ／ＩＩＩ
比が増大し、又はドーパントとして供給されているモノ
シランのＳｉ原子が結晶中へ取り込まれる割合が増大す
る。従って、このようにして形成された電流選択層６
は、レーザ光の照射を受けた中央部分がｎ型の電流阻止
部６ａになると共に、レーザ光が照射されなかった両側
部分はｐ型の電流通過部６ｂとなり、マスクレスによる
１度の気相成長工程で組成の異なる層を形成することが
できる。
【００１１】そして、この電流選択層６の上層に、再び
通常の気相成長により電流拡散層７が形成されると共
に、電極８、９が形成される。電流拡散層７は、ｐ型の
Ｇａ0. 3Ａｌ0.7Ａｓからなり、５μｍの厚さに形成され
る。また、電極８は、基板１１のバッファ層２と接して
いない方の面の全面に形成され、電極９は、電流拡散層
７の上層における電流通過部６ｂの上方を除いた電流阻
止部６ａの上方部分にのみ選択的に形成される。
通常の気相成長により電流拡散層７が形成されると共
に、電極８、９が形成される。電流拡散層７は、ｐ型の
Ｇａ0. 3Ａｌ0.7Ａｓからなり、５μｍの厚さに形成され
る。また、電極８は、基板１１のバッファ層２と接して
いない方の面の全面に形成され、電極９は、電流拡散層
７の上層における電流通過部６ｂの上方を除いた電流阻
止部６ａの上方部分にのみ選択的に形成される。
【００１２】上記のようにして製造された発光ダイオー
ドは、電流選択層６の電流阻止部６ａが下層の第２クラ
ッド層５との間で逆方向のｎ−ｐ接続となるので、電極
８、９に電圧を印加すると、電流が図示破線矢印Ｇで示
すようにこの電流阻止部６ａを避けて流れる。従って、
注入電流は活性層４における電流通過部６ｂの下方にの
み拡散し、この活性層４で発光した光を電極９に遮蔽さ
れることなく有効に取り出すことができるので、高い発
光効率を得ることが可能となる。
ドは、電流選択層６の電流阻止部６ａが下層の第２クラ
ッド層５との間で逆方向のｎ−ｐ接続となるので、電極
８、９に電圧を印加すると、電流が図示破線矢印Ｇで示
すようにこの電流阻止部６ａを避けて流れる。従って、
注入電流は活性層４における電流通過部６ｂの下方にの
み拡散し、この活性層４で発光した光を電極９に遮蔽さ
れることなく有効に取り出すことができるので、高い発
光効率を得ることが可能となる。
【００１３】
【発明が解決しようとする課題】ところが、上記気相成
長装置では、リアクタ２１外部の選択励起用マスク３２
を通ったレーザ光を光学系装置３３によってリアクタ２
１内部の非常に離れた位置にある基板２７の表面に結像
させなければならないため、これら選択励起用マスク３
２や光学系装置３３のアライメント調整を極めて精密に
行う必要があり、しかも光学系装置３３に使用するレン
ズは開口数が大きくかつ収差の少ないものが要求され
る。
長装置では、リアクタ２１外部の選択励起用マスク３２
を通ったレーザ光を光学系装置３３によってリアクタ２
１内部の非常に離れた位置にある基板２７の表面に結像
させなければならないため、これら選択励起用マスク３
２や光学系装置３３のアライメント調整を極めて精密に
行う必要があり、しかも光学系装置３３に使用するレン
ズは開口数が大きくかつ収差の少ないものが要求され
る。
【００１４】このため、従来の気相成長装置を用いて半
導体装置を製造すると、高精度で高価な光学系装置等が
必要となり、製造コストが上昇するという問題点があっ
た。本発明は、上記事情に鑑み、段差のある基板に光を
斜め方向から照射することにより、精密なマスクアライ
メントの調整機構や高精度な光学系装置が不要となる半
導体装置の製造方法とこの方法によって製造される発光
ダイオードを提供することを目的としている。
導体装置を製造すると、高精度で高価な光学系装置等が
必要となり、製造コストが上昇するという問題点があっ
た。本発明は、上記事情に鑑み、段差のある基板に光を
斜め方向から照射することにより、精密なマスクアライ
メントの調整機構や高精度な光学系装置が不要となる半
導体装置の製造方法とこの方法によって製造される発光
ダイオードを提供することを目的としている。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
主面上に凸部を有する基板と、該基板の該凸部上に形成
されたダブルヘテロ構造を有する積層構造体と、少なく
とも該積層構造体の側面を覆う埋め込み半導体層と、該
積層構造体に電流を供給するための一対の電極とを備え
た半導体装置であって、該埋め込み半導体層は、第１導
電型領域及び第２導電型領域を含んでおり、該第１導電
型領域は、該基板の該主面に対して斜めに光を照射した
とき、該積層構造体及び該基板の該凸部の影となる領域
に位置しており、該一対の電極は、該埋め込み半導体層
上に形成されており、該一対の電極の一方は、該第１導
電型領域に接続され、該一対の電極の他方は、該第２導
電型領域に接続されており、そのことによって上記目的
が達成される。
主面上に凸部を有する基板と、該基板の該凸部上に形成
されたダブルヘテロ構造を有する積層構造体と、少なく
とも該積層構造体の側面を覆う埋め込み半導体層と、該
積層構造体に電流を供給するための一対の電極とを備え
た半導体装置であって、該埋め込み半導体層は、第１導
電型領域及び第２導電型領域を含んでおり、該第１導電
型領域は、該基板の該主面に対して斜めに光を照射した
とき、該積層構造体及び該基板の該凸部の影となる領域
に位置しており、該一対の電極は、該埋め込み半導体層
上に形成されており、該一対の電極の一方は、該第１導
電型領域に接続され、該一対の電極の他方は、該第２導
電型領域に接続されており、そのことによって上記目的
が達成される。
【００１６】ある実施例では、前記積層構造体は、第１
クラッド層と、該第１クラッド層上に形成された活性層
と、該活性層上に形成された第２クラッド層とを有しい
る。この場合、該第１クラッド層の導電型と該第２クラ
ッド層の導電型とは異なる。前記第１クラッド層はｎ型
のＩｎＧａＡｌＰからなり、前記活性層はノンドープの
ＩｎＧａＡｌＰからなり、前記第２クラッド層はｐ型の
ＩｎＧａＡｌＰからなっていてもよい。
クラッド層と、該第１クラッド層上に形成された活性層
と、該活性層上に形成された第２クラッド層とを有しい
る。この場合、該第１クラッド層の導電型と該第２クラ
ッド層の導電型とは異なる。前記第１クラッド層はｎ型
のＩｎＧａＡｌＰからなり、前記活性層はノンドープの
ＩｎＧａＡｌＰからなり、前記第２クラッド層はｐ型の
ＩｎＧａＡｌＰからなっていてもよい。
【００１７】ある実施例では、前記凸部は平坦面を有し
ており、前記積層構造体は該平坦面上に形成され、該積
層構造体の側面は（１１１）Ｂ面である。
ており、前記積層構造体は該平坦面上に形成され、該積
層構造体の側面は（１１１）Ｂ面である。
【００１８】また、本発明の半導体装置の製造方法は、
基板の主面上に凸部を形成する工程と、少なくとも該基
板の該凸部上に、ダブルヘテロ構造を有する積層構造体
を形成する工程と、少なくとも該積層構造体の側面を覆
う埋め込み半導体層を形成する工程と、該積層構造体に
電流を供給するための一対の電極を該埋め込み半導体層
上に形成する工程とを包含する半導体装置の製造方法で
あって、該埋め込み半導体層を形成する工程は、第１導
電型の半導体層を成長させながら、該基板の該主面に対
して斜めに光を照射し、それによって、成長しつつある
該第１導電型の半導体層のうち該光が照射される部分の
導電型を第２導電型にし、しかも、該第１導電型の半導
体層のうち該積層構造体及び該基板の該凸部の影となる
領域に位置する部分の導電型を該第１導電型に維持する
工程を包含し、該一対の電極を形成する工程は、該一対
の電極の一方を該第１導電型の該埋め込み半導体層上に
形成し、かつ、該一対の電極の他方を該第２導電型の該
埋め込み半導体層上に形成する工程を包含しており、そ
のことによって上記目的が達成される。
基板の主面上に凸部を形成する工程と、少なくとも該基
板の該凸部上に、ダブルヘテロ構造を有する積層構造体
を形成する工程と、少なくとも該積層構造体の側面を覆
う埋め込み半導体層を形成する工程と、該積層構造体に
電流を供給するための一対の電極を該埋め込み半導体層
上に形成する工程とを包含する半導体装置の製造方法で
あって、該埋め込み半導体層を形成する工程は、第１導
電型の半導体層を成長させながら、該基板の該主面に対
して斜めに光を照射し、それによって、成長しつつある
該第１導電型の半導体層のうち該光が照射される部分の
導電型を第２導電型にし、しかも、該第１導電型の半導
体層のうち該積層構造体及び該基板の該凸部の影となる
領域に位置する部分の導電型を該第１導電型に維持する
工程を包含し、該一対の電極を形成する工程は、該一対
の電極の一方を該第１導電型の該埋め込み半導体層上に
形成し、かつ、該一対の電極の他方を該第２導電型の該
埋め込み半導体層上に形成する工程を包含しており、そ
のことによって上記目的が達成される。
【００１９】前記積層構造体を形成する工程は、第１ク
ラッド層、該活性層、第２クラッド層をこの順番でエピ
タキシャル成長させる工程を包含していてもよい。
ラッド層、該活性層、第２クラッド層をこの順番でエピ
タキシャル成長させる工程を包含していてもよい。
【００２０】前記積層構造体を形成する工程は、面方位
依存性の高い選択エピタキシャル成長を行うことによっ
て、（１１１）Ｂ面の側面を有する積層構造体を前記基
板の前記凸部上に形成する工程を包含していてもよい。
依存性の高い選択エピタキシャル成長を行うことによっ
て、（１１１）Ｂ面の側面を有する積層構造体を前記基
板の前記凸部上に形成する工程を包含していてもよい。
【００２１】前記基板は、半絶縁性であることが好まし
い。
い。
【００２２】前記基板が半絶縁性のＧａＡｓからなって
いてもよい。
いてもよい。
【００２３】前記積層構造体は、前記第１クラッド層の
下にバッファ層を更に備えていてもよい。
下にバッファ層を更に備えていてもよい。
【００２４】前記バッファ層はｎ型のＧａＡｓからなっ
ていてもよい。
ていてもよい。
【００２５】前記埋め込み半導体層はＩｎＧａＡｌＰか
らなっていてもよい。
らなっていてもよい。
【００２６】また、本発明の半導体装置の他の製造方法
は、基板の主面上に凸部を形成する工程と、該凸部上に
半導体層を気相成長させながら、該基板の該主面に対し
て斜めに光を照射する工程とを包含しており、そのこと
により上記目的が達成される。
は、基板の主面上に凸部を形成する工程と、該凸部上に
半導体層を気相成長させながら、該基板の該主面に対し
て斜めに光を照射する工程とを包含しており、そのこと
により上記目的が達成される。
【００２７】
【作用】本発明の半導体装置では、凸部上に形成された
ダブルヘテロ構造を有する積層構造体への効率のよい電
流注入が可能になると共に、凸部上に上記積層構造を設
けることにより、ダブルヘテロ構造における発光を一対
の電極の間から効率よく取り出すことができるようにな
る。例えば、積層構造体が第１クラッド層、第１クラッ
ド層上に形成された活性層及び活性層上に形成された第
２クラッド層を有しており、第１導電体領域及び第２ク
ラッド層の導電型がｐ型、第２導電体領域及び第１クラ
ッド層の導電型がｎ型であるとして、作用を説明する。
第１導電型領域に接続している電極に、第２導電型領域
に接続している電極よりも高い電位を与えると、電流
は、第１導電体領域、第２クラッド層、活性層、第１ク
ラッド層、第２導電体領域の順に流れる。この電流は、
他の部分に拡散されることがないため、活性層への効率
のよい電流注入が可能となる。また、例えば、積層構造
体の側面が（１１１）Ｂ面である場合、活性層からの発
光が凸上の面より放出されるため、平面から放出される
場合に比べて、発光の全反射が少なくなる。従って、活
性層からの発光を効率よく取り出すことができる。
ダブルヘテロ構造を有する積層構造体への効率のよい電
流注入が可能になると共に、凸部上に上記積層構造を設
けることにより、ダブルヘテロ構造における発光を一対
の電極の間から効率よく取り出すことができるようにな
る。例えば、積層構造体が第１クラッド層、第１クラッ
ド層上に形成された活性層及び活性層上に形成された第
２クラッド層を有しており、第１導電体領域及び第２ク
ラッド層の導電型がｐ型、第２導電体領域及び第１クラ
ッド層の導電型がｎ型であるとして、作用を説明する。
第１導電型領域に接続している電極に、第２導電型領域
に接続している電極よりも高い電位を与えると、電流
は、第１導電体領域、第２クラッド層、活性層、第１ク
ラッド層、第２導電体領域の順に流れる。この電流は、
他の部分に拡散されることがないため、活性層への効率
のよい電流注入が可能となる。また、例えば、積層構造
体の側面が（１１１）Ｂ面である場合、活性層からの発
光が凸上の面より放出されるため、平面から放出される
場合に比べて、発光の全反射が少なくなる。従って、活
性層からの発光を効率よく取り出すことができる。
【００２８】本発明の半導体装置の製造方法では、凸部
を有する基板面に光を斜め方向から照射することによ
り、この凸部上に形成された積層構造体及び凸部の影と
なる領域には光が照射されず基板面の他の領域にのみ光
が照射されることになる。従って、この状態で第１導電
型の埋め込み半導体層の成長を行うと、光が照射された
領域は光励起によって第２導電型とすることができ、照
射されない領域はそのまま第１導電型となる。
を有する基板面に光を斜め方向から照射することによ
り、この凸部上に形成された積層構造体及び凸部の影と
なる領域には光が照射されず基板面の他の領域にのみ光
が照射されることになる。従って、この状態で第１導電
型の埋め込み半導体層の成長を行うと、光が照射された
領域は光励起によって第２導電型とすることができ、照
射されない領域はそのまま第１導電型となる。
【００２９】このため、上記製造方法によれば、発光効
率のよい半導体装置を光励起による選択成長技術によっ
て製造する際に、マスクを用いることなく、精密なマス
クアライメントの調整機構や高精度な光学系装置を用い
る必要がなくなる。
率のよい半導体装置を光励起による選択成長技術によっ
て製造する際に、マスクを用いることなく、精密なマス
クアライメントの調整機構や高精度な光学系装置を用い
る必要がなくなる。
【００３０】本発明の半導体装置の他の製造方法では、
凸部を有する基板面に光を斜め方向から照射すると、こ
の凸部の影となる領域には光が照射されず基板面の他の
領域にのみ光が照射されることになる。従って、この状
態で基板面に半導体層を気相成長させると、光が照射さ
れた部分と照射されない部分とでエピタキシャル層の成
長速度や組成及びドーピング量に相違が生じるので、こ
れによってエピタキシャル層の形成を選択的に制御する
ことができるようになる。
凸部を有する基板面に光を斜め方向から照射すると、こ
の凸部の影となる領域には光が照射されず基板面の他の
領域にのみ光が照射されることになる。従って、この状
態で基板面に半導体層を気相成長させると、光が照射さ
れた部分と照射されない部分とでエピタキシャル層の成
長速度や組成及びドーピング量に相違が生じるので、こ
れによってエピタキシャル層の形成を選択的に制御する
ことができるようになる。
【００３１】この結果、上記製造方法によれば、基板面
の凸部が選択成長のためのマスクの役割を果たすので、
光励起による選択成長技術によって半導体装置を製造す
る際に、マスクを用いることなく、エピタキシャル層の
形成を選択的に制御することができる。
の凸部が選択成長のためのマスクの役割を果たすので、
光励起による選択成長技術によって半導体装置を製造す
る際に、マスクを用いることなく、エピタキシャル層の
形成を選択的に制御することができる。
【００３２】
【実施例】以下、図面を参照しながら、本発明を発光ダ
イオードを例にとって説明する。図１乃至図５は本発明
の第１実施例を示すものであって、図１は発光ダイオー
ドの構成を示す縦断面図、図２乃至図５はそれぞれ発光
ダイオードの各製造工程を示す縦断面図である。なお、
上記図１０に示した従来例と同様の機能を有する構成部
材には同じ番号を付記する。
イオードを例にとって説明する。図１乃至図５は本発明
の第１実施例を示すものであって、図１は発光ダイオー
ドの構成を示す縦断面図、図２乃至図５はそれぞれ発光
ダイオードの各製造工程を示す縦断面図である。なお、
上記図１０に示した従来例と同様の機能を有する構成部
材には同じ番号を付記する。
【００３３】本実施例は、ＩＩＩ−Ｖ族化学物半導体を
用いた発光ダイオードについて説明する。
用いた発光ダイオードについて説明する。
【００３４】この発光ダイオードは、図１に示すよう
に、半絶縁性の基板１の表面中央部に凸状に突出したメ
サ型の段差部１ａが形成されている。基板１は、半絶縁
性であることが望ましいが、これに限定されるものでは
ない。そして、この基板１における段差部１ａの平坦面
上及びこの段差部１ａの両側の側低部１ｂの平坦面上に
それぞれｎ型のバッファ層２、ｎ型の第１クラッド層
３、ノンドープの活性層４及びｐ型の第２クラッド層５
が順に形成され、ダブルヘテロ層を構成している。段差
部１ａ上のこれらの各層２〜５は、段差部１ａの側斜面
に倣って上層ほど幅が狭い三角形状に形成され、側低部
１ｂ上の各層２〜５は、この側斜面に沿って上層ほど幅
広に形成されている。ただし、側低部１ｂ上の最上層に
形成された第２クラッド層５は、段差部１ａの平坦部よ
りも低い位置にあり、段差部１ａ上の各層２〜５との間
に側斜面が露出している。
に、半絶縁性の基板１の表面中央部に凸状に突出したメ
サ型の段差部１ａが形成されている。基板１は、半絶縁
性であることが望ましいが、これに限定されるものでは
ない。そして、この基板１における段差部１ａの平坦面
上及びこの段差部１ａの両側の側低部１ｂの平坦面上に
それぞれｎ型のバッファ層２、ｎ型の第１クラッド層
３、ノンドープの活性層４及びｐ型の第２クラッド層５
が順に形成され、ダブルヘテロ層を構成している。段差
部１ａ上のこれらの各層２〜５は、段差部１ａの側斜面
に倣って上層ほど幅が狭い三角形状に形成され、側低部
１ｂ上の各層２〜５は、この側斜面に沿って上層ほど幅
広に形成されている。ただし、側低部１ｂ上の最上層に
形成された第２クラッド層５は、段差部１ａの平坦部よ
りも低い位置にあり、段差部１ａ上の各層２〜５との間
に側斜面が露出している。
【００３５】これら段差部１ａ上と側低部１ｂ上の各層
２〜５の上層には、基板１の表面全面を覆うように埋め
込み半導体層１０が形成されている。埋め込み半導体層
１０は、段差部１ａ上の各層２〜５の頂部付近を境とし
て図示右側がｎ型埋め込み半導体層１０ａとなり左側が
ｐ型埋め込み半導体層１０ｂとなっている。そして、こ
の埋め込み半導体層１０が光励起による選択成長技術に
よって１回の成長工程で形成される。また、この埋め込
み半導体層１０の上層における側低部１ｂの上方には、
それぞれ電極８、９が形成されている。
２〜５の上層には、基板１の表面全面を覆うように埋め
込み半導体層１０が形成されている。埋め込み半導体層
１０は、段差部１ａ上の各層２〜５の頂部付近を境とし
て図示右側がｎ型埋め込み半導体層１０ａとなり左側が
ｐ型埋め込み半導体層１０ｂとなっている。そして、こ
の埋め込み半導体層１０が光励起による選択成長技術に
よって１回の成長工程で形成される。また、この埋め込
み半導体層１０の上層における側低部１ｂの上方には、
それぞれ電極８、９が形成されている。
【００３６】上記構成の発光ダイオードの製造方法を第
２図乃至第５図に基づいて説明する。
２図乃至第５図に基づいて説明する。
【００３７】本実施例で用いる基板１は、上記図１０に
示した従来例のｎ型のＧａＡｓ基板１１とは異なり、半
絶縁性のＧａＡｓ基板からなる。そして、この基板１の
表面中央部に、図２に示すように、ウェットエッチング
又はドライエッチングによって高低差５μｍで幅約２０
μｍ程度の段差部１ａを形成する。この段差部１ａは、
基板１の表面中央部をマスクして、その両側の表面の
（１００）面に対して［０１１］方向のエッチングを行
うことにより形成する。この際、段差部１ａと側低部１
ｂの平坦面は（１００）面のままであり、段差部１ａの
側斜面は（１１１）Ｂ面となる。なお、基板１の表面の
（１００）面は、いずれかの方向に数度程度傾斜したも
のであってもほとんど影響はない。
示した従来例のｎ型のＧａＡｓ基板１１とは異なり、半
絶縁性のＧａＡｓ基板からなる。そして、この基板１の
表面中央部に、図２に示すように、ウェットエッチング
又はドライエッチングによって高低差５μｍで幅約２０
μｍ程度の段差部１ａを形成する。この段差部１ａは、
基板１の表面中央部をマスクして、その両側の表面の
（１００）面に対して［０１１］方向のエッチングを行
うことにより形成する。この際、段差部１ａと側低部１
ｂの平坦面は（１００）面のままであり、段差部１ａの
側斜面は（１１１）Ｂ面となる。なお、基板１の表面の
（１００）面は、いずれかの方向に数度程度傾斜したも
のであってもほとんど影響はない。
【００３８】上記段差部１ａを形成した基板１の表面に
ＭＯＣＶＤ法によって、図３に示すように、ｎ型のＧａ
Ａｓからなるバッファ層２、ｎ型のＩｎＧａＡｌＰから
なる第１クラッド層３、ノンドープのＩｎＧａＡｌＰか
らなる活性層４及びｐ型のＩｎＧａＡｌＰからなる第２
クラッド層５を形成する。これら各層２〜５は、上記図
１０に示した各層２〜１０と同じ組成比及び層厚であ
り、通常の気相成長によりそれぞれ均質な層として形成
される。また、成長条件は、成長温度が７００°Ｃであ
り、Ｖ／ＩＩＩ比は１００としている。この成長条件で
は、段差部１ａ上の各層２〜５が（１１１）Ｂ面を形成
しながら成長するので、図示のように段差部１ａの側斜
面に倣って上層ほど幅が狭い三角形状となる。従って、
段差部１ａの幅は、各層２〜５の最上層の第２クラッド
層５が所定の厚さに形成されたときにこの三角形状の頂
点が形成されるような値に設定しておく。側低部１ｂ上
の各層２〜５も側面を段差部１ａの側斜面に沿わせなが
ら上層ほど幅広に形成される。ただし、この段差部１ａ
の側斜面は（１１１）Ｂ面となるため、この側斜面上に
はこれら各層２〜５は成長しない。また、段差部１ａの
高低差は５μｍあるため、側低部１ｂ上の各層２〜５の
最上層に形成された第２クラッド層５はこの段差部１ａ
の平坦部より低くなり、段差部１ａの側斜面は１μｍ以
上露出する。
ＭＯＣＶＤ法によって、図３に示すように、ｎ型のＧａ
Ａｓからなるバッファ層２、ｎ型のＩｎＧａＡｌＰから
なる第１クラッド層３、ノンドープのＩｎＧａＡｌＰか
らなる活性層４及びｐ型のＩｎＧａＡｌＰからなる第２
クラッド層５を形成する。これら各層２〜５は、上記図
１０に示した各層２〜１０と同じ組成比及び層厚であ
り、通常の気相成長によりそれぞれ均質な層として形成
される。また、成長条件は、成長温度が７００°Ｃであ
り、Ｖ／ＩＩＩ比は１００としている。この成長条件で
は、段差部１ａ上の各層２〜５が（１１１）Ｂ面を形成
しながら成長するので、図示のように段差部１ａの側斜
面に倣って上層ほど幅が狭い三角形状となる。従って、
段差部１ａの幅は、各層２〜５の最上層の第２クラッド
層５が所定の厚さに形成されたときにこの三角形状の頂
点が形成されるような値に設定しておく。側低部１ｂ上
の各層２〜５も側面を段差部１ａの側斜面に沿わせなが
ら上層ほど幅広に形成される。ただし、この段差部１ａ
の側斜面は（１１１）Ｂ面となるため、この側斜面上に
はこれら各層２〜５は成長しない。また、段差部１ａの
高低差は５μｍあるため、側低部１ｂ上の各層２〜５の
最上層に形成された第２クラッド層５はこの段差部１ａ
の平坦部より低くなり、段差部１ａの側斜面は１μｍ以
上露出する。
【００３９】上記のようにして基板１の表面に各層２〜
５の形成が完了すると、光励起によるＭＯＣＶＤ法によ
り、図４に示すように埋め込み半導体層１０の形成を行
う。この埋め込み半導体層１０は、上記図１０に示した
電流選択層６と同じ組成比のＩｎＧａＡｌＰからなり、
段差部１ａ上と側低部１ｂ上とは（３１１）面の成長に
よって繋がるので、基板１の表面全面を覆うように形成
される。埋め込み半導体層１０の層厚は、例えば、平坦
部では３μｍ、頂上部付近では１．５μｍとなるように
形成される。
５の形成が完了すると、光励起によるＭＯＣＶＤ法によ
り、図４に示すように埋め込み半導体層１０の形成を行
う。この埋め込み半導体層１０は、上記図１０に示した
電流選択層６と同じ組成比のＩｎＧａＡｌＰからなり、
段差部１ａ上と側低部１ｂ上とは（３１１）面の成長に
よって繋がるので、基板１の表面全面を覆うように形成
される。埋め込み半導体層１０の層厚は、例えば、平坦
部では３μｍ、頂上部付近では１．５μｍとなるように
形成される。
【００４０】この埋め込み半導体層１０の気相成長の際
には、図示実線矢印Ｃで示すように、レーザ光（励起
光）を基板１の表面に対して垂直ではなく斜め方向から
照射する。このレーザ光の強度は、例えば、１パルス当
り１００から４００ジュール（Ｊ）で、そのピーク出力
は１０から４０メガワット（ＭＷ）とすることができ
る。また、レーザ光の波長としては、例えば、２４８．
５ｎｍまたは２４９．５ｎｍが採用される。このような
波長及び強度を有するレーザ光は、例えば、ＫｒＦエキ
シマレーザ装置によって得られる。励起用レーザ光の照
射条件は、後述する他の実施例を製造する際にも適用さ
れる。ただし、励起用レーザ光の照射条件は上述の数値
例に限定されるものではない。
には、図示実線矢印Ｃで示すように、レーザ光（励起
光）を基板１の表面に対して垂直ではなく斜め方向から
照射する。このレーザ光の強度は、例えば、１パルス当
り１００から４００ジュール（Ｊ）で、そのピーク出力
は１０から４０メガワット（ＭＷ）とすることができ
る。また、レーザ光の波長としては、例えば、２４８．
５ｎｍまたは２４９．５ｎｍが採用される。このような
波長及び強度を有するレーザ光は、例えば、ＫｒＦエキ
シマレーザ装置によって得られる。励起用レーザ光の照
射条件は、後述する他の実施例を製造する際にも適用さ
れる。ただし、励起用レーザ光の照射条件は上述の数値
例に限定されるものではない。
【００４１】レーザ光の照射角度θは、段差部１ａと側
低部１ｂとの高低差、即ち側低部１ｂ上の各層２〜５の
上面から段差部１ａ上の各層２〜５の頂部までの高さを
ｈとし、チップサイズとなる素子領域の長さをＬとする
と、数１で示す値となる。
低部１ｂとの高低差、即ち側低部１ｂ上の各層２〜５の
上面から段差部１ａ上の各層２〜５の頂部までの高さを
ｈとし、チップサイズとなる素子領域の長さをＬとする
と、数１で示す値となる。
【００４２】
【数１】
【００４３】従って、ｈ＝１０μｍ、Ｌ＝３００μｍと
すると、照射角度θは３．８°となる。なお、上記図９
に示した気相成長装置を用いてこの照射角度θによるレ
ーザ光の照射を行うには、ミラー３１の角度を変更する
か、又はサセプタ２８を軸方向に回転させて傾斜させれ
ばよい。ただし、この図９に示した気相成長装置を用い
る場合には、選択励起用マスク３２とこの選択励起用マ
スク３２のパターンを結像させるための光学系装置３３
は不要となる。また、上記気相成長装置に供給するＩＩ
Ｉ族有機ガス、Ｖ族水素化物ガス、及びドーパントは、
従来例に示したものと同様のものを使用する。
すると、照射角度θは３．８°となる。なお、上記図９
に示した気相成長装置を用いてこの照射角度θによるレ
ーザ光の照射を行うには、ミラー３１の角度を変更する
か、又はサセプタ２８を軸方向に回転させて傾斜させれ
ばよい。ただし、この図９に示した気相成長装置を用い
る場合には、選択励起用マスク３２とこの選択励起用マ
スク３２のパターンを結像させるための光学系装置３３
は不要となる。また、上記気相成長装置に供給するＩＩ
Ｉ族有機ガス、Ｖ族水素化物ガス、及びドーパントは、
従来例に示したものと同様のものを使用する。
【００４４】このようにして埋め込み半導体層１０の気
相成長中に照射角度θで斜め方向からレーザ光を照射す
ると、段差部１ａ上の各層２〜５の頂部を境にして、こ
れより図示右側に形成される埋め込み半導体層１０はレ
ーザ光の照射を受け、左側に形成される埋め込み半導体
層１０は、段差部１ａ上の各層２〜５の陰となってレー
ザ光の照射を受けないことになる。従って、レーザ光の
照射を受ける埋め込み半導体層１０では、成長中に、Ｖ
族水素化物ガスとして供給されるフォスフィン［Ｐ
Ｈ3］の分解が促進されて成長表面の実効的なＶ／ＩＩ
Ｉ比が増大し、又はドーパントとして供給されるモノシ
ランのＳｉ原子が結晶中へ取り込まれる割合が増大する
ので、ｎ型のｎ型埋め込み半導体層１０ａとして形成さ
れる。また、レーザ光の照射を受けない埋め込み半導体
層１０は、そのままｐ型のｐ型埋め込み半導体層１０ｂ
として形成される。そして、これによって、マスクレス
による１度の気相成長工程で組成の異なる層を形成する
ことができる。
相成長中に照射角度θで斜め方向からレーザ光を照射す
ると、段差部１ａ上の各層２〜５の頂部を境にして、こ
れより図示右側に形成される埋め込み半導体層１０はレ
ーザ光の照射を受け、左側に形成される埋め込み半導体
層１０は、段差部１ａ上の各層２〜５の陰となってレー
ザ光の照射を受けないことになる。従って、レーザ光の
照射を受ける埋め込み半導体層１０では、成長中に、Ｖ
族水素化物ガスとして供給されるフォスフィン［Ｐ
Ｈ3］の分解が促進されて成長表面の実効的なＶ／ＩＩ
Ｉ比が増大し、又はドーパントとして供給されるモノシ
ランのＳｉ原子が結晶中へ取り込まれる割合が増大する
ので、ｎ型のｎ型埋め込み半導体層１０ａとして形成さ
れる。また、レーザ光の照射を受けない埋め込み半導体
層１０は、そのままｐ型のｐ型埋め込み半導体層１０ｂ
として形成される。そして、これによって、マスクレス
による１度の気相成長工程で組成の異なる層を形成する
ことができる。
【００４５】上記埋め込み半導体層１０の形成が完了す
ると、図５に示すように、ｎ型埋め込み半導体層１０ａ
の上層における図示右側の側低部１ｂの上方に電極８を
形成すると共に、ｐ型埋め込み半導体層１０ｂの上層に
おける図示左側の側低部１ｂの上方に電極９を形成して
発光ダイオードを完成する。なお、これらの電極８、９
は、発光領域となる段差部１ａの上方を除いた領域に形
成されていればよく、また、段差部１ａの上方であって
も、小面積であれば、ここに補助電極等を形成すること
も可能である。
ると、図５に示すように、ｎ型埋め込み半導体層１０ａ
の上層における図示右側の側低部１ｂの上方に電極８を
形成すると共に、ｐ型埋め込み半導体層１０ｂの上層に
おける図示左側の側低部１ｂの上方に電極９を形成して
発光ダイオードを完成する。なお、これらの電極８、９
は、発光領域となる段差部１ａの上方を除いた領域に形
成されていればよく、また、段差部１ａの上方であって
も、小面積であれば、ここに補助電極等を形成すること
も可能である。
【００４６】上記構成の発光ダイオードは、電極８、９
に電圧を印加すると、図１の破線矢印Ａに示すように、
ｐ型埋め込み半導体層１０ｂを介して段差部１ａ上の第
２クラッド層５から下層の活性層４及び第１クラッド層
３に電流が流れ込み、ｎ型埋め込み半導体層１０ａを介
して流れ出す。しかしながら、基板１が半絶縁性である
ため、側低部１ｂ上の各層２〜５には電流は流れ込まな
い。従って、注入電流は、段差部１ａ上の活性層４にの
み拡散され、電極８、９に遮蔽される側低部１ｂ上の活
性層４には供給されないので、効率のよい電流注入が可
能となる。また、段差部１ａ上の活性層４は、図示実線
矢印Ｂに示すように、発光した光を凸状の出射面から放
出するので、出射面が平面である場合に比べ、出射光の
全反射が少なくなり効率よく取り出すことができるよう
になる。
に電圧を印加すると、図１の破線矢印Ａに示すように、
ｐ型埋め込み半導体層１０ｂを介して段差部１ａ上の第
２クラッド層５から下層の活性層４及び第１クラッド層
３に電流が流れ込み、ｎ型埋め込み半導体層１０ａを介
して流れ出す。しかしながら、基板１が半絶縁性である
ため、側低部１ｂ上の各層２〜５には電流は流れ込まな
い。従って、注入電流は、段差部１ａ上の活性層４にの
み拡散され、電極８、９に遮蔽される側低部１ｂ上の活
性層４には供給されないので、効率のよい電流注入が可
能となる。また、段差部１ａ上の活性層４は、図示実線
矢印Ｂに示すように、発光した光を凸状の出射面から放
出するので、出射面が平面である場合に比べ、出射光の
全反射が少なくなり効率よく取り出すことができるよう
になる。
【００４７】本実施例の発光ダイオードを直径５ｍｍで
樹脂モールド実装すると、２０ｍＡ通電時に３カンデラ
の光度を得ることができた。
樹脂モールド実装すると、２０ｍＡ通電時に３カンデラ
の光度を得ることができた。
【００４８】なお、本実施例では、基板１として半絶縁
性のＧａＡｓ基板を用いたが、半絶縁性であれば、Ｇａ
Ｐ基板やＩｎＧａＰ基板等のように発光波長に対して透
明な基板を用いてもよく、Ｓｉ基板やＧａ基板又はガラ
ス基板等を用いることも可能である。また、活性層４等
の組成は、ＩｎＧａＡｌＰに限らず、ＩｎＧａＡｓＰ／
ＩｎＰ系やＧａＡｓ／ＧａＡｌＡｓ系を用いることもで
きる。発光波長は、この活性層４の組成を変更すること
により、赤色から緑色の任意の波長帯を選択することが
できる。さらに、本発明の気相成長の方法としては、Ｍ
ＯＣＶＤ法が望ましいが、ＭＢＥ（分子線エピタキシ[M
olecular Beam Epitaxy]）法やＡＬＥ（原子層エキタピ
シ[Atomic Layer Epitaxy]）法又はＣＢＥ[Chemical Be
am Epitaxy]法等の他の方法を用いることも可能であ
る。また、本発明は発光ダイオードに限定されるもので
はなく、例えば、面発光型半導体レーザであってもよ
い。また、本実施例では、第１クラッド層３をｎ型、第
２クラッド層５をｐ型としたが、第１クラッド層３をｐ
型、第２クラッド層５をｎ型としてもよい。
性のＧａＡｓ基板を用いたが、半絶縁性であれば、Ｇａ
Ｐ基板やＩｎＧａＰ基板等のように発光波長に対して透
明な基板を用いてもよく、Ｓｉ基板やＧａ基板又はガラ
ス基板等を用いることも可能である。また、活性層４等
の組成は、ＩｎＧａＡｌＰに限らず、ＩｎＧａＡｓＰ／
ＩｎＰ系やＧａＡｓ／ＧａＡｌＡｓ系を用いることもで
きる。発光波長は、この活性層４の組成を変更すること
により、赤色から緑色の任意の波長帯を選択することが
できる。さらに、本発明の気相成長の方法としては、Ｍ
ＯＣＶＤ法が望ましいが、ＭＢＥ（分子線エピタキシ[M
olecular Beam Epitaxy]）法やＡＬＥ（原子層エキタピ
シ[Atomic Layer Epitaxy]）法又はＣＢＥ[Chemical Be
am Epitaxy]法等の他の方法を用いることも可能であ
る。また、本発明は発光ダイオードに限定されるもので
はなく、例えば、面発光型半導体レーザであってもよ
い。また、本実施例では、第１クラッド層３をｎ型、第
２クラッド層５をｐ型としたが、第１クラッド層３をｐ
型、第２クラッド層５をｎ型としてもよい。
【００４９】図６は本発明の第２実施例を示すものであ
って、発光ダイオードの構成を示す縦断面図である。な
お、上記図１に示した第１実施例と同様の機能を有する
構成部材には同じ番号を付記して説明を省略する。
って、発光ダイオードの構成を示す縦断面図である。な
お、上記図１に示した第１実施例と同様の機能を有する
構成部材には同じ番号を付記して説明を省略する。
【００５０】本実施例は、第１実施例の基板１上の段差
部１ａを逆メサ型に形成したものである。即ち、基板１
の表面中央部をマスクして、その両側の表面の（１０
０）面に対して［０−１１］方向のエッチングを行うこ
とにより、このような逆メサ型の段差部１ａが形成され
る。そして、この場合も、各層２〜５や埋め込み半導体
層１０等を同様に形成することができる。また、電極
８、９に電圧を印加すると、図示破線矢印Ｄに示すよう
に電流が流れ効率のよい電流注入を行うと共に、図示実
線矢印Ｅに示すように活性層４で発光した光を凸部の出
射面から放出するので、この出射光を効率よく取り出す
ことができるようになり、第１実施例と同様の効果を得
ることができる。
部１ａを逆メサ型に形成したものである。即ち、基板１
の表面中央部をマスクして、その両側の表面の（１０
０）面に対して［０−１１］方向のエッチングを行うこ
とにより、このような逆メサ型の段差部１ａが形成され
る。そして、この場合も、各層２〜５や埋め込み半導体
層１０等を同様に形成することができる。また、電極
８、９に電圧を印加すると、図示破線矢印Ｄに示すよう
に電流が流れ効率のよい電流注入を行うと共に、図示実
線矢印Ｅに示すように活性層４で発光した光を凸部の出
射面から放出するので、この出射光を効率よく取り出す
ことができるようになり、第１実施例と同様の効果を得
ることができる。
【００５１】図７及び図８は本発明の第３実施例を示す
ものであって、図７は発光ダイオードの構成を示す縦断
面図、図８は発光ダイオードの電極の配線パターンを示
す平面図である。なお、上記図１に示した第１実施例と
同様の機能を有する構成部材には同じ番号を付記して説
明を省略する。
ものであって、図７は発光ダイオードの構成を示す縦断
面図、図８は発光ダイオードの電極の配線パターンを示
す平面図である。なお、上記図１に示した第１実施例と
同様の機能を有する構成部材には同じ番号を付記して説
明を省略する。
【００５２】本実施例は、図７に示すように、基板１上
の１つの素子領域に複数の段差部１ａを形成したもので
あり、各段差部１ａ及びその側低部１ｂには、それぞれ
第１実施例と同様にバッファ層２、第１クラッド層３、
活性層４及び第２クラッド層５、埋め込み半導体層１０
のｎ型埋め込み半導体層１０ａとｐ型埋め込み半導体層
１０ｂ並びに電極８、９が形成されている。
の１つの素子領域に複数の段差部１ａを形成したもので
あり、各段差部１ａ及びその側低部１ｂには、それぞれ
第１実施例と同様にバッファ層２、第１クラッド層３、
活性層４及び第２クラッド層５、埋め込み半導体層１０
のｎ型埋め込み半導体層１０ａとｐ型埋め込み半導体層
１０ｂ並びに電極８、９が形成されている。
【００５３】素子領域の長さＬを一定とすると、この素
子領域に段差部１ａを１箇所だけ設けた場合には、埋め
込み半導体層１０を形成する際のレーザ光の照射角度θ
が上記（数１）に示すように段差部１ａの高低差ｈに比
例することになる。ところが、段差部１ａの高低差ｈは
むやみに高くすることができないので、この照射角度θ
は上記例示の場合の３．８°のように極めて小さい値と
なる。しかしながら、本実施例では、段差部１ａを複数
設けて素子領域の長さＬを分割しているので、図示実線
矢印Ｆに示すレーザ光の照射角度θを大きくすることが
できる。即ち、段差部１ａを等間隔でｎ箇所設けたとす
ると、各発光領域部の長さｌはＬ／ｎとなり、この場合
の照射角度θは数２で示す値となる。
子領域に段差部１ａを１箇所だけ設けた場合には、埋め
込み半導体層１０を形成する際のレーザ光の照射角度θ
が上記（数１）に示すように段差部１ａの高低差ｈに比
例することになる。ところが、段差部１ａの高低差ｈは
むやみに高くすることができないので、この照射角度θ
は上記例示の場合の３．８°のように極めて小さい値と
なる。しかしながら、本実施例では、段差部１ａを複数
設けて素子領域の長さＬを分割しているので、図示実線
矢印Ｆに示すレーザ光の照射角度θを大きくすることが
できる。即ち、段差部１ａを等間隔でｎ箇所設けたとす
ると、各発光領域部の長さｌはＬ／ｎとなり、この場合
の照射角度θは数２で示す値となる。
【００５４】
【数２】
【００５５】例えば、上記と同じｈ＝１０μｍ、Ｌ＝３
００μｍの条件で段差部１ａを１０箇所に形成したとす
ると、照射角度θは１８°となり、十分な大きさを得る
ことができる。
００μｍの条件で段差部１ａを１０箇所に形成したとす
ると、照射角度θは１８°となり、十分な大きさを得る
ことができる。
【００５６】ただし、本実施例では、各段差部１ａ上の
活性層４に電流を注入しなければならないので、電極
８、９も各段差部１ａごとに設ける必要がある。そこ
で、これらの電極８、９は、図８に示すように、埋め込
み半導体層１０の上層にくし型に組み合わせて形成し、
複数の発光領域に効率よく電流を注入できるようにして
いる。
活性層４に電流を注入しなければならないので、電極
８、９も各段差部１ａごとに設ける必要がある。そこ
で、これらの電極８、９は、図８に示すように、埋め込
み半導体層１０の上層にくし型に組み合わせて形成し、
複数の発光領域に効率よく電流を注入できるようにして
いる。
【００５７】本実施例の発光ダイオードにより、５５５
ｎｍの波長において４カンデラの光度を得ることができ
た。
ｎｍの波長において４カンデラの光度を得ることができ
た。
【００５８】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、光励起による選択成
長技術によって半導体装置を製造する際に、精密なマス
クアライメントの調整機構や高精度な光学系装置を用い
る必要がなくなり、半導体装置の製造コストを低減する
ことができるようになる。また、本発明の発光ダイオー
ドによれば、電極によって遮蔽されない段差部上の活性
層にのみ効率よく電流注入を行うことができると共に、
この凸状の段差部上に発光部を設けることにより、出射
光を出射面から効率よく取り出すことができるようにな
る。また、本発明による半導体構造は、半絶縁性基板を
採用しているため、他の機能を持つ素子、例えば、注入
電流変調用のＦＥＴ、ＨＢＴ（ヘテロ接合バイポーラト
ランジスタ[Heterojunction Bipolar Transistor]）
や、受光素子用のＰＤ[Photo Diode]、ＰＴ[Photo Tra
nsistor]とのモノリシック化も可能となる。
の半導体装置の製造方法によれば、光励起による選択成
長技術によって半導体装置を製造する際に、精密なマス
クアライメントの調整機構や高精度な光学系装置を用い
る必要がなくなり、半導体装置の製造コストを低減する
ことができるようになる。また、本発明の発光ダイオー
ドによれば、電極によって遮蔽されない段差部上の活性
層にのみ効率よく電流注入を行うことができると共に、
この凸状の段差部上に発光部を設けることにより、出射
光を出射面から効率よく取り出すことができるようにな
る。また、本発明による半導体構造は、半絶縁性基板を
採用しているため、他の機能を持つ素子、例えば、注入
電流変調用のＦＥＴ、ＨＢＴ（ヘテロ接合バイポーラト
ランジスタ[Heterojunction Bipolar Transistor]）
や、受光素子用のＰＤ[Photo Diode]、ＰＴ[Photo Tra
nsistor]とのモノリシック化も可能となる。
【図１】本発明の第１実施例を示すものであって、発光
ダイオードの構成を示す縦断面図である。
ダイオードの構成を示す縦断面図である。
【図２】本発明の第１実施例を示すものであって、発光
ダイオードの最初の製造工程を示す縦断面図である。
ダイオードの最初の製造工程を示す縦断面図である。
【図３】本発明の第１実施例を示すものであって、発光
ダイオードの２番目の製造工程を示す縦断面図である。
ダイオードの２番目の製造工程を示す縦断面図である。
【図４】本発明の第１実施例を示すものであって、発光
ダイオードの３番目の製造工程を示す縦断面図である。
ダイオードの３番目の製造工程を示す縦断面図である。
【図５】本発明の第１実施例を示すものであって、発光
ダイオードの最後の製造工程を示す縦断面図である。
ダイオードの最後の製造工程を示す縦断面図である。
【図６】本発明の第２実施例を示すものであって、発光
ダイオードの構成を示す縦断面図である。
ダイオードの構成を示す縦断面図である。
【図７】本発明の第３実施例を示すものであって、発光
ダイオードの構成を示す縦断面図である。
ダイオードの構成を示す縦断面図である。
【図８】本発明の第３実施例を示すものであって、発光
ダイオードの電極の配線パターンを示す平面図である。
ダイオードの電極の配線パターンを示す平面図である。
【図９】従来例を示すものであって、気相成長装置の概
略構成を示す縦断面図である。
略構成を示す縦断面図である。
【図１０】従来例を示すものであって、発光ダイオード
の構成を示す縦断面図である。
の構成を示す縦断面図である。
１ 基板 １ａ 段差部 １ｂ 側低部 ２ バッファ層 ３ 第１クラッド層 ４ 活性層 ５ 第２クラッド層 ８ 電極 ９ 電極 １０ 埋め込み半導体層 １０ａ ｎ型埋め込み半導体層 １０ｂ ｐ型埋め込み半導体層
Claims (6)
- 【請求項１】 主面上に凸部を有する基板と、 該基板の該凸部上に形成されたダブルヘテロ構造を有す
る積層構造体と、 少なくとも該積層構造体の側面を覆う埋め込み半導体層
と、 該積層構造体に電流を供給するための一対の電極とを備
えた半導体装置であって、 該埋め込み半導体層は、第１導電型領域及び第２導電型
領域を含んでおり、 該第１導電型領域は、該基板の該主面に対して斜めに光
を照射したとき、該積層構造体及び該基板の該凸部の影
となる領域に位置しており、 該一対の電極は、該埋め込み半導体層上に形成されてお
り、該一対の電極の一方は、該第１導電型領域に接続さ
れ、該一対の電極の他方は、該第２導電型領域に接続さ
れている半導体装置。 - 【請求項２】 前記積層構造体は、第１クラッド層と、
該第１クラッド層上に形成された活性層と、該活性層上
に形成された第２クラッド層とを有しており、該第１ク
ラッド層の導電型と該第２クラッド層の導電型とが異な
る、請求項１に記載の半導体装置。 - 【請求項３】 基板の主面上に凸部を形成する工程と、 少なくとも該基板の該凸部上に、ダブルヘテロ構造を有
する積層構造体を形成する工程と、 少なくとも該積層構造体の側面を覆う埋め込み半導体層
を形成する工程と、 該積層構造体に電流を供給するための一対の電極を該埋
め込み半導体層上に形成する工程とを包含する半導体装
置の製造方法であって、 該埋め込み半導体層を形成する工程は、第１導電型の半
導体層を成長させながら、該基板の該主面に対して斜め
に光を照射し、それによって、成長しつつある該第１導
電型の半導体層のうち該光が照射される部分の導電型を
第２導電型にし、しかも、該第１導電型の半導体層のう
ち該積層構造体及び該基板の該凸部の影となる領域に位
置する部分の導電型を該第１導電型に維持する工程を包
含し、 該一対の電極を形成する工程は、該一対の電極の一方を
該第１導電型の該埋め込み半導体層上に形成し、かつ、
該一対の電極の他方を該第２導電型の該埋め込み半導体
層上に形成する工程を包含している半導体装置の製造方
法。 - 【請求項４】 請求項３に記載の方法であって、前記積
層構造体を形成する工程は、第１クラッド層、該活性
層、第２クラッド層をこの順番でエピタキシャル成長さ
せる工程を包含している半導体装置の製造方法。 - 【請求項５】 請求項４に記載の方法であって、前記積
層構造体を形成する工程は、面方位依存性の高い選択エ
ピタキシャル成長を行うことによって、（１１１）Ｂ面
の側面を有する積層構造体を前記基板の前記凸部上に形
成する工程を包含している半導体装置の製造方法。 - 【請求項６】 基板の主面上に凸部を形成する工程と、 該凸部上に半導体層を気相成長させながら、該基板の該
主面に対して斜めに光を照射する工程とを包含する、半
導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19049793A JP2960838B2 (ja) | 1993-07-30 | 1993-07-30 | 半導体装置及びその製造方法 |
| US08/281,834 US5581116A (en) | 1993-07-30 | 1994-07-28 | Semiconductor device manufactured by selectively controlling growth of an epitaxial layer without a mask |
| EP94305613A EP0637086B1 (en) | 1993-07-30 | 1994-07-28 | Light emitting semiconductor device and light enhanced deposition method for fabricating the same |
| DE69432446T DE69432446T2 (de) | 1993-07-30 | 1994-07-28 | Lichtemittierendes Halbleiterbauelement und lichtunterstütztes Abscheideverfahren zu seiner Herstellung |
| US08/673,263 US5854089A (en) | 1993-07-30 | 1996-06-28 | Semiconductor device by selectively controlling growth of an epitaxial layer without a mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19049793A JP2960838B2 (ja) | 1993-07-30 | 1993-07-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745865A true JPH0745865A (ja) | 1995-02-14 |
| JP2960838B2 JP2960838B2 (ja) | 1999-10-12 |
Family
ID=16259081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19049793A Expired - Fee Related JP2960838B2 (ja) | 1993-07-30 | 1993-07-30 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5581116A (ja) |
| EP (1) | EP0637086B1 (ja) |
| JP (1) | JP2960838B2 (ja) |
| DE (1) | DE69432446T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1169226C (zh) * | 1997-06-11 | 2004-09-29 | 精工爱普生株式会社 | 半导体装置和液晶显示装置以及含有它们的电子机器 |
| JP4164438B2 (ja) * | 2003-11-12 | 2008-10-15 | 株式会社日立製作所 | 半導体光素子の製造方法 |
| US7982205B2 (en) * | 2006-01-12 | 2011-07-19 | National Institute Of Advanced Industrial Science And Technology | III-V group compound semiconductor light-emitting diode |
| JP5211728B2 (ja) * | 2007-02-07 | 2013-06-12 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
| KR100916489B1 (ko) * | 2007-07-27 | 2009-09-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP5186852B2 (ja) * | 2007-09-14 | 2013-04-24 | ソニー株式会社 | 半導体発光素子 |
| JP2009071172A (ja) * | 2007-09-14 | 2009-04-02 | Sony Corp | 半導体発光素子及びその製造方法、並びに、下地層の形成方法 |
| KR101014045B1 (ko) * | 2009-02-18 | 2011-02-10 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| DE102015104206A1 (de) * | 2015-03-20 | 2016-09-22 | Osram Opto Semiconductors Gmbh | Laserdiode |
| KR102748974B1 (ko) * | 2019-06-21 | 2025-01-03 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0632331B2 (ja) * | 1984-08-08 | 1994-04-27 | 松下電器産業株式会社 | 半導体レ−ザ装置およびその製造方法 |
| GB8516853D0 (en) * | 1985-07-03 | 1985-08-07 | British Telecomm | Manufacture of semiconductor structures |
| JPS63244625A (ja) * | 1987-03-30 | 1988-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4956682A (en) * | 1987-04-28 | 1990-09-11 | Matsushita Electric Industrial Co., Ltd. | Optoelectronic integrated circuit |
| JPH01149426A (ja) * | 1987-12-04 | 1989-06-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5202285A (en) * | 1990-04-26 | 1993-04-13 | Fujitsu Limited | Semiconductor laser having double heterostructure and method of producing same |
| JPH04352374A (ja) * | 1991-05-29 | 1992-12-07 | Eastman Kodak Japan Kk | 半導体発光装置 |
| EP0533197A3 (en) * | 1991-09-20 | 1993-11-03 | Fujitsu Ltd | Stripe laser diode having an improved efficiency for current confinement |
| JP2856374B2 (ja) * | 1992-02-24 | 1999-02-10 | シャープ株式会社 | 半導体発光素子及びその製造方法 |
| US5373173A (en) * | 1992-05-20 | 1994-12-13 | Sony Corporation | Apparatus for semiconductor laser |
-
1993
- 1993-07-30 JP JP19049793A patent/JP2960838B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-28 US US08/281,834 patent/US5581116A/en not_active Expired - Lifetime
- 1994-07-28 DE DE69432446T patent/DE69432446T2/de not_active Expired - Fee Related
- 1994-07-28 EP EP94305613A patent/EP0637086B1/en not_active Expired - Lifetime
-
1996
- 1996-06-28 US US08/673,263 patent/US5854089A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69432446T2 (de) | 2004-01-15 |
| EP0637086A2 (en) | 1995-02-01 |
| JP2960838B2 (ja) | 1999-10-12 |
| US5854089A (en) | 1998-12-29 |
| DE69432446D1 (de) | 2003-05-15 |
| EP0637086B1 (en) | 2003-04-09 |
| US5581116A (en) | 1996-12-03 |
| EP0637086A3 (en) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841409B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
| US6351480B1 (en) | Semiconductor light emitting device and method for producing the same | |
| US4843031A (en) | Method of fabricating compound semiconductor laser using selective irradiation | |
| JP2871477B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP2003332251A (ja) | 高品質ＩｎＧａＡｓＮ半導体の製造方法 | |
| JP2960838B2 (ja) | 半導体装置及びその製造方法 | |
| US5061643A (en) | Method of doping a growing crystalline semiconductor film | |
| US5146467A (en) | Semiconductor laser device | |
| JP2856374B2 (ja) | 半導体発光素子及びその製造方法 | |
| US5173445A (en) | Method of making p-type compound semiconductor employing trimethylgallium, trimethylarsenic and arsine | |
| JP2002076518A (ja) | 半導体レーザおよび半導体素子並びにそれらの製造方法 | |
| JPH05226781A (ja) | 半導体発光素子の製造方法 | |
| US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
| JP3146501B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP3194327B2 (ja) | 有機金属気相成長法 | |
| JP3703927B2 (ja) | 半導体レーザ素子 | |
| JP3270815B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2937060B2 (ja) | ＡｌＧａＩｎＰ系発光装置 | |
| JP2937054B2 (ja) | ＡｌＧａＩｎＰ系発光装置 | |
| JPS6244715B2 (ja) | ||
| JP2751356B2 (ja) | 半導体レーザの製造方法 | |
| KR100275770B1 (ko) | 반도체 레이저 소자의 제조 방법 | |
| JP3455867B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3446344B2 (ja) | Ｖ溝構造を有する半導体発光装置 | |
| JPH0722697A (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |