JPH0745876A - ｄｃ−ＳＱＵＩＤ素子 - Google Patents
ｄｃ−ＳＱＵＩＤ素子Info
- Publication number
- JPH0745876A JPH0745876A JP5183845A JP18384593A JPH0745876A JP H0745876 A JPH0745876 A JP H0745876A JP 5183845 A JP5183845 A JP 5183845A JP 18384593 A JP18384593 A JP 18384593A JP H0745876 A JPH0745876 A JP H0745876A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- barrier layer
- laminated
- superconductor thin
- film electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】 ダンピング抵抗の作成のための特別の工程が
不要で、しかもダンピング抵抗の追加による素子の層数
増も生じることなく、共振による素子特性の劣化の少な
い高性能のｄｃ−ＳＱＵＩＤ素子を提供する。 【構成】 ループ状の第１の超伝導体薄膜電極１に対
し、２箇所でバリア層２を介して第２の超伝導体薄膜電
極３が積層され、その積層部で第１と第２の超伝導体薄
膜電極１と２が互いにジョセフソン接合された素子にお
いて、バリア層２を２箇所の積層部間で連続するように
一体形成し、かつ、このバリア層２にダンピング抵抗と
して機能する抵抗値を持たせた構造とする。
不要で、しかもダンピング抵抗の追加による素子の層数
増も生じることなく、共振による素子特性の劣化の少な
い高性能のｄｃ−ＳＱＵＩＤ素子を提供する。 【構成】 ループ状の第１の超伝導体薄膜電極１に対
し、２箇所でバリア層２を介して第２の超伝導体薄膜電
極３が積層され、その積層部で第１と第２の超伝導体薄
膜電極１と２が互いにジョセフソン接合された素子にお
いて、バリア層２を２箇所の積層部間で連続するように
一体形成し、かつ、このバリア層２にダンピング抵抗と
して機能する抵抗値を持たせた構造とする。
Description
【０００１】
【産業上の利用分野】本発明は生体磁界計測や地磁気計
測等の、極微小磁界計測用のセンサとして用いられるｄ
ｃ−ＳＱＵＩＤ素子に関し、更に詳しくは、２つの超伝
導体薄膜がバリア層を介して相互に積層されることによ
り、超伝導ループ中に２つのジョセフソン接合部が形成
された構造のｄｃ−ＳＱＵＩＤ素子に関する。
測等の、極微小磁界計測用のセンサとして用いられるｄ
ｃ−ＳＱＵＩＤ素子に関し、更に詳しくは、２つの超伝
導体薄膜がバリア層を介して相互に積層されることによ
り、超伝導ループ中に２つのジョセフソン接合部が形成
された構造のｄｃ−ＳＱＵＩＤ素子に関する。
【０００２】
【従来の技術】極微小磁界を計測するためのｄｃ−ＳＱ
ＵＩＤにおいては、一般に、超伝導リング中に２つのジ
ョセフソン接合部を持つｄｃ−ＳＱＵＩＤ素子と、その
駆動回路、被測定磁界を拾うためのピックアップコイ
ル、そのピックアップコイルに接続され、かつ、ｄｃ−
ＳＱＵＩＤ素子と磁気的に結合されたインプットコイ
ル、および、駆動回路に接続され、かつ、ｄｃ−ＳＱＵ
ＩＤ素子に結合された変調用コイル等によって構成され
る。
ＵＩＤにおいては、一般に、超伝導リング中に２つのジ
ョセフソン接合部を持つｄｃ−ＳＱＵＩＤ素子と、その
駆動回路、被測定磁界を拾うためのピックアップコイ
ル、そのピックアップコイルに接続され、かつ、ｄｃ−
ＳＱＵＩＤ素子と磁気的に結合されたインプットコイ
ル、および、駆動回路に接続され、かつ、ｄｃ−ＳＱＵ
ＩＤ素子に結合された変調用コイル等によって構成され
る。
【０００３】ｄｃ−ＳＱＵＩＤ素子としては準平面型接
合をはじめとするウィークリンク型の素子や、トンネル
接合型の素子が知られているが、このうち、準平面型接
合タイプおよびトンネル接合タイプのものでは、通常、
２つの超伝導体薄膜電極をバリア層を介して相互に積層
し、その積層部分においてジョセフソン接合部を形成し
た構造を採る。
合をはじめとするウィークリンク型の素子や、トンネル
接合型の素子が知られているが、このうち、準平面型接
合タイプおよびトンネル接合タイプのものでは、通常、
２つの超伝導体薄膜電極をバリア層を介して相互に積層
し、その積層部分においてジョセフソン接合部を形成し
た構造を採る。
【０００４】すなわち、この種のｄｃ−ＳＱＵＩＤ素子
においては、図２に準平面型接合のｄｃ−ＳＱＵＩＤの
平面図（Ａ）およびそのＡ−Ａ拡大断面図（Ｂ）を例示
するように、第１の超伝導体薄膜電極２１をループ状に
パターニングするとともに、その電極２１のループの上
方にバリア層２２を形成し、そのバリア層２２の上に第
２の超伝導体薄膜電極２３を形成して、第１と第２の超
伝導体薄膜電極２１と２３の２箇所の積層部分におい
て、それぞれこれら両電極表面に跨がるように超伝導体
薄膜製のブリッジ２４ａ，２４ｂを形成して両電極間を
それぞれウィークに接合し、全体として超伝導リング中
に２箇所のジョセフソン接合部を持つ素子構造としてい
る。
においては、図２に準平面型接合のｄｃ−ＳＱＵＩＤの
平面図（Ａ）およびそのＡ−Ａ拡大断面図（Ｂ）を例示
するように、第１の超伝導体薄膜電極２１をループ状に
パターニングするとともに、その電極２１のループの上
方にバリア層２２を形成し、そのバリア層２２の上に第
２の超伝導体薄膜電極２３を形成して、第１と第２の超
伝導体薄膜電極２１と２３の２箇所の積層部分におい
て、それぞれこれら両電極表面に跨がるように超伝導体
薄膜製のブリッジ２４ａ，２４ｂを形成して両電極間を
それぞれウィークに接合し、全体として超伝導リング中
に２箇所のジョセフソン接合部を持つ素子構造としてい
る。
【０００５】ここで、第１と第２の超伝導体薄膜電極２
１と２３、およびブリッジ２４ａ，２４ｂの材質として
はNbが、また、バリア層２２としては、Al薄膜を形成し
てその表面を酸化させて AlOX とした２層構造のもの等
が一般的に用いられている。
１と２３、およびブリッジ２４ａ，２４ｂの材質として
はNbが、また、バリア層２２としては、Al薄膜を形成し
てその表面を酸化させて AlOX とした２層構造のもの等
が一般的に用いられている。
【０００６】このような素子の製造工程の一例を示す
と、まず、フォトレジストによるリフトオフを用いて、
第１の超伝導体薄膜電極２１とその上方でこれと同形を
したAl-ALOX からなるバリア層２２を作成する。その
後、第２の超伝導体薄膜電極２３を同じくリフトオフ法
を用いて作成し、不要部分のバリア層２２をエッチング
した後、ブリッジ２４ａ，２４ｂを作成する手順が一般
的である。
と、まず、フォトレジストによるリフトオフを用いて、
第１の超伝導体薄膜電極２１とその上方でこれと同形を
したAl-ALOX からなるバリア層２２を作成する。その
後、第２の超伝導体薄膜電極２３を同じくリフトオフ法
を用いて作成し、不要部分のバリア層２２をエッチング
した後、ブリッジ２４ａ，２４ｂを作成する手順が一般
的である。
【０００７】一方、トンネル接合の素子においては、素
子構造としては図２におけるブリッジ２４ａ，２４ｂを
持たない構造であり、バリア層２２によって第１と第２
の超伝導体薄膜電極２１と２３を２箇所でトンネル接合
した構造を採る。
子構造としては図２におけるブリッジ２４ａ，２４ｂを
持たない構造であり、バリア層２２によって第１と第２
の超伝導体薄膜電極２１と２３を２箇所でトンネル接合
した構造を採る。
【０００８】ところで、以上のようなｄｃ−ＳＱＵＩＤ
においては、従来、素子中の超伝導リングの持つインダ
クタンスと接合部分におけるキャパシタンスによる共振
が、素子特性を劣化させることを防ぐため、ダンピング
抵抗（またはシャント抵抗）と呼ばれる抵抗２５を素子
に付加することが一般に行われている。
においては、従来、素子中の超伝導リングの持つインダ
クタンスと接合部分におけるキャパシタンスによる共振
が、素子特性を劣化させることを防ぐため、ダンピング
抵抗（またはシャント抵抗）と呼ばれる抵抗２５を素子
に付加することが一般に行われている。
【０００９】
【発明が解決しようとする課題】上記した従来の積層タ
イプのｄｃ−ＳＱＵＩＤ素子においては、素子製作後に
ダンピング抵抗２５を形成するためための工程が別途必
要となるという問題がある。すなわち、前記した素子の
製造工程に加えて、抵抗２５を形成するための成膜やパ
ターニング工程、および場合によっては絶縁層の追加等
の工程が必要となり、コストアップの原因となる。ま
た、素子の層数も増えるため、歩留りが低下するといっ
た問題もある。
イプのｄｃ−ＳＱＵＩＤ素子においては、素子製作後に
ダンピング抵抗２５を形成するためための工程が別途必
要となるという問題がある。すなわち、前記した素子の
製造工程に加えて、抵抗２５を形成するための成膜やパ
ターニング工程、および場合によっては絶縁層の追加等
の工程が必要となり、コストアップの原因となる。ま
た、素子の層数も増えるため、歩留りが低下するといっ
た問題もある。
【００１０】本発明はこのような実情に鑑みてなされた
もので、ダンピング抵抗の作成のための特別の工程が不
要で、しかも、ダンピング抵抗の追加による素子の層数
増も生じることなく、共振による素子特性劣化のない高
性能のｄｃ−ＳＱＵＩＤ素子の提供を目的としている。
もので、ダンピング抵抗の作成のための特別の工程が不
要で、しかも、ダンピング抵抗の追加による素子の層数
増も生じることなく、共振による素子特性劣化のない高
性能のｄｃ−ＳＱＵＩＤ素子の提供を目的としている。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めの構成を、実施例図面である図１を参照しつつ説明す
ると、本発明のｄｃ−ＳＱＵＩＤ素子は、ループ状に形
成された第１の超伝導体薄膜電極１が、その２箇所にお
いてバリア層２を介して第２の超伝導体薄膜電極３と相
互に積層され、その積層部で第１と第２の超伝導体薄膜
電極１と３とが互いにジョセフソン接合されてなる素子
において、バリア層２が上記した２箇所の積層部間で連
続するように一体形成され、かつ、このバリア層２はダ
ンピング抵抗として機能する所定の抵抗値を有している
ことによって特徴づけられる。
めの構成を、実施例図面である図１を参照しつつ説明す
ると、本発明のｄｃ−ＳＱＵＩＤ素子は、ループ状に形
成された第１の超伝導体薄膜電極１が、その２箇所にお
いてバリア層２を介して第２の超伝導体薄膜電極３と相
互に積層され、その積層部で第１と第２の超伝導体薄膜
電極１と３とが互いにジョセフソン接合されてなる素子
において、バリア層２が上記した２箇所の積層部間で連
続するように一体形成され、かつ、このバリア層２はダ
ンピング抵抗として機能する所定の抵抗値を有している
ことによって特徴づけられる。
【００１２】
【作用】準平面型接合のウィークリンクタイプのｄｃ−
ＳＱＵＩＤ素子や、トンネル接合タイプのｄｃ−ＳＱＵ
ＩＤ素子においては、バリア層として、前記したように
Al-ALOX や、あるいはHf-HfOX 等の常伝導体−絶縁体
膜、あるいは常伝導体膜が用いられることが多い。本発
明はこの点を利用して、バリア層をダンピング抵抗と兼
用させることにより、所期の目的を達成しようとするも
のである。
ＳＱＵＩＤ素子や、トンネル接合タイプのｄｃ−ＳＱＵ
ＩＤ素子においては、バリア層として、前記したように
Al-ALOX や、あるいはHf-HfOX 等の常伝導体−絶縁体
膜、あるいは常伝導体膜が用いられることが多い。本発
明はこの点を利用して、バリア層をダンピング抵抗と兼
用させることにより、所期の目的を達成しようとするも
のである。
【００１３】すなわち、第１と第２の超伝導体薄膜電極
１と３間に積層介在させるバリア層２を、２箇所の積層
部分間で連続した一体的な膜とすることにより、ループ
状の第１の超伝導体薄膜電極１のスリット部分がこのバ
リア層２を介して短絡されることになり、このバリア層
２を前記したようなAl-AlOX 等の材質の薄膜によって形
成することで適当な抵抗値を持たせることにより、ダン
ピング抵抗としての機能を持つことになる。
１と３間に積層介在させるバリア層２を、２箇所の積層
部分間で連続した一体的な膜とすることにより、ループ
状の第１の超伝導体薄膜電極１のスリット部分がこのバ
リア層２を介して短絡されることになり、このバリア層
２を前記したようなAl-AlOX 等の材質の薄膜によって形
成することで適当な抵抗値を持たせることにより、ダン
ピング抵抗としての機能を持つことになる。
【００１４】
【実施例】図１は本発明実施例の平面図（Ａ）およびそ
のＡ−Ａ拡大断面図である。第１の超伝導体薄膜電極１
は基板１０の表面にループ状に形成され、その両端部分
はスリット１ａによって分離されている。そして、この
スリット１ａを挟んだ第１の超伝導体薄膜電極１の両端
の上方には、スリット１ａを横切る方向に、バリア層２
を介して第２の超伝導体薄膜電極３が積層形成されてい
る。
のＡ−Ａ拡大断面図である。第１の超伝導体薄膜電極１
は基板１０の表面にループ状に形成され、その両端部分
はスリット１ａによって分離されている。そして、この
スリット１ａを挟んだ第１の超伝導体薄膜電極１の両端
の上方には、スリット１ａを横切る方向に、バリア層２
を介して第２の超伝導体薄膜電極３が積層形成されてい
る。
【００１５】バリア層２は２層構造を持ち、下層がAlで
上層が AlOX であって、下層のAl層２ａが第１の超伝導
体薄膜１の両端部分の双方の表面に接した状態でスリッ
ト１ａを跨ぎ、その上方にはこのAl層２ａと同形の AlO
X 層２ｂを介して第２の超伝導体薄膜電極３が積層され
た構造となっている。
上層が AlOX であって、下層のAl層２ａが第１の超伝導
体薄膜１の両端部分の双方の表面に接した状態でスリッ
ト１ａを跨ぎ、その上方にはこのAl層２ａと同形の AlO
X 層２ｂを介して第２の超伝導体薄膜電極３が積層され
た構造となっている。
【００１６】第１の超伝導体薄膜電極１とバリア層２お
よび第２の超伝導体薄膜電極３の２箇所の積層部には、
それぞれ第１と第２の超伝導体薄膜電極１と３の双方の
表面に跨がるような超伝導体薄膜製のブリッジ４ａおよ
び４ｂが形成されており、このブリッジ４ａおよび４ｂ
によって、第１と第２の超伝導体薄膜電極１と３がウィ
ークに接合され、このような構造により、全体として超
伝導リング中に２箇所のジョセフソン接合部を持つｄｃ
−ＳＱＵＩＤ素子が形成されている。なお、第１と第２
の超伝導体薄膜電極１と３、およびブリッジ４ａ，４ｂ
の材質としては任意の超伝導体薄膜を用いることがで
き、例えばNb薄膜とすることができる。
よび第２の超伝導体薄膜電極３の２箇所の積層部には、
それぞれ第１と第２の超伝導体薄膜電極１と３の双方の
表面に跨がるような超伝導体薄膜製のブリッジ４ａおよ
び４ｂが形成されており、このブリッジ４ａおよび４ｂ
によって、第１と第２の超伝導体薄膜電極１と３がウィ
ークに接合され、このような構造により、全体として超
伝導リング中に２箇所のジョセフソン接合部を持つｄｃ
−ＳＱＵＩＤ素子が形成されている。なお、第１と第２
の超伝導体薄膜電極１と３、およびブリッジ４ａ，４ｂ
の材質としては任意の超伝導体薄膜を用いることがで
き、例えばNb薄膜とすることができる。
【００１７】以上の本発明実施例の構造では、バリア層
２のAl層２ａによって超伝導リングが短絡されることに
なり、これがダンピング抵抗として機能し、別途ダンピ
ング抵抗を付加する必要がなく、以下に示すようにその
工程を省略できると同時に、素子の層数もダンピング抵
抗を付加した従来の素子に比して少なくなる。
２のAl層２ａによって超伝導リングが短絡されることに
なり、これがダンピング抵抗として機能し、別途ダンピ
ング抵抗を付加する必要がなく、以下に示すようにその
工程を省略できると同時に、素子の層数もダンピング抵
抗を付加した従来の素子に比して少なくなる。
【００１８】以上の本発明実施例の素子の製造工程の例
について述べる。まず、基板１０上に、フォトレジスト
によるリフトオフ法を用いて、第１の超伝導体薄膜電極
１をパターニングする。次に、その上から基板１０の全
面に、Al層２ａ並びに AlOX 層２ｂからなるバリア層２
を成膜する。このバリア層２の成膜は、実際にはAl層を
成膜してその表面を酸化させればよい。
について述べる。まず、基板１０上に、フォトレジスト
によるリフトオフ法を用いて、第１の超伝導体薄膜電極
１をパターニングする。次に、その上から基板１０の全
面に、Al層２ａ並びに AlOX 層２ｂからなるバリア層２
を成膜する。このバリア層２の成膜は、実際にはAl層を
成膜してその表面を酸化させればよい。
【００１９】その後、同じくリフトオフ法を用いるか、
あるいは全面成膜後のエッチングにより第２の超伝導体
薄膜電極３をパターニングし、その第２の超伝導体薄膜
電極３をマスクとしてバリア層２の不要部分、つまり第
２の超伝導体薄膜電極３の下方以外の部分をエッチング
する。そして、第１と第２の超伝導体薄膜電極１と３の
２箇所の積層部分の上方に、ブリッジ４ａ，４ｂをそれ
ぞれ形成することにより、図１の構造の素子を得る。こ
のように、本発明実施例の構造によると、特にダンピン
グ抵抗を作成するための工程を追加する必要がない。
あるいは全面成膜後のエッチングにより第２の超伝導体
薄膜電極３をパターニングし、その第２の超伝導体薄膜
電極３をマスクとしてバリア層２の不要部分、つまり第
２の超伝導体薄膜電極３の下方以外の部分をエッチング
する。そして、第１と第２の超伝導体薄膜電極１と３の
２箇所の積層部分の上方に、ブリッジ４ａ，４ｂをそれ
ぞれ形成することにより、図１の構造の素子を得る。こ
のように、本発明実施例の構造によると、特にダンピン
グ抵抗を作成するための工程を追加する必要がない。
【００２０】なお、以上の実施例では、ループ状の第１
の超伝導体薄膜１を下層に、第２の超伝導体薄膜電極３
を上層にした構造としたが、その上下関係は逆転させる
ことが可能である。
の超伝導体薄膜１を下層に、第２の超伝導体薄膜電極３
を上層にした構造としたが、その上下関係は逆転させる
ことが可能である。
【００２１】また、バリア層２としてAl-AlOX 膜を用い
たが、本発明はこれに限定されることなく、ダンピング
抵抗となり得る抵抗値を持つ膜であれば任意の膜を用い
ることができ、常伝導体−絶縁体の２層構造の膜では上
記例のほか例えばHf-HfOX 膜を用いることができ、更に
は常伝導体の単層膜も用いることができる。
たが、本発明はこれに限定されることなく、ダンピング
抵抗となり得る抵抗値を持つ膜であれば任意の膜を用い
ることができ、常伝導体−絶縁体の２層構造の膜では上
記例のほか例えばHf-HfOX 膜を用いることができ、更に
は常伝導体の単層膜も用いることができる。
【００２２】更に、本発明は準平面型接合のｄｃ−ＳＱ
ＵＩＤ素子のみならず、バリア層を介して積層された第
１と第２の超伝導体薄膜が相互にトンネル接合されたト
ンネル接合型の素子にも適用できる。
ＵＩＤ素子のみならず、バリア層を介して積層された第
１と第２の超伝導体薄膜が相互にトンネル接合されたト
ンネル接合型の素子にも適用できる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
ループ状の第１の超伝導体薄膜電極に対し、２箇所にお
いてバリア層を介して第２の超伝導体薄膜電極を積層し
て、その積層部分で第１と第２の超伝導体薄膜電極とを
互いにジョセフソン接合した構造の素子において、バリ
ア層を上記２箇所の積層部間で連続するように一体形成
するとともに、このバリア層にダンピング抵抗として機
能するような抵抗値を持たせた構造としているから、別
途ダンピング抵抗用の薄膜を形成することなく素子の特
性劣化を防止することが可能となり、従来のダンピング
抵抗を持つ素子に比して、その製造工程の削減によるコ
ストダウンを達成できるとともに、素子の層数の削減に
よる素子の歩留り向上を達成できる。
ループ状の第１の超伝導体薄膜電極に対し、２箇所にお
いてバリア層を介して第２の超伝導体薄膜電極を積層し
て、その積層部分で第１と第２の超伝導体薄膜電極とを
互いにジョセフソン接合した構造の素子において、バリ
ア層を上記２箇所の積層部間で連続するように一体形成
するとともに、このバリア層にダンピング抵抗として機
能するような抵抗値を持たせた構造としているから、別
途ダンピング抵抗用の薄膜を形成することなく素子の特
性劣化を防止することが可能となり、従来のダンピング
抵抗を持つ素子に比して、その製造工程の削減によるコ
ストダウンを達成できるとともに、素子の層数の削減に
よる素子の歩留り向上を達成できる。
【００２４】また、本発明の構造によると、バリア層を
兼ねたダンピング抵抗の上方には一方の超伝導体薄膜電
極が積層される関係上、その電極によってダンピング抵
抗が保護されることになり、経時変化による劣化が極め
て少ないダンピング抵抗となり得るという利点もある。
兼ねたダンピング抵抗の上方には一方の超伝導体薄膜電
極が積層される関係上、その電極によってダンピング抵
抗が保護されることになり、経時変化による劣化が極め
て少ないダンピング抵抗となり得るという利点もある。
【図面の簡単な説明】
【図１】本発明実施例の構成を示す平面図（Ａ）および
そのＡ−Ａ拡大断面図（Ｂ）
そのＡ−Ａ拡大断面図（Ｂ）
【図２】従来のｄｃ−ＳＱＵＩＤ素子の構成例を示す平
面図（Ａ）およびそのＡ−Ａ拡大断面図（Ｂ）
面図（Ａ）およびそのＡ−Ａ拡大断面図（Ｂ）
１ 第１の超伝導体薄膜電極 １ａ スリット ２ バリア層 ２ａ Al層 ２ｂ AlO X 層 ３ 第２の超伝導体薄膜電極 ４ａ，４ｂ ブリッジ １０ 基板
Claims (1)
- 【請求項１】 ループ状に形成された第１の超伝導体薄
膜電極が、その２箇所においてバリア層を介して第２の
超伝導体薄膜電極と相互に積層され、その積層部で上記
第１と第２の超伝導体薄膜電極とが互いにジョセフソン
接合されてなる素子において、上記バリア層が上記２箇
所の積層部間で連続するように一体形成され、かつ、当
該バリア層はダンピング抵抗として機能する所定の抵抗
値を有していることを特徴とするｄｃ−ＳＱＵＩＤ素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5183845A JPH0745876A (ja) | 1993-07-26 | 1993-07-26 | ｄｃ−ＳＱＵＩＤ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5183845A JPH0745876A (ja) | 1993-07-26 | 1993-07-26 | ｄｃ−ＳＱＵＩＤ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745876A true JPH0745876A (ja) | 1995-02-14 |
Family
ID=16142847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5183845A Pending JPH0745876A (ja) | 1993-07-26 | 1993-07-26 | ｄｃ−ＳＱＵＩＤ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745876A (ja) |
-
1993
- 1993-07-26 JP JP5183845A patent/JPH0745876A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169397B1 (en) | Damped superconducting coil system having a multiturn, planar geometry superconducting coil and shunt resistors electrically connecting successive coil turns | |
| US4386361A (en) | Thin film SQUID with low inductance | |
| US5656937A (en) | Low-noise symmetric dc SQUID system having two pairs of washer coils and a pair of Josephson junctions connected in series | |
| JP2749048B2 (ja) | 超電導量子干渉計 | |
| US6226538B1 (en) | Magnetic sensor with squid and having superconducting coils formed on sapphire substrate | |
| JP2780473B2 (ja) | Ｄｃ―ｓｑｕｉｄ素子およびその製造方法 | |
| KR20010050950A (ko) | Ｓｑｕｉｄ 소자 | |
| JPH0745876A (ja) | ｄｃ−ＳＱＵＩＤ素子 | |
| JP3139372B2 (ja) | 磁気センサ | |
| JP2740460B2 (ja) | 超電導回路 | |
| JP3246774B2 (ja) | 直流型超電導量子干渉素子 | |
| JP2790079B2 (ja) | 酸化物超電導回路 | |
| JP3350288B2 (ja) | 超電導量子干渉素子 | |
| JP2760481B2 (ja) | 超電導出力バッファ回路素子 | |
| JP3013542B2 (ja) | Ｄｃ−ｓｑｕｉｄ | |
| JP2909790B2 (ja) | 超伝導検出コイル | |
| JPH07311249A (ja) | 超伝導薄膜ピックアップコイル | |
| JPH07318625A (ja) | 酸化物超電導磁束トランスとその製造方法 | |
| JP3024400B2 (ja) | ジョセフソン接合素子およびその製造方法 | |
| JPH06140679A (ja) | Ｄｃ−ｓｑｕｉｄ | |
| JPH05160453A (ja) | 超電導量子干渉素子 | |
| JP2937118B2 (ja) | 酸化物超電導量子磁束パラメトロン素子 | |
| JPS63309876A (ja) | マルチ型ｄｃＳＱＵＩＤ磁力計 | |
| JPH06140678A (ja) | ジョセフソン接合素子およびその製造方法 | |
| JPH0750802B2 (ja) | 超伝導磁束量子論理回路 |