JPH0746102A - バイポーラクロック擾乱検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 位相同期発振回路を用いることなくバイポー
ラクロックの擾乱を検出し、該擾乱の影響が後段の回路
に及ぶ前に基準クロックの切替え等を行う。 【構成】 正極性パルス検出回路１はバイポーラ信号か
ら正極性パルスを検出し、負極性パルス検出回路２はバ
イポーラ信号から負極性パルスを検出する。分周回路３
は正極性パルス検出回路１の出力信号を分周し、分周回
路４は負極性パルス検出回路２の出力信号を分周する。
パルス相互監視回路５は正極性パルス検出回路１の出力
信号をクロックとして分周回路４の分周出力をラッチ
し、そのラッチした信号が予め定めた条件を満足すると
きにエラー信号を発出する。パルス相互監視回路６は正
極性パルス検出回路２の出力信号をクロックとして分周
回路３の分周出力をラッチし、そのラッチした信号が予
め定めた条件を満足するときにエラー信号を発出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバイポーラクロック擾乱
検出回路に関し、特にバイポーラクロックの余剰パルス
やパルス欠落による擾乱の検出回路に関する。

【０００２】

【従来の技術】一般に、バイポーラクロックは、図３に
示すように、主クロックに装置内の基準位相を示すた
め、主クロックの偶数分周となる副クロックをバイポー
ラバイオレーションによって重畳している。

【０００３】従来、この種のバイポーラクロック擾乱検
出回路は、図４に示すように、バイポーラクロックから
正極性パルスのみを検出し、バイポーラ／ユニポーラ変
換して出力する正極性パルス検出回路１と、バイポーラ
クロックから負極性パルスのみを検出し、バイポーラ／
ユニポーラ変換して出力する負極性パルス検出回路２と
を有している。

【０００４】また、このバイポーラクロック擾乱検出回
路は正極性パルス検出回路１及び負極性パルス検出回路
２の出力を入力して基準位相指示信号を抽出するバイポ
ーラバイオレーション検出回路８と、この基準位相指示
信号に位相同期して同期はずれの警報を発出する位相同
期発振回路９とを有している。

【０００５】正極性パルス検出回路１はバイポーラクロ
ックを入力して正極性パルスのみの信号Ｓ1 を出力し、
負極性パルス検出回路２はバイポーラクロックを入力し
て負極性パルスのみの信号Ｓ2 を出力する。

【０００６】バイポーラバイオレーション検出回路８は
正極性パルス検出回路１からの正極性パルスのみの信号
Ｓ1 と負極性パルス検出回路２からの負極性パルスのみ
の信号Ｓ2 とを入力し、これらの信号Ｓ1 ，Ｓ2 からバ
イポーラバイオレーションを検出することによって基準
位相指示信号を出力する。位相同期発振回路９はこの基
準位相指示信号を入力し、位相同期を確立し、位相同期
がはずれた場合には警報を発出する。

【０００７】

【発明が解決しようとする課題】上述した従来のバイポ
ーラクロック擾乱検出回路では、バイポーラクロックの
擾乱を位相同期発振回路を用いて検出しているので、回
路規模が大きくなるとともに、バイポーラクロックの擾
乱に対して位相同期がとれてしまう場合には警報が発出
されないという問題がある。

【０００８】そこで、本発明の目的は上記問題点を解消
し、位相同期発振回路を用いることなくバイポーラクロ
ックの擾乱を検出することができ、当該擾乱の影響が後
段の回路に及ぶ前に基準クロックの切替え等を行うこと
ができるバイポーラクロック擾乱検出回路を提供するこ
とにある。

【０００９】

【課題を解決するための手段】本発明によるバイポーラ
クロック擾乱検出回路は、バイポーラ信号から正極性パ
ルスを検出する正極性パルス検出手段と、前記バイポー
ラ信号から負極性パルスを検出する負極性パルス検出手
段と、前記正極性パルス検出手段の出力を分周する第１
の分周手段と、前記負極性パルス検出手段の出力を分周
する第２の分周手段と、前記正極性パルス検出手段の出
力と前記第２の分周手段の出力とを基に前記バイポーラ
信号の擾乱を検出する第１のパルス相互監視手段と、前
記負極性パルス検出手段の出力と前記第１の分周手段の
出力とを基に前記バイポーラ信号の擾乱を検出する第２
のパルス相互監視手段とを備えている。

【００１０】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【００１１】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、正極性パルス検出回路１は
バイポーラ信号から正極性パルスのみを検出し、負極性
パルス検出回路２はバイポーラ信号から負極性パルスの
みを検出する。

【００１２】分周回路３は正極性パルス検出回路１の出
力信号Ｓ1 を分周し、分周回路４は負極性パルス検出回
路２の出力信号Ｓ2 を分周する。

【００１３】パルス相互監視回路５は正極性パルス検出
回路１の出力信号Ｓ1 をクロックとして分周回路４の分
周出力をラッチし、そのラッチした信号がバイポーラ信
号の性質をもとに予め定めた条件を満足するときにエラ
ー信号を発出する。

【００１４】パルス相互監視回路６は正極性パルス検出
回路２の出力信号Ｓ2 をクロックとして分周回路３の分
周出力をラッチし、そのラッチした信号がバイポーラ信
号の性質をもとに予め定めた条件を満足するときにエラ
ー信号を発出する。

【００１５】オア回路７はパルス相互監視回路５，６の
うちいずれかがエラー信号を発出しているときにクロッ
ク擾乱警報を発出する。バイポーラバイオレーション検
出回路８は正極性パルス検出回路１の出力信号Ｓ1 と負
極性パルス検出回路２の出力信号Ｓ2 とを入力して基準
位相指示信号を抽出する。

【００１６】図２は図１のパルス相互監視回路５，６の
構成を示すブロック図である。図において、パルス相互
監視回路５，６はシフトレジスタ１０と、バイオレーシ
ョンエラー検出回路１１と、パルスエラー検出回路１２
と、オアゲート１３とを有している。

【００１７】バイオレーションエラー検出回路１１はア
ンド回路１１ａと、ノア回路１１ｂと、排他的論理和回
路１１ｃと、ラッチ回路１１ｄ〜１１ｆと、排他的否定
論理和回路１１ｇとから構成されている。また、パルス
エラー検出回路１２はアンド回路１２ａと、ノア回路１
２ｂと、オア回路１２ｃとから構成されている。

【００１８】パルス相互監視回路５のシフトレジスタ１
０はクロック端子Ｃに入力される正極性パルス検出回路
１の出力信号Ｓ1 をもとに、データ端子Ｄに入力される
分周回路４の分周出力に対してシフト動作を行う。

【００１９】また、シフトレジスタ１０は１ビットシフ
トした分周回路４の分周出力を出力端子ＱA から出力
し、２ビットシフトした分周回路４の分周出力を出力端
子ＱBから出力し、３ビットシフトした分周回路４の分
周出力を出力端子ＱC から出力する。

【００２０】パルス相互監視回路５に２回連続して
“Ｌ”が入力されると、シフトレジスタ１０の出力端子
ＱA ，ＱB からの１ビットシフト信号及び２ビットシフ
ト信号各々が“Ｌ”となるので、バイオレーションエラ
ー検出回路１１のノア回路１１ｂから“Ｈ”が出力さ
れ、ラッチ回路１１ｄから“Ｌ”が出力される。このと
き同時に排他的論理和回路１１ｃから“Ｈ”が出力され
るので、ラッチ回路１１ｅからも“Ｌ”が出力される。

【００２１】この状態で、パルス相互監視回路５に２回
連続して“Ｈ”が入力される前に再度２回連続して
“Ｌ”が入力されると、ノア回路１１ｂから“Ｈ”が出
力されるとともに、排他的論理和回路１１ｃからも
“Ｈ”が出力されるので、ラッチ回路１１ｅ，１１ｆか
ら“Ｌ”が出力される。

【００２２】よって、ラッチ回路１１ｅ，１１ｆ各々の
出力の排他的否定論理和をとる排他的否定論理和回路１
１ｇから“Ｈ”が出力され、オアゲート１３からエラー
信号が出力される。

【００２３】一方、パルス相互監視回路５に３回連続し
て“Ｌ”が入力されると、シフトレジスタ１０の出力端
子ＱA 〜ＱC からの１ビットシフト信号と２ビットシフ
ト信号と３ビットシフト信号とが夫々“Ｌ”となるの
で、パルスエラー検出回路１２のノア回路１２ｂから
“Ｈ”が出力される。このノア回路１２ｂからの“Ｈ”
の信号はオア回路１２ｃを介してオアゲート１３に出力
されるので、オアゲート１３からエラー信号が出力され
る。

【００２４】これに対して、パルス相互監視回路６のシ
フトレジスタ１０はクロック端子Ｃに入力される負極性
パルス検出回路２の出力信号Ｓ2 をもとに、データ端子
Ｄに入力される分周回路３の分周出力に対してシフト動
作を行う。

【００２５】パルス相互監視回路６に２回連続して
“Ｈ”が入力されると、シフトレジスタ１０の出力端子
ＱA ，ＱB からの１ビットシフト信号及び２ビットシフ
ト信号各々が“Ｈ”となるので、バイオレーションエラ
ー検出回路１１のアンド回路１１ａから“Ｈ”が出力さ
れ、ラッチ回路１１ｄから“Ｈ”が出力される。このと
き同時に排他的論理和回路１１ｃから“Ｈ”が出力され
るので、ラッチ回路１１ｅからも“Ｈ”が出力される。

【００２６】この状態で、パルス相互監視回路６に２回
連続して“Ｌ”が入力される前に再度２回連続して
“Ｈ”が入力されると、アンド回路１１ａから“Ｈ”が
出力されるとともに、排他的論理和回路１１ｃからも
“Ｈ”が出力されるので、ラッチ回路１１ｅ，１１ｆか
ら“Ｈ”が出力される。

【００２７】よって、ラッチ回路１１ｅ，１１ｆ各々の
出力の排他的否定論理和をとる排他的否定論理和回路１
１ｇから“Ｈ”が出力され、オアゲート１３からエラー
信号が出力される。

【００２８】一方、パルス相互監視回路６に３回連続し
て“Ｈ”が入力されると、シフトレジスタ１０の出力端
子ＱA 〜ＱC からの１ビットシフト信号と２ビットシフ
ト信号と３ビットシフト信号とが夫々“Ｈ”となるの
で、パルスエラー検出回路１２のアンド回路１２ａから
“Ｈ”が出力される。このアンド回路１２ａからの
“Ｈ”の信号はオア回路１２ｃを介してオアゲート１３
に出力されるので、オアゲート１３からエラー信号が出
力される。

【００２９】図３はバイポーラクロックと正極性パルス
のみの出力信号Ｓ1 と負極性パルスのみの出力信号Ｓ2
と出力信号Ｓ1 の分周出力と出力信号Ｓ2 の分周出力と
の波形例を示す図である。これら図１〜図３を用いて本
発明の一実施例の動作について説明する。

【００３０】正極性パルス検出回路１は入力バイポーラ
クロックの正極性パルスのみを抽出した出力信号Ｓ1 を
出力し、負極性パルス検出回路２は入力バイポーラクロ
ックの負極性パルスのみを抽出した出力信号Ｓ2 を出力
する。

【００３１】分周回路３は正極性パルス検出回路１の出
力信号Ｓ1 を分周した分周出力を出力し、分周回路４は
負極性パルス検出回路２の出力信号Ｓ2 をを分周した分
周出力を出力する。

【００３２】パルス相互監視回路５は正極性パルス検出
回路１の出力信号Ｓ1 をクロックとして入力するととも
に、分周回路４の分周出力をデータとして入力する。パ
ルス相互監視回路６は負極性パルス検出回路２の出力信
号Ｓ2 をクロックとして入力するとともに、分周回路３
の分周出力をデータとして入力する。

【００３３】パルス相互監視回路５のバイオレーション
エラー検出回路１１はシフトレジスタ１０の１ビットシ
フト信号と２ビットシフト信号とを入力し、２回連続し
て“Ｌ”をラッチしたことを検出する。

【００３４】また、パルス相互監視回路６のバイオレー
ションエラー検出回路１１はシフトレジスタ１０の１ビ
ットシフト信号と２ビットシフト信号とを入力し、２回
連続して“Ｈ”をラッチしたことを検出する。

【００３５】バイポーラクロックが図３に示すような信
号とすると、正常時にはバイポーラバイオレーションに
よって２回連続して“Ｌ”をラッチする場合と２回連続
して“Ｈ”をラッチする場合とが必ず交互に現れる。

【００３６】そこで、パルス相互監視回路５のバイオレ
ーションエラー検出回路１１はクロックの割れあるいは
余剰パルスの混入によって、２回連続して“Ｌ”をラッ
チしたことを検出し、その後に２回連続して“Ｈ”が入
力する前に２回連続して“Ｌ”をラッチしたことを検出
するとエラー信号を発出する。

【００３７】また、パルス相互監視回路６のバイオレー
ションエラー検出回路１１もクロックの割れあるいは余
剰パルスの混入によって、２回連続して“Ｈ”をラッチ
したことを検出し、その後に２回連続して“Ｌ”が入力
する前に２回連続して“Ｈ”をラッチしたことを検出す
るとエラー信号を発出する。

【００３８】一方、パルス相互監視回路５のパルスエラ
ー検出回路１２はシフトレジスタ１０の１ビットシフト
信号と２ビットシフト信号と３ビットシフト信号とを入
力し、３回連続して“Ｌ”をラッチしたときにエラー信
号を発出する。

【００３９】また、パルス相互監視回路６のパルスエラ
ー検出回路１２はシフトレジスタ１０の１ビットシフト
信号と２ビットシフト信号と３ビットシフト信号とを入
力し、３回連続して“Ｈ”をラッチしたときにエラー信
号を発出する。

【００４０】正常時にはバイオレーションによって２回
連続して“Ｌ”を検出することや２回連続して“Ｈ”を
検出することはあり得るが、３回連続して“Ｌ”を検出
することや３回連続して“Ｈ”を検出することはない。

【００４１】よって、パルス相互監視回路５のパルスエ
ラー検出回路１２が３回連続して“Ｌ”を検出した場合
や、パルス相互監視回路６のパルスエラー検出回路１２
が３回連続して“Ｈ”を検出した場合には余剰パルスの
混入やパルスの欠落を検出することができる。

【００４２】パルス相互監視回路５，６のオアゲート１
３はバイオレーションエラー検出回路１１とパルスエラ
ー検出回路１２とのうち少なくとも一方がエラー信号を
発出しているときにエラー信号を出力する。

【００４３】入力バイポーラクロックの擾乱によって、
正極性パルス検出回路１の出力信号Ｓ1 あるいは負極性
パルス検出回路２の出力信号Ｓ2 にパルスの欠落、割
れ、または余剰パルスの混入が発生した場合、パルス相
互監視回路５，６はエラー信号を発出する。

【００４４】オア回路７はパルス相互監視回路５，６の
エラー信号を入力し、１つでもエラーを示しているとき
には入力バイポーラクロックに擾乱があったとして警報
を発出する。

【００４５】このように、入力バイポーラクロックの正
極性パルス及び負極性パルスを個別に分周する分周回路
３，４を設け、正極性パルスの分周信号を負極性パルス
検出回路２の出力信号Ｓ2 でラッチし、負極性パルスの
分周信号を正極性パルス検出回路１の出力信号Ｓ1 でラ
ッチし、これらラッチしたパルスを予め定めた条件で相
互監視して各エラー信号の論理和を入力バイポーラクロ
ックの擾乱警報とすることによって、位相同期発振回路
を用いることなくバイポーラクロックの擾乱を検出する
ことができ、当該擾乱の影響が後段の回路に及ぶ前に基
準クロックの切替え等を行うことができる。

【００４６】また、分周回路３，４とパルス相互監視回
路５，６とオア回路７とを用いて入力バイポーラクロッ
クの擾乱を検出するので、従来の位相同期発振回路を用
いた検出回路よりも回路規模を小さくすることができ
る。

【００４７】

【発明の効果】以上説明したように本発明によれば、バ
イポーラ信号の正極性パルス及び負極性パルスを個別に
分周し、分周信号を各々逆極性のパルスでラッチし、こ
れらラッチしたパルスが予め定めた条件を満たしたとき
に擾乱警報を発出することによって、位相同期発振回路
を用いることなくバイポーラクロックの擾乱を検出する
ことができ、該擾乱の影響が後段の回路に及ぶ前に基準
クロックの切替え等を行うことができるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】図１のパルス相互監視回路の構成を示すブロッ
ク図である。

【図３】バイポーラクロックと正極性パルスのみの出力
信号と負極性パルスのみの出力信号とこれら出力信号各
々の分周出力との波形例を示す図である。

【図４】従来例の構成を示すブロック図である。

【符号の説明】

１ 正極性パルス検出回路 ２ 負極性パルス検出回路 ３，４ 分周回路 ５，６ パルス相互監視回路 ７ オア回路 １０ シフトレジスタ １１ バイオレーションエラー検出回路 １２ パルスエラー検出回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 バイポーラ信号から正極性パルスを検出
   する正極性パルス検出手段と、前記バイポーラ信号から
   負極性パルスを検出する負極性パルス検出手段と、前記
   正極性パルス検出手段の出力を分周する第１の分周手段
   と、前記負極性パルス検出手段の出力を分周する第２の
   分周手段と、前記正極性パルス検出手段の出力と前記第
   ２の分周手段の出力とを基に前記バイポーラ信号の擾乱
   を検出する第１のパルス相互監視手段と、前記負極性パ
   ルス検出手段の出力と前記第１の分周手段の出力とを基
   に前記バイポーラ信号の擾乱を検出する第２のパルス相
   互監視手段とを有することを特徴とするバイポーラクロ
   ック擾乱検出回路。
2. 【請求項２】 前記第１のパルス相互監視手段は、前記
   正極性パルス検出手段の出力をクロックとして前記第２
   の分周手段の出力をラッチする手段と、そのラッチした
   信号から予め設定した所定値の連続出力を検出する手段
   とを含み、前記第２のパルス相互監視手段は、前記負極
   性パルス検出手段の出力をクロックとして前記第１の分
   周手段の出力をラッチする手段と、そのラッチした信号
   から予め設定した所定値の連続出力を検出する手段とを
   含むことを特徴とする請求項１記載のバイポーラクロッ
   ク擾乱検出回路。