JPS6320917A - 位相比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、位相比較器に関するものである。

従来の技術 従来のＰＬＬ内における位相比較器として第６図にその
ブロック図を示す。６０は位相比較器、６１はローパス
フィルタ（ＬＰＦ）、６２は電圧制御発振器（ＶＣＯ）
である。以上のように構成されたＰＬＬ内の位相比較器
においては、位相比較器６０に基準信号と比較信号と比
較信号が入力されると、２信号の位相差を電圧値、若し
くは、ディジタル値（Ｌ）、下、誤差値と称す）として
出力されるというもので、それがＬＰＦ５１をＡす、Ｖ
ＣＯ５２により電圧−周波数変換がなされ、その出力が
再び比較信号として戻され、ループを形成するものであ
った。

発明が解決しようとする問題点 しかしながら上記のような構成では、ループが同期する
までの時間が特に低周波数の位相比較において、すこし
かかり又サイドバンドつまり高調波で同期がかかつてし
まうことがある。よって本発明は、ＰＬＬでの引込み時
間を早く、しかもサイドバンド同期をなくす事ができる
位相比較器を簡単な構成で提供するのを目的とする。

問題点を解決するための手段 本発明は、基準信号と比較信号の位相を、比較する位相
比較部と、比較信号のみ入力しその周波数が基準信号の
値から一定範囲に入りているか又はそれより低いか高い
かという制御信号を作る周波数検知部と、あらかじめ設
定された誤差値を発生する固定誤差値発生部と、周波数
検知部から出力された制御信号より位相比較部から出力
される誤差値と固定誤差値発生部から出力される誤差値
とを切り換える切り換え部を備えることを特徴とする位
相比較器である。

作用 本発明は、前記した構成の位相比較部を使用したＰＬＬ
において、比較信号が基準信号の値から一定範囲に入り
た時のみ、位相比較された誤差値を出力し、従来の位相
比較でループを形成する。

それ以外、つまり一定範囲より低いか、高い場合は、固
定誤差値発生部で設定された誤差値を出力して、比較信
号を一定範囲まで引込み、そして従来の位相比較を行う
ループを形成するもので、この位相比較器より、ＰＬＬ
のループ引込み時間を早くし、サイドバンド同期をなく
す事ができる。

実施例 以下、図面に基づいて本発明の更に詳しい説明をする。

第１図は、本発明の実施例における全体のプロ、り図を
示すものである。第１図において、１ｏは基準信号と比
較信号を位相比較する位相比較部、１１は比較信号のみ
入力し、その周波数が基準信号の値から一定範囲に入っ
ているか又はそれより低いかという制御信号を作る周波
数検知部、１２はあらかじめ設定された誤差値を発生す
る固定誤差値発生部、１３は周波数検知部１１から出力
される制御信号よシ位相比較部１０から出力される誤差
値と固定誤差値発生部１２から出力される誤差値との切
り換えを行う切り換え部である。

以上のように構成された本実施例の位相比較器について
以下その動作を説明する。位相比較部１０に基準信号と
比較信号が入力されると、位相比較が行われ誤差値が出
力されるが、それと同時に比較信号のみが周波数検知部
１１に入っているか、いないか、もし入っていなければ
低いか、高いかという制御信号を出力し、もし入ってい
れば位相比較部１０の誤差値がそのまま位相比較器の出
力となる。しかし、範囲に入っていない場合は、それが
低いのか、高いのかという信号を出力し、それぞれに対
応した誤差値を固定誤差値発生器１２より出力し位相比
較器の出力とする。以上のようＫ、本実施例によれば周
波数検知部１１を位相比較部１０の付加装置と見れば、
従来の位相比較器の形をくずさずに簡単な構成にする事
ができる。

第２図は本発明の位相比較器における周波数検知部１１
のブロック図を示す。又第３図は周波数検知部１１の動
作波形図である。第２図において２０．２１は比較信号
の立ち上り又は立ち下ＥＩＫよってそれぞれの時定数よ
り決まる一定期間たけハイ又はローレベルを保持する単
安定マルチバイブレータ、２２．２３は単安定マルチバ
イブレータ２０．２１で発生した出力において、それぞ
れ比較信号によりラッチをするラッチ、２４はラッチ２
２．２３の出力信号状態の組み合わせより比較信号の周
波数が基準信号の周波数より一定範囲に入っているか、
いないかという周波数判定信号と、もし範囲外ならばそ
れが低いか、高いかという周波数範囲外における判定信
号を形成する論理回路である。前記のように構成された
周波数検知部１１について以下その動作を第３図ととも
に説明する。まず初めに単安定マルチバイブレータ２０
．２１（以下ＭＭ１．ＭＭ２と略す）のそれぞれに、基
準信号より一定範囲に設定された周波数より低い周波数
の比較信号が入力されたとすると第３図（ａｌ）の波形
図のようにＭＭｌ、ＭＭ２は共にパルスが発生する。次
に周波数が範囲内に入った時は第３図（ｂ）のようにＭ
Ｍｌにはパルスが残るが、ＭＭ２の方はパルスが出てい
る時に次の信号の立ち上ジが来るため、ハイレベル状態
となる。

最後に範囲よりも高い周波数が入ると、第３図（０）の
ようにＭＭｌ　、ＭＭ２は共にハイレベル状態となる。

これらの状態をクロックを比較信号とするラッチ２２．
２３に入力する事により第３図のように、パルスが出て
いる時はローレベル、ハイレベルになっているのはその
ままハイレベルにラッチされそれぞれの場合で３通りの
信号を出す事ができ、その信号を論理回路２４を通す事
により周波数判定信号、周波数範囲外における判定信号
を形成し切り換え部１３へ送られる。以上のような実施
例によれば、従来の位相比較器に一種の周波数引込用の
部分を作る事ができ、ＰＬＬのループを構成した時、引
込み時間を早く、サイドバンド同期をなくす事ができる
。最後に第４図は、本発明の位相比較器を使用して構成
したＰＬＬのブロック図である、４０は本発明の位相比
較器、４１はＬＰＦ、４２はｖＣＯである。上記で構成
し次ブロツク図の位相比較器は周波数引込み用の部分を
付加装置として扱りているので、広い意味で位相比較器
となるので従来の位相比較器を使用したＰＬＬとかわら
ないものとなる。

なお本発明では、基準信号として不変の信号が入るもの
としたが、周波数検知部１１のＭＭｌ。

ＭＭ２のパルス幅を決定する時定数の範囲を変える事に
より、部品数を増やさずに、任意の信号においても同様
の位相比較を行う事ができる。

発明の詳細 な説明した様に、本発明によれば、これを使用したＰＬ
Ｌにおいて、位相比較に単安定マルチバイブレータを使
った周波数検知を付加装置として加える簡単な構成で従
来の位相比較器を使用したＰＬＬよりも引込み時間を早
くする事ができ、又サイドバンド同期もなくす事が出き
、その実用的効果は大きい。

【図面の簡単な説明】

第１図は、本発明における一実施例の位相比較器のブロ
ック図、第２図は同位相比較器における周波数検知部の
ブロック図、第３図は周波数検知部の動作波形図、第４
図は本発明の位相比較器を使用して構成されたＰＬＬの
ブロック図、第６図は従来の位相比較器を使用して構成
されたＰＬＬのブロック図である。 １０・・・・・・位相比較部、１１・・・・・・周波数
検知部、１２・・・・・・固定誤差値発生部、１３・・
・・・・切り換え部、２０．２１・・・・・・単安定マ
ルチ、くイツ・ツータ、２２゜２３・・・・・・ラッチ
、２４°゛°・・・論理回路、４０°°°°°゛位相比
較器、４１・・・・・・ＬＰＦ、４２・・・・・・ＶＣ
Ｄ０代理人の氏名　弁理士　中　尾　敏　男　ほか１名
第１図　　　　　　　　　、２ ＬｔＪａＪｌｌＸ＊＊ 第４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）基準信号と比較信号の位相を比較する位相比較部
   と、比較信号のみ入力しその周波数が基準信号の値から
   一定範囲に入っているか又はそれより低いか高いかとい
   う制御信号を作る周波数検知部と、あらかじめ設定され
   た誤差値を発生する固定誤差値発生部と、前記周波数検
   知部から出力された制御信号により前記位相比較部から
   出力される誤差値と前記固定誤差値発生部から出力され
   る誤差値とを切り換える切り換え部とを備えることを特
   徴とする位相比較器。
2. （２）比較信号の立ち上り又は立ち下りより、それぞれ
   時定数より決まる一定期間だけハイ又はローレベルを保
   持する２個の単安定マルチバイブレータと、前記単安定
   マルチバイブレータの各出力をそれぞれ比較信号により
   ラッチするラッチ部と、その２個のラッチ部の出力信号
   状態の組み合わせより比較信号の周波数が基準信号の周
   波数より一定範囲内に入っているか入っていないかとい
   う制御信号を出力しもし範囲外ならば、その周波数が範
   囲内より低いか、高いかという制御信号を出力する論理
   回路とを備えた周波数検知部である事を特徴とする特許
   請求の範囲第１項に記載の位相比較器。