JPH0746257A - 適応クロック回復方法および装置 - Google Patents
適応クロック回復方法および装置Info
- Publication number
- JPH0746257A JPH0746257A JP6110193A JP11019394A JPH0746257A JP H0746257 A JPH0746257 A JP H0746257A JP 6110193 A JP6110193 A JP 6110193A JP 11019394 A JP11019394 A JP 11019394A JP H0746257 A JPH0746257 A JP H0746257A
- Authority
- JP
- Japan
- Prior art keywords
- clock frequency
- information
- deviation
- adaptive
- line clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 156
- 238000000034 method Methods 0.000 title claims description 50
- 230000004044 response Effects 0.000 claims abstract description 60
- 238000012546 transfer Methods 0.000 claims abstract description 40
- 238000012937 correction Methods 0.000 claims abstract description 38
- 230000001360 synchronised effect Effects 0.000 claims description 35
- 238000011084 recovery Methods 0.000 claims description 33
- 230000007423 decrease Effects 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 claims description 11
- 230000006978 adaptation Effects 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims 7
- 238000013016 damping Methods 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- 238000004422 calculation algorithm Methods 0.000 description 21
- 230000005540 biological transmission Effects 0.000 description 16
- 230000010354 integration Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000003247 decreasing effect Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000006727 cell loss Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- XUKUURHRXDUEBC-KAYWLYCHSA-N Atorvastatin Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-KAYWLYCHSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003416 augmentation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000011045 prefiltration Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
- H04N21/643—Communication protocols
- H04N21/64307—ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 非同期転送モード（ＡＴＭ）セル流れのよう
な非同期パケット流れから同期クロックを得る適応クロ
ック回復装置を提供する。 【構成】 先入れ先出しメモリ内に蓄積された情報の大
きさの偏差は、持続的に監視され、（適応線路クロック
周波数といわれる）同期クロック周波数は、プロセッサ
の制御を受けて、複数のモードで調整される。調整は、
監視された偏差の検出された増加状態に応答して行われ
る。調整は、監視された偏差に基づく適応線路周波数を
持続的に調整することなく、行われる開ループ調整であ
る。制動は、開ループ調整が完全な、もしくは、ほぼ完
全な速示制動を伴う急速周波数補正となる（すなわち、
閉ループ装置において、正しい周波数に達した後で、持
続する周波数発振がない）ので、「通常型」位相同期ル
ープ装置に比べて、実質的に軽減される。
な非同期パケット流れから同期クロックを得る適応クロ
ック回復装置を提供する。 【構成】 先入れ先出しメモリ内に蓄積された情報の大
きさの偏差は、持続的に監視され、（適応線路クロック
周波数といわれる）同期クロック周波数は、プロセッサ
の制御を受けて、複数のモードで調整される。調整は、
監視された偏差の検出された増加状態に応答して行われ
る。調整は、監視された偏差に基づく適応線路周波数を
持続的に調整することなく、行われる開ループ調整であ
る。制動は、開ループ調整が完全な、もしくは、ほぼ完
全な速示制動を伴う急速周波数補正となる（すなわち、
閉ループ装置において、正しい周波数に達した後で、持
続する周波数発振がない）ので、「通常型」位相同期ル
ープ装置に比べて、実質的に軽減される。
Description
【０００１】
【産業上の利用分野】本発明は、通信システムに関す
る。
る。
【０００２】
【従来の技術】最近、同期伝送が使用される代りに、デ
ジタルデータ流れが短パケット（すなわち、セル）とし
て符号化される場合、数多くの電話通信システム、画像
通信システムおよびデータ通信システムが開発されてい
る。このパケット基準伝送交換技術の発展しつつある世
界標準は、非同期転送モード（ＡＴＭ）と呼ばれてい
る。網は、非同期転送モード伝送になりつつあるが、現
代同期交換伝送システムとエンドポイント端末機器には
インタフェースが必要である。音声画像チャネルは、相
変らず一定のビット速度と同期インタフェースを必要と
する。
ジタルデータ流れが短パケット（すなわち、セル）とし
て符号化される場合、数多くの電話通信システム、画像
通信システムおよびデータ通信システムが開発されてい
る。このパケット基準伝送交換技術の発展しつつある世
界標準は、非同期転送モード（ＡＴＭ）と呼ばれてい
る。網は、非同期転送モード伝送になりつつあるが、現
代同期交換伝送システムとエンドポイント端末機器には
インタフェースが必要である。音声画像チャネルは、相
変らず一定のビット速度と同期インタフェースを必要と
する。
【０００３】非同期転送モードまたは他のパケット基準
伝送から一定ビット速度同期システムへの変換過程は、
基本的に、２つのステップを必要とする。第１ステップ
は、（同期ビット流れを搬送する）セルペイロードデー
タを抽出することであり、このセルペイロードデータを
先入れ先出し（ＦＩＦＯ）メモリ内に蓄積する。先入れ
先出しメモリは、間欠的なセル着信を平滑にする弾性記
憶装置として作用する。第２ステップは、平均データ着
信ビット速度に基づいて、クロックを回復して（すなわ
ち、得て）、得られたクロックを使用することにより、
先入れ先出しメモリからデータを刻時読出し、伝送のた
め伝送インタフェース回路に刻時入力することである。
適応クロッキングは、着信しつつあるセル／パケット流
れのデータ転送速度から高精度のクロック速度を得る過
程の名称である。
伝送から一定ビット速度同期システムへの変換過程は、
基本的に、２つのステップを必要とする。第１ステップ
は、（同期ビット流れを搬送する）セルペイロードデー
タを抽出することであり、このセルペイロードデータを
先入れ先出し（ＦＩＦＯ）メモリ内に蓄積する。先入れ
先出しメモリは、間欠的なセル着信を平滑にする弾性記
憶装置として作用する。第２ステップは、平均データ着
信ビット速度に基づいて、クロックを回復して（すなわ
ち、得て）、得られたクロックを使用することにより、
先入れ先出しメモリからデータを刻時読出し、伝送のた
め伝送インタフェース回路に刻時入力することである。
適応クロッキングは、着信しつつあるセル／パケット流
れのデータ転送速度から高精度のクロック速度を得る過
程の名称である。
【０００４】非同期転送モードセル流れは、しばしば、
セル着信速度の（幾つかの非同期転送モードシステムに
ついて約１ミリ秒である）短期間変動を伴って、間欠的
である。得られた（適合した）クロック速度は、数秒で
数ｐｐｍという典型的水準に安定する必要があり、長期
においては、発信元速度に正確に追従する必要がある。
セル着信速度の（幾つかの非同期転送モードシステムに
ついて約１ミリ秒である）短期間変動を伴って、間欠的
である。得られた（適合した）クロック速度は、数秒で
数ｐｐｍという典型的水準に安定する必要があり、長期
においては、発信元速度に正確に追従する必要がある。
【０００５】要求は、種々のシステム間で、および、種
々の用途間で広範に変化する。ある期間に亘って、着信
しつつある非同期転送モードセルの数を積分すること
は、平均クロック速度を決定する基本技術である。長い
積分時間は、少ジッタで狭帯域ブロック出力を生じるの
に使用できる。しかし、比較的長い積分時間は、「通常
型」位相同期ループ（ＰＬＬ）（例えば、明細書中に記
載された装置２１０（図１０参照）が前記用途に適用さ
れたときは、多くの安定性問題を引起す。積分時間は、
直接、位相同期ループ制御ループ内の（閉ループ制御シ
ステムを不安定にする傾向がある）帰還遅延に関係す
る。また、適応クロックのスリューレートは、制限され
る必要がある。これは、より長い帰還遅延の原因とな
る。
々の用途間で広範に変化する。ある期間に亘って、着信
しつつある非同期転送モードセルの数を積分すること
は、平均クロック速度を決定する基本技術である。長い
積分時間は、少ジッタで狭帯域ブロック出力を生じるの
に使用できる。しかし、比較的長い積分時間は、「通常
型」位相同期ループ（ＰＬＬ）（例えば、明細書中に記
載された装置２１０（図１０参照）が前記用途に適用さ
れたときは、多くの安定性問題を引起す。積分時間は、
直接、位相同期ループ制御ループ内の（閉ループ制御シ
ステムを不安定にする傾向がある）帰還遅延に関係す
る。また、適応クロックのスリューレートは、制限され
る必要がある。これは、より長い帰還遅延の原因とな
る。
【０００６】制動係数は、遅いの応答と不安定な動作と
の原因となるほど大きくなる。「通常型」位相同期ルー
プというループでの、制動を制御する位相進み回路また
は多極回路の使用は、ジッタが大きすぎるため、セル流
れが、短い時間間隔に亘って、必要位相進み情報を得る
ことができないので、実用的でない。これを記述する他
の方法は、入力位相もしくは周波数情報の信号対雑音比
が「通常型」位相同期ループに２極フィルタを使用する
ことを容易としないということである。（極端な）狭帯
域位相同期ループでの多極の使用がなければ、制動係数
は、前記用途における安定した動作を与えるため、有効
に調整することができない。十分な利得と諸狭帯域特性
とを有する「通常型」位相同期ループは、発振すること
が判明した。
の原因となるほど大きくなる。「通常型」位相同期ルー
プというループでの、制動を制御する位相進み回路また
は多極回路の使用は、ジッタが大きすぎるため、セル流
れが、短い時間間隔に亘って、必要位相進み情報を得る
ことができないので、実用的でない。これを記述する他
の方法は、入力位相もしくは周波数情報の信号対雑音比
が「通常型」位相同期ループに２極フィルタを使用する
ことを容易としないということである。（極端な）狭帯
域位相同期ループでの多極の使用がなければ、制動係数
は、前記用途における安定した動作を与えるため、有効
に調整することができない。十分な利得と諸狭帯域特性
とを有する「通常型」位相同期ループは、発振すること
が判明した。
【０００７】
【発明が解決しようとする課題】前記応答制動問題を解
決するほかに、適応クロック回復回路は、（１）間欠的
非同期転送モード入力流れから少ジッタ（狭帯域）クロ
ックを獲得するべきであり、（２）良好な、または、ほ
とんど理想的な制動安定性を有するべきであり、（３）
ジッタの必要な積分によってのみ限定される迅速な応答
を有するべきであり、（４）クロック追跡とワンダ規格
とを満足するのに十分な利得（先入れ先出しメモリ水準
制御）を有するべきであり、（５）クロックスリューレ
ートを制御するべきであったのであり、（６）高精度の
ジッタビルドアウト遅延（弾性先入れ先出し記憶装置待
ち行列水準）を維持すべきであり、（７）引き数により
調整可能であり、適用と要求との範囲に対して適当であ
るべきである。
決するほかに、適応クロック回復回路は、（１）間欠的
非同期転送モード入力流れから少ジッタ（狭帯域）クロ
ックを獲得するべきであり、（２）良好な、または、ほ
とんど理想的な制動安定性を有するべきであり、（３）
ジッタの必要な積分によってのみ限定される迅速な応答
を有するべきであり、（４）クロック追跡とワンダ規格
とを満足するのに十分な利得（先入れ先出しメモリ水準
制御）を有するべきであり、（５）クロックスリューレ
ートを制御するべきであったのであり、（６）高精度の
ジッタビルドアウト遅延（弾性先入れ先出し記憶装置待
ち行列水準）を維持すべきであり、（７）引き数により
調整可能であり、適用と要求との範囲に対して適当であ
るべきである。
【０００８】以上の点に鑑み、「通常型」位相同期ルー
プ装置の場合のように、回復された同期クロック周波数
の閉ループ調整に依存することなく非同期パケット流れ
から同期クロックを回復する改良型装置に対する必要が
当技術分野に存在する。
プ装置の場合のように、回復された同期クロック周波数
の閉ループ調整に依存することなく非同期パケット流れ
から同期クロックを回復する改良型装置に対する必要が
当技術分野に存在する。
【０００９】
【課題を解決するための手段】前記必要は、本発明の実
施例によって満たされ、技術的進歩は、本発明の実施例
によって達成される。この実施例においては、先入れ先
出しメモリ（例えば、先入れ先出しメモリ１５（図１参
照））に蓄積された情報の大きさの偏差が常時監視さ
れ、（明細書中、適応線路クロック周波数という）同期
クロックがプロセッサ（例えば、マイクロプロセッサ２
９（図１参照））の制御を受けて調整される（複数のモ
ードでなされるのが有利である）。調整は、監視された
偏差の検出された増大状態に応答して行われる。調整
は、監視された偏差に基づく適応線路クロック周波数を
持続的に調整することなく、なされる開ループ調整であ
る。開ループ調整は、完全な、または、完全に近い速示
制動を伴う（すなわち、閉ループ装置において正しい周
波数に達した後、続く周波数発振がない）急速な周波数
補正となるので、制動は、「通常型」位相同期ループ装
置に比べて、実質的に増大する。
施例によって満たされ、技術的進歩は、本発明の実施例
によって達成される。この実施例においては、先入れ先
出しメモリ（例えば、先入れ先出しメモリ１５（図１参
照））に蓄積された情報の大きさの偏差が常時監視さ
れ、（明細書中、適応線路クロック周波数という）同期
クロックがプロセッサ（例えば、マイクロプロセッサ２
９（図１参照））の制御を受けて調整される（複数のモ
ードでなされるのが有利である）。調整は、監視された
偏差の検出された増大状態に応答して行われる。調整
は、監視された偏差に基づく適応線路クロック周波数を
持続的に調整することなく、なされる開ループ調整であ
る。開ループ調整は、完全な、または、完全に近い速示
制動を伴う（すなわち、閉ループ装置において正しい周
波数に達した後、続く周波数発振がない）急速な周波数
補正となるので、制動は、「通常型」位相同期ループ装
置に比べて、実質的に増大する。
【００１０】本発明の方法は、非同期パケット情報の受
信器と、メモリ（例えば、受信パケット情報を蓄積する
先入れ先出しメモリ）と、適応線路クロック周波数に応
答して、蓄積された情報を同期回路上に伝送する発信器
とからなる装置に使用される。本発明の方法は、メモリ
内に蓄積された情報の大きさの、公称値からの偏差を持
続的に監視することを含む。監視された偏差の増大状態
が検出されたとき、装置は、複数のモードで適応線路ク
ロック周波数を調整する。
信器と、メモリ（例えば、受信パケット情報を蓄積する
先入れ先出しメモリ）と、適応線路クロック周波数に応
答して、蓄積された情報を同期回路上に伝送する発信器
とからなる装置に使用される。本発明の方法は、メモリ
内に蓄積された情報の大きさの、公称値からの偏差を持
続的に監視することを含む。監視された偏差の増大状態
が検出されたとき、装置は、複数のモードで適応線路ク
ロック周波数を調整する。
【００１１】一例によれば、第１モード（ramp_mode
１）において、適応線路クロック周波数は、監視された
偏差が減少し始めた後まで、過度補正される。第２モー
ド（ramp_mode２または４）において、適応線路クロッ
ク周波数は、監視された偏差が所定しきい値まで減少す
るまで、一定に保持される。一例として示された方法
は、持続的に見掛けの発信元周波数を決定することを含
む。第３モード（ramp_mode３または５）において、適
応線路クロック周波数は、見掛けの発信元周波数と等し
くなるまで、変更される。見掛け発信元周波数は、監視
された偏差と適応線路クロック周波数とに基づいて決定
される。ramp_mode１〜５で行われた調整は、開ループ
調整であるすなわち、調整は、監視された偏差に基づい
て、適応線路クロック周波数を持続的に調整することな
く、行われる。監視された偏差は、積分されることによ
り、データジッタをろ波する。処理時間を最小にするた
め、乗算は、アルゴリズムに使用されない。大多数の除
法は、左シフト動作となるようにコンパイルされた２個
の除数のベキ指数を有する。
１）において、適応線路クロック周波数は、監視された
偏差が減少し始めた後まで、過度補正される。第２モー
ド（ramp_mode２または４）において、適応線路クロッ
ク周波数は、監視された偏差が所定しきい値まで減少す
るまで、一定に保持される。一例として示された方法
は、持続的に見掛けの発信元周波数を決定することを含
む。第３モード（ramp_mode３または５）において、適
応線路クロック周波数は、見掛けの発信元周波数と等し
くなるまで、変更される。見掛け発信元周波数は、監視
された偏差と適応線路クロック周波数とに基づいて決定
される。ramp_mode１〜５で行われた調整は、開ループ
調整であるすなわち、調整は、監視された偏差に基づい
て、適応線路クロック周波数を持続的に調整することな
く、行われる。監視された偏差は、積分されることによ
り、データジッタをろ波する。処理時間を最小にするた
め、乗算は、アルゴリズムに使用されない。大多数の除
法は、左シフト動作となるようにコンパイルされた２個
の除数のベキ指数を有する。
【００１２】
【実施例】図１は、線路１１上の１５５Mbps非同期転送
モード（ＡＴＭ）セル流れから線路２２上の同期ＤＳ１
で１．５４４Mbpsの一定ビット転送速度へのインタフェ
ースで使用される適応クロック回復装置１０の一例を示
す回路図である。
モード（ＡＴＭ）セル流れから線路２２上の同期ＤＳ１
で１．５４４Mbpsの一定ビット転送速度へのインタフェ
ースで使用される適応クロック回復装置１０の一例を示
す回路図である。
【００１３】他の同期速度として、ＤＳ３＝４４．７３
６Mbps、ＣＥＰＴ（ヨーロッパ郵電主管庁会議）１＝
２．０４８MbpsおよびＣＥＰＴ３＝３４．３６８Mbpsが
存在する。
６Mbps、ＣＥＰＴ（ヨーロッパ郵電主管庁会議）１＝
２．０４８MbpsおよびＣＥＰＴ３＝３４．３６８Mbpsが
存在する。
【００１４】図１に示されるように、適応クロック回復
装置１０は、非同期転送モードセル流れから同期回路へ
情報を伝送するのに使用されるハードウェアを含む。他
の方向（同期回路から非同期転送モードセル流れ）へ情
報を伝送するのに必要なハードウェアは、本説明におい
て重要でないので、図１には示されていない。線路１１
上の着信セル流れの間欠的非同期的特質のため、線路２
２上を同期的に情報を伝送するのに必要なクロックは、
線路１１上のセル流れ内のエッジ情報または遷移情報を
使用することによっては、得ることができない。むし
ろ、前記クロックは、線路１１上の長期平均セル速度に
基づく。
装置１０は、非同期転送モードセル流れから同期回路へ
情報を伝送するのに使用されるハードウェアを含む。他
の方向（同期回路から非同期転送モードセル流れ）へ情
報を伝送するのに必要なハードウェアは、本説明におい
て重要でないので、図１には示されていない。線路１１
上の着信セル流れの間欠的非同期的特質のため、線路２
２上を同期的に情報を伝送するのに必要なクロックは、
線路１１上のセル流れ内のエッジ情報または遷移情報を
使用することによっては、得ることができない。むし
ろ、前記クロックは、線路１１上の長期平均セル速度に
基づく。
【００１５】線路１１上の各非同期転送モードセルは、
５バイトのヘッダ、１バイトの適合（アダプテーショ
ン）層および使用可能な情報の４７バイトのペイロード
を含む５３バイトのパケットである。各非同期転送モー
ドセルは、１５５Mbpsで５３バイトのバーストを表現
し、セルは、非同期的に着信し、代表的な場合、比較的
長い開時間間隔（例えば、８〜２４３マイクロ秒）によ
って分割される。
５バイトのヘッダ、１バイトの適合（アダプテーショ
ン）層および使用可能な情報の４７バイトのペイロード
を含む５３バイトのパケットである。各非同期転送モー
ドセルは、１５５Mbpsで５３バイトのバーストを表現
し、セルは、非同期的に着信し、代表的な場合、比較的
長い開時間間隔（例えば、８〜２４３マイクロ秒）によ
って分割される。
【００１６】回路１２は、（５バイトのセルヘッダと１
バイトの適合層の除去を含む）国際電信電話諮問委員会
（ＣＣＩＴＴ）適合層処理を行い、線路１４上の書込み
ストローブを使用して、バイトバス１３を介して４７バ
イトのペイロードを先入れ先出し（ＦＩＦＯ）メモリ１
５内に書込むのを制御する。先入れ先出しメモリ１５
（例えば、インテグレーテッド デバイス テクノロジ
ー７２２４１）は、最大４０９６個の８ビットバイト
（線路２２上を伝送されるのを待って蓄積する全てのバ
イトを蓄積するのに十分であるより多い）を蓄積する。
先入れ先出しメモリ１５は、（いずれの瞬間において
も、先入れ先出しメモリ１５内に蓄積されたバイトの数
を数える）アップ／ダウン計数器２５（例えば、フェア
チャイルドＦ５７９）と共同して動作する。バイトが回
路１２から先入れ先出しメモリ１５内へ書込まれる毎
に、線路１４上の書込みストローブは、計数器２５を１
づつ増加させる。バイトが先入れ先出しメモリ１５から
読出される毎に、線路２４上の書込みストローブは、計
数器２５を１づつ減少させる。
バイトの適合層の除去を含む）国際電信電話諮問委員会
（ＣＣＩＴＴ）適合層処理を行い、線路１４上の書込み
ストローブを使用して、バイトバス１３を介して４７バ
イトのペイロードを先入れ先出し（ＦＩＦＯ）メモリ１
５内に書込むのを制御する。先入れ先出しメモリ１５
（例えば、インテグレーテッド デバイス テクノロジ
ー７２２４１）は、最大４０９６個の８ビットバイト
（線路２２上を伝送されるのを待って蓄積する全てのバ
イトを蓄積するのに十分であるより多い）を蓄積する。
先入れ先出しメモリ１５は、（いずれの瞬間において
も、先入れ先出しメモリ１５内に蓄積されたバイトの数
を数える）アップ／ダウン計数器２５（例えば、フェア
チャイルドＦ５７９）と共同して動作する。バイトが回
路１２から先入れ先出しメモリ１５内へ書込まれる毎
に、線路１４上の書込みストローブは、計数器２５を１
づつ増加させる。バイトが先入れ先出しメモリ１５から
読出される毎に、線路２４上の書込みストローブは、計
数器２５を１づつ減少させる。
【００１７】（明細書で記載されたようにして得られ
た）線路３５上の適応線路クロックは、先入れ先出しメ
モリ１５から線路２２上のＤＳ１同期回路へのバイトの
伝送を制御するのに使用される。本実施例によれば、線
路３５上のクロック周波数は、１．５４４Mbps−１３０
ppmから１．５４４Mbps＋１３０ppmへ変動する。この変
動は、同期ＤＳ１回路にとって許容できる。この、線路
３５上の適応線路クロック周波数は、並列直列変換器１
８（例えば、フェアチャイルドＦ３２３）と線路送信器
２１とを動作させるのに使用される。線路クロック周波
数は、計数器２３（例えば、フェアチャイルドＦ１６１
Ａ）によって１／８に分周され、得られた線路２４上の
バイトクロックは、バイトバス１６，並列直列変換器１
８、および、線路２２上のＤＳ１回路としての線路送信
器２１による送信用線路１９を介して、先入れ先出しメ
モリ１５からのペイロード情報のバイトの読出しを行う
のに読出しストローブとして使用される。線路送信器２
１は、８個以上の連続した０ビットが線路２２上を伝送
されるのを防止するため、Ｂ８ＺＳ符号を線路流れ内に
挿入する。上述の通り、線路２４上の読出しストローブ
も、計数器２５を減少させるのに使用される。
た）線路３５上の適応線路クロックは、先入れ先出しメ
モリ１５から線路２２上のＤＳ１同期回路へのバイトの
伝送を制御するのに使用される。本実施例によれば、線
路３５上のクロック周波数は、１．５４４Mbps−１３０
ppmから１．５４４Mbps＋１３０ppmへ変動する。この変
動は、同期ＤＳ１回路にとって許容できる。この、線路
３５上の適応線路クロック周波数は、並列直列変換器１
８（例えば、フェアチャイルドＦ３２３）と線路送信器
２１とを動作させるのに使用される。線路クロック周波
数は、計数器２３（例えば、フェアチャイルドＦ１６１
Ａ）によって１／８に分周され、得られた線路２４上の
バイトクロックは、バイトバス１６，並列直列変換器１
８、および、線路２２上のＤＳ１回路としての線路送信
器２１による送信用線路１９を介して、先入れ先出しメ
モリ１５からのペイロード情報のバイトの読出しを行う
のに読出しストローブとして使用される。線路送信器２
１は、８個以上の連続した０ビットが線路２２上を伝送
されるのを防止するため、Ｂ８ＺＳ符号を線路流れ内に
挿入する。上述の通り、線路２４上の読出しストローブ
も、計数器２５を減少させるのに使用される。
【００１８】マイクロプロセッサ２９（例えば、モトロ
ーラ６８０７０）は、線路３５上の適応線路クロックの
偏差に関して、適応クロック回復装置の重要な要素であ
る。マイクロプロセッサ２９は、線路２８上で受信され
た１kHzの積分期間のタイマに応答して、ミリ秒毎に１
回、プログラム（図４〜図６に示された流れ図参照）を
実行する。プログラムは、実行するのに約２５０マイク
ロ秒を要する。
ーラ６８０７０）は、線路３５上の適応線路クロックの
偏差に関して、適応クロック回復装置の重要な要素であ
る。マイクロプロセッサ２９は、線路２８上で受信され
た１kHzの積分期間のタイマに応答して、ミリ秒毎に１
回、プログラム（図４〜図６に示された流れ図参照）を
実行する。プログラムは、実行するのに約２５０マイク
ロ秒を要する。
【００１９】プログラム入力は、計数器２５から１６ビ
ットデータバス２７を介して読出された先入れ先出しメ
モリ充填水準である。先入れ先出しメモリ充填水準は、
先入れ先出しメモリ１５内に蓄積されたバイトの表現す
る、０と４０９５との間の１２ビットの数である。プロ
グラム出力は、バス２７を介して（線路３１を介して５
Ｖ基準電圧に接続された）Ｄ／Ａ変換器３０（例えば、
アナログ ディバイシズ８４１２）へ伝送される変数
「integrator」である。
ットデータバス２７を介して読出された先入れ先出しメ
モリ充填水準である。先入れ先出しメモリ充填水準は、
先入れ先出しメモリ１５内に蓄積されたバイトの表現す
る、０と４０９５との間の１２ビットの数である。プロ
グラム出力は、バス２７を介して（線路３１を介して５
Ｖ基準電圧に接続された）Ｄ／Ａ変換器３０（例えば、
アナログ ディバイシズ８４１２）へ伝送される変数
「integrator」である。
【００２０】Ｄ／Ａ変換器３０は、線路３２を介して、
制御入力信号を電圧制御水晶発振器（ＶＣＸＤ）３３
（例えば、ＡＴ＆Ｔ Ｓ−タイプ）に供給する。万一、
Ｄ／Ａ変換器３０が電圧制御水晶発信器３３への制御入
力として、線路３２上に５ボルトを生じることになる時
は、電圧制御水晶発振器３３は、１．５４４Mbps＋２０
０ppmの周波数を有する線路３５上に適応線路クロック
を伝送することになる。Ｄ／Ａ変換器３０が線路３２上
に２．５ボルトを生じるときは、電圧制御水晶発振器３
３は、１．５４４Mbpsの周波数を伝送する。Ｄ／Ａ変換
器３０が万一線路３２上に０ボルトを生じることになる
ときは、電圧制御水晶発信器３３は、１．５４４Mbps−
２００ppmの周波数を伝送することになる。
制御入力信号を電圧制御水晶発振器（ＶＣＸＤ）３３
（例えば、ＡＴ＆Ｔ Ｓ−タイプ）に供給する。万一、
Ｄ／Ａ変換器３０が電圧制御水晶発信器３３への制御入
力として、線路３２上に５ボルトを生じることになる時
は、電圧制御水晶発振器３３は、１．５４４Mbps＋２０
０ppmの周波数を有する線路３５上に適応線路クロック
を伝送することになる。Ｄ／Ａ変換器３０が線路３２上
に２．５ボルトを生じるときは、電圧制御水晶発振器３
３は、１．５４４Mbpsの周波数を伝送する。Ｄ／Ａ変換
器３０が万一線路３２上に０ボルトを生じることになる
ときは、電圧制御水晶発信器３３は、１．５４４Mbps−
２００ppmの周波数を伝送することになる。
【００２１】本実施例によれば、線路３２上の制御入力
信号は、０ボルトと５ボルトとの間で変動することがな
い。むしろ、線路３２上の制御入力信号は、線路３５上
の適応線路クロック周波数が１．５４４Mbps−１３０pp
mと１．５４４Mbps＋１３０ppmとの間で制御されるよう
に、変動する。
信号は、０ボルトと５ボルトとの間で変動することがな
い。むしろ、線路３２上の制御入力信号は、線路３５上
の適応線路クロック周波数が１．５４４Mbps−１３０pp
mと１．５４４Mbps＋１３０ppmとの間で制御されるよう
に、変動する。
【００２２】線路３２は、線路３２上の小ステップ関数
の効果を取除くためのエイリアスフィルタ（図１に図示
せず）を含む。エイリアスフィルタは、線路３５上のク
ロックを高速で変動させる必要がないので、比較的大き
いＲＣ時定数（例えば、Ｒ＝２．２ｋおよびＣ＝３３μ
Ｆ）を有する。
の効果を取除くためのエイリアスフィルタ（図１に図示
せず）を含む。エイリアスフィルタは、線路３５上のク
ロックを高速で変動させる必要がないので、比較的大き
いＲＣ時定数（例えば、Ｒ＝２．２ｋおよびＣ＝３３μ
Ｆ）を有する。
【００２３】一般的に、ジッタは、基準タイミング位置
からの（特に、高速でデータ伝送誤りを生じうる）信号
変動によって引起される一のタイプのアナログ通信線路
ひずみである。この変動は、振幅、時間、周波数または
位相について存在しうる。用途によれば、ジッタは、さ
らに具体的には、期待（周期的）セル着信時と実セル着
信時との間の差と関係する。適応クロック回復装置１０
は、ＤＳ３速度で０．３ミリ秒のからＤＳ１速度で３ミ
リ秒の、線路１１上の着信セル流れにおける最悪のケー
スのために設計されている。高速（例えば、ＤＳ３）で
の限定要因は、先入れ先出しメモリサイズである。ジッ
タは、（１）種々の等時性非同期転送モード発信元間の
うなり率によって引起される集群および／または（２）
他の通信によって瞬時の間割込まれる非同期転送モード
交換機内の通信路によって引起される統計的待ち行列遅
延によって引起される。集群は、代表的な場合、統計的
待ち行列よりも少ない遅延を生じる。集群遅延は、規則
的に発生する。
からの（特に、高速でデータ伝送誤りを生じうる）信号
変動によって引起される一のタイプのアナログ通信線路
ひずみである。この変動は、振幅、時間、周波数または
位相について存在しうる。用途によれば、ジッタは、さ
らに具体的には、期待（周期的）セル着信時と実セル着
信時との間の差と関係する。適応クロック回復装置１０
は、ＤＳ３速度で０．３ミリ秒のからＤＳ１速度で３ミ
リ秒の、線路１１上の着信セル流れにおける最悪のケー
スのために設計されている。高速（例えば、ＤＳ３）で
の限定要因は、先入れ先出しメモリサイズである。ジッ
タは、（１）種々の等時性非同期転送モード発信元間の
うなり率によって引起される集群および／または（２）
他の通信によって瞬時の間割込まれる非同期転送モード
交換機内の通信路によって引起される統計的待ち行列遅
延によって引起される。集群は、代表的な場合、統計的
待ち行列よりも少ない遅延を生じる。集群遅延は、規則
的に発生する。
【００２４】図２および図３は、適応クロック回復装置
１０の動作の理解を助けるのに使用される応答線図であ
る。図２および図３によれば、３個のプログラム変数
（「fill_level_err」，「integrator」および「integr
ator_float」）は、９０秒時間間隔に亘ってプロットさ
れる。変数「fill_level_err」は、先入れ先出しメモリ
内に蓄積された情報の大きさの公称値からの偏差を表現
する。
１０の動作の理解を助けるのに使用される応答線図であ
る。図２および図３によれば、３個のプログラム変数
（「fill_level_err」，「integrator」および「integr
ator_float」）は、９０秒時間間隔に亘ってプロットさ
れる。変数「fill_level_err」は、先入れ先出しメモリ
内に蓄積された情報の大きさの公称値からの偏差を表現
する。
【００２５】図２について、初期条件は、適応クロック
周波数（「integrator」）は、発信元クロックよりも６
０ppm遅い。したがって、先入れ先出しメモリ１５に蓄
積されたバイトの数は、公称値よりも３０バイトという
最大値（先入れ先出しメモリ過充填状態）まで増加す
る。先入れ先出しメモリ１５内のバイトの数が増加し始
めるにつれて、適応クロック回復装置１０は、ramp_mod
e１に置かれ、適応クロック周波数（「integrator」）
は、発信元クロックより５０ppm大きい点まで増加（過
度補正）される。
周波数（「integrator」）は、発信元クロックよりも６
０ppm遅い。したがって、先入れ先出しメモリ１５に蓄
積されたバイトの数は、公称値よりも３０バイトという
最大値（先入れ先出しメモリ過充填状態）まで増加す
る。先入れ先出しメモリ１５内のバイトの数が増加し始
めるにつれて、適応クロック回復装置１０は、ramp_mod
e１に置かれ、適応クロック周波数（「integrator」）
は、発信元クロックより５０ppm大きい点まで増加（過
度補正）される。
【００２６】先入れ先出しメモリ充填水準誤差（「fill
_level_err」）が３０バイトまで増大し、続いて、定義
された量（「DEF_pole_２Ｄ」＝５バイト）減少したと
き、適応クロック回復装置１０は、ramp_mode４に置か
れ、適応クロック周波数（「integrator」）は、発信元
クロックより５０ppm大きい点で一定に保持されること
により、先入れ先出しメモリ１５に時間を与え、これに
より、＋３０バイトのうち幾つかを排除する。先入れ先
出しメモリ充填水準誤差（「fill_level_err」）が所定
しきい値まで減少した（「DEF_ramp_db」＝１０バイ
ト）に変化したとき、適応クロック回復装置１０は、ra
mp_mode５に置かれ、適応クロック周波数（「integrato
r」）は、見掛け発信元周波数（「integrator_floa
t」）に等しい値まで線形的に（必要とされた過度補正
の量に比例した率で）減少され、続いて、適応クロック
回復装置１０は、ramp_mode０に置かれる。急速な線形
的減少は、短縮長さ補正サイクルとなる。適応クロック
周波数（「integrator」）の０への減少は、作図原点か
ら、ちょうど８秒未満の時点で生じる。
_level_err」）が３０バイトまで増大し、続いて、定義
された量（「DEF_pole_２Ｄ」＝５バイト）減少したと
き、適応クロック回復装置１０は、ramp_mode４に置か
れ、適応クロック周波数（「integrator」）は、発信元
クロックより５０ppm大きい点で一定に保持されること
により、先入れ先出しメモリ１５に時間を与え、これに
より、＋３０バイトのうち幾つかを排除する。先入れ先
出しメモリ充填水準誤差（「fill_level_err」）が所定
しきい値まで減少した（「DEF_ramp_db」＝１０バイ
ト）に変化したとき、適応クロック回復装置１０は、ra
mp_mode５に置かれ、適応クロック周波数（「integrato
r」）は、見掛け発信元周波数（「integrator_floa
t」）に等しい値まで線形的に（必要とされた過度補正
の量に比例した率で）減少され、続いて、適応クロック
回復装置１０は、ramp_mode０に置かれる。急速な線形
的減少は、短縮長さ補正サイクルとなる。適応クロック
周波数（「integrator」）の０への減少は、作図原点か
ら、ちょうど８秒未満の時点で生じる。
【００２７】見掛け発信元周波数（「integrator_floa
t」）が高信頼度で推定されないときは、プログラム
は、さらに、適応クロック周波数（「integrator」）の
減少を停止させる防衛的検査を含む。
t」）が高信頼度で推定されないときは、プログラム
は、さらに、適応クロック周波数（「integrator」）の
減少を停止させる防衛的検査を含む。
【００２８】他の発振が全くない（完全速示制動とい
う）ことに留意してほしい。「fill_level_err」と「in
tegrator_float」のプロットは、いずれも、時間全体に
亘って徐々に減少する（図２は、９０秒からなる全体を
示す）。ramp_mode０によれば、プログラムは、適応ク
ロック周波数（「integrator」）が正確に発信元周波数
に等しくなるように、１．０〜１．５分に亘って数バイ
トだけ先入れ先出しメモリ充填水準誤差を補正できる超
低速補正を含む。
う）ことに留意してほしい。「fill_level_err」と「in
tegrator_float」のプロットは、いずれも、時間全体に
亘って徐々に減少する（図２は、９０秒からなる全体を
示す）。ramp_mode０によれば、プログラムは、適応ク
ロック周波数（「integrator」）が正確に発信元周波数
に等しくなるように、１．０〜１．５分に亘って数バイ
トだけ先入れ先出しメモリ充填水準誤差を補正できる超
低速補正を含む。
【００２９】図３によれば、初期状態は、適応クロック
周波数（「integrator」）が発信元クロックよりも６０
ppm速いことである。したがって、先入れ先出しメモリ
１５に蓄積されたバイトの数は、公称値よりも、最大で
３０バイト減少する（先入れ先出しメモリ充填不足状
態）。先入れ先出しメモリ１５内のバイトの数が減少す
るにつれて、適応クロック回復装置は、ramp_mode１に
置かれ、適応クロック周波数（「integrator」）は、発
信元クロックより５０ppm下の点まで減少される。
周波数（「integrator」）が発信元クロックよりも６０
ppm速いことである。したがって、先入れ先出しメモリ
１５に蓄積されたバイトの数は、公称値よりも、最大で
３０バイト減少する（先入れ先出しメモリ充填不足状
態）。先入れ先出しメモリ１５内のバイトの数が減少す
るにつれて、適応クロック回復装置は、ramp_mode１に
置かれ、適応クロック周波数（「integrator」）は、発
信元クロックより５０ppm下の点まで減少される。
【００３０】先入れ先出しメモリ充填水準誤差（「fill
_level_err」）が−３０バイトまで減少し、続いて定義
量（「DEF_pole_２Ｄ」＝５バイト）だけ増大した時
は、適応クロック回復装置１０は、ramp_mode２に置か
れ、適応クロック周波数（「integrator」）は、発信元
クロックより５０ppm少ない点で一定に保持されること
により、先入れ先出しメモリ１５に時間を与えこれによ
り追加バイトを蓄積する先入れ先出しメモリ充填水準誤
差（「fill_level_err」）が公称値より低い所定しきい
値（「DEF_ramp_ｄｐ」＝１０バイト）に変化したと
き、適応クロック回復装置１０は、ramp_mode３に置か
れ、適応クロック周波数（「integrator」）は、線形的
に（必要とされた補正過度の量に比例した率で）見掛け
発信元周波数（「integrator_float」）に等しい量まで
増加され、続いて、適応クロック回復装置１０は、ramp
_mode０に置かれる。急速な線形増加は、短縮長さ補正
サイクルを生じる。適応クロック周波数（「integrato
r」）の０への増加は、作図原点から８秒未満のところ
で生じる。
_level_err」）が−３０バイトまで減少し、続いて定義
量（「DEF_pole_２Ｄ」＝５バイト）だけ増大した時
は、適応クロック回復装置１０は、ramp_mode２に置か
れ、適応クロック周波数（「integrator」）は、発信元
クロックより５０ppm少ない点で一定に保持されること
により、先入れ先出しメモリ１５に時間を与えこれによ
り追加バイトを蓄積する先入れ先出しメモリ充填水準誤
差（「fill_level_err」）が公称値より低い所定しきい
値（「DEF_ramp_ｄｐ」＝１０バイト）に変化したと
き、適応クロック回復装置１０は、ramp_mode３に置か
れ、適応クロック周波数（「integrator」）は、線形的
に（必要とされた補正過度の量に比例した率で）見掛け
発信元周波数（「integrator_float」）に等しい量まで
増加され、続いて、適応クロック回復装置１０は、ramp
_mode０に置かれる。急速な線形増加は、短縮長さ補正
サイクルを生じる。適応クロック周波数（「integrato
r」）の０への増加は、作図原点から８秒未満のところ
で生じる。
【００３１】プログラムは、見掛け発信元周波数（「in
tegrator_float」）の推定の信頼性が高くないときは、
適応クロック周波数（「integrator」）の増加を停止さ
せる防衛的検査を、さらに、含む。
tegrator_float」）の推定の信頼性が高くないときは、
適応クロック周波数（「integrator」）の増加を停止さ
せる防衛的検査を、さらに、含む。
【００３２】他の発振が全くない（完全速示制動であ
る）ことに留意してほしい。「fill_leve_lerr」および
「integrator_float」のプロットは、いずれも、時間と
ともに徐々に増大する（図３は、９０秒の全体を示
す）。ramp_mode０によれば、プログラムは、適応クロ
ック周波数（「integrator」）が発信元周波数に正確に
等しくなるように、１．０〜１．５分に亘って数バイト
だけ先入れ先出しメモリ充填水準誤差を補正できる超低
速補正を含む。
る）ことに留意してほしい。「fill_leve_lerr」および
「integrator_float」のプロットは、いずれも、時間と
ともに徐々に増大する（図３は、９０秒の全体を示
す）。ramp_mode０によれば、プログラムは、適応クロ
ック周波数（「integrator」）が発信元周波数に正確に
等しくなるように、１．０〜１．５分に亘って数バイト
だけ先入れ先出しメモリ充填水準誤差を補正できる超低
速補正を含む。
【００３３】先入れ先出しメモリ１５の公称充填水準
は、７個の非同期転送モードセル（すなわち、７×４７
＝３２９バイト）である。先入れ先出しメモリ１５に蓄
積された非同期転送モードセルの最大数は、６０セル
（すなわち、６０×４７＝２８２０バイト）である。公
称充填水準は、遅延が最小となるように、ジッタ、およ
び、運転開始による偏差（初期クロック捕獲）を取扱う
のに必要な最小値である。
は、７個の非同期転送モードセル（すなわち、７×４７
＝３２９バイト）である。先入れ先出しメモリ１５に蓄
積された非同期転送モードセルの最大数は、６０セル
（すなわち、６０×４７＝２８２０バイト）である。公
称充填水準は、遅延が最小となるように、ジッタ、およ
び、運転開始による偏差（初期クロック捕獲）を取扱う
のに必要な最小値である。
【００３４】見掛け発信元周波数（「integrator_floa
t」）は、適応クロック周波数（「integrator」）と先
入れ先出しメモリ充填水準誤差（「fill_level_err」）
との重みづけ組合せを使用することにより、推定され
る。推定は、主として、適応クロック周波数（「integr
ator」）の制動を制御するためになされる。見掛け発信
元周波数（「integrator_float」）は、適応クロック周
波数（「integrator」）よりも緩慢に変化する。これ
は、一部、発信元クロック周波数が極めて徐々に変化す
るという仮定に基づく。
t」）は、適応クロック周波数（「integrator」）と先
入れ先出しメモリ充填水準誤差（「fill_level_err」）
との重みづけ組合せを使用することにより、推定され
る。推定は、主として、適応クロック周波数（「integr
ator」）の制動を制御するためになされる。見掛け発信
元周波数（「integrator_float」）は、適応クロック周
波数（「integrator」）よりも緩慢に変化する。これ
は、一部、発信元クロック周波数が極めて徐々に変化す
るという仮定に基づく。
【００３５】適応クロック周波数（「integrator」）
は、（１）発信元周波数との不一致および（２）非同期
転送モード網内のデータ利得もしくは損失から生じる先
入れ先出しメモリ偏差を補正するのに使用される。先入
れ先出しメモリ充填水準誤差（「fill_level_err」）
は、適応クロック周波数（「integrator」）と調和した
状態で応答する。
は、（１）発信元周波数との不一致および（２）非同期
転送モード網内のデータ利得もしくは損失から生じる先
入れ先出しメモリ偏差を補正するのに使用される。先入
れ先出しメモリ充填水準誤差（「fill_level_err」）
は、適応クロック周波数（「integrator」）と調和した
状態で応答する。
【００３６】適応クロック回復方法は、マイクロプロセ
ッサ２９（図１参照）内で実行され、可変水晶発信器
（ＶＣＸＯ）３３を制御するディジタル信号処理プログ
ラムである。プログラムは、１kHzの標本化周波数で実
行される。適応クロックは、「通常型」位相同期ループ
の機能を与える。しかし、入力信号条件は、「通常型」
位相同期ループによっては、正確に追跡することができ
ない。適応クロック回復装置１０によれば、先入れ先出
しメモリ１５充填水準は、プログラムの入力となる。十
分な積分を適用することができる（約１Hzの低域通過フ
ィルタ）ときは、正確な発信元クロック速度は、間欠的
データ流れから決定することができる。低域通過フィル
タは、デジタル積分により容易に得ることができる。ろ
波もしくは積分期間は、入力ジッタ、閉鎖時刻、およ
び、クロックジッタ規格およびワンダ規格によって決定
される。
ッサ２９（図１参照）内で実行され、可変水晶発信器
（ＶＣＸＯ）３３を制御するディジタル信号処理プログ
ラムである。プログラムは、１kHzの標本化周波数で実
行される。適応クロックは、「通常型」位相同期ループ
の機能を与える。しかし、入力信号条件は、「通常型」
位相同期ループによっては、正確に追跡することができ
ない。適応クロック回復装置１０によれば、先入れ先出
しメモリ１５充填水準は、プログラムの入力となる。十
分な積分を適用することができる（約１Hzの低域通過フ
ィルタ）ときは、正確な発信元クロック速度は、間欠的
データ流れから決定することができる。低域通過フィル
タは、デジタル積分により容易に得ることができる。ろ
波もしくは積分期間は、入力ジッタ、閉鎖時刻、およ
び、クロックジッタ規格およびワンダ規格によって決定
される。
【００３７】適応クロックキングを実現するに当っての
課題は、良好な制動と安定性とを備えた狭帯域フィルタ
を得ることである。「通常型」位相同期ループは、クロ
ック補正と検出された応答との間に極めて大きな位相も
しくは時間遅れを有する。先入れ先出しメモリは、回路
内のばねのように動作し、補正帰還を遅延させる。先入
れ先出しメモリ内のジッタは、小補正の認識を不能とす
る。長時間定数積分フィルタは、上述のループ遅延問題
を増大させる。また、「通常型」位相同期ループと違っ
て、適応クロック回復装置１０の先入れ先出しメモリ１
５は、過去のクロック誤差と失われたデータとを再生す
る。これらの過去状態は、先入れ先出しメモリを正常化
するため、クロック揺れの補正過度によって補正する必
要がある。本実施例のタイプによれば、「通常型」位相
同期ループ進み／遅れ制動フィルタは、効果的でない。
課題は、良好な制動と安定性とを備えた狭帯域フィルタ
を得ることである。「通常型」位相同期ループは、クロ
ック補正と検出された応答との間に極めて大きな位相も
しくは時間遅れを有する。先入れ先出しメモリは、回路
内のばねのように動作し、補正帰還を遅延させる。先入
れ先出しメモリ内のジッタは、小補正の認識を不能とす
る。長時間定数積分フィルタは、上述のループ遅延問題
を増大させる。また、「通常型」位相同期ループと違っ
て、適応クロック回復装置１０の先入れ先出しメモリ１
５は、過去のクロック誤差と失われたデータとを再生す
る。これらの過去状態は、先入れ先出しメモリを正常化
するため、クロック揺れの補正過度によって補正する必
要がある。本実施例のタイプによれば、「通常型」位相
同期ループ進み／遅れ制動フィルタは、効果的でない。
【００３８】本実施例のアルゴリズムは、適応クロッキ
ングに対して開発されており、上述したループ制動問題
および安定性問題を解決する。まず、３個の入力信号が
決定される。これらは、見掛け発信元周波数先入れ先出
しメモリ充填水準誤差、および、誤差方向（増加または
減少）である。続いて、現在のクロック周波数誤差と先
入れ先出しメモリ水準条件とについて、補正が計算され
る。この補正は、開ループ比例上向き傾斜下向き傾斜電
圧制御水晶発信器３３制御信号として実行される。補正
率（勾配）、振幅および時間は、先入れ先出しメモリ誤
差に基づく持続的帰還なしに誤差を補正するために計算
される。
ングに対して開発されており、上述したループ制動問題
および安定性問題を解決する。まず、３個の入力信号が
決定される。これらは、見掛け発信元周波数先入れ先出
しメモリ充填水準誤差、および、誤差方向（増加または
減少）である。続いて、現在のクロック周波数誤差と先
入れ先出しメモリ水準条件とについて、補正が計算され
る。この補正は、開ループ比例上向き傾斜下向き傾斜電
圧制御水晶発信器３３制御信号として実行される。補正
率（勾配）、振幅および時間は、先入れ先出しメモリ誤
差に基づく持続的帰還なしに誤差を補正するために計算
される。
【００３９】ramp_mode１，２，３，４および５は、開
ループ調整に対応する。
ループ調整に対応する。
【００４０】補正サイクルの終端において、クロックが
補正サイクル内で傾斜過度となっているが、先入れ先出
しメモリ水準とクロックとは、零入力零点に存在する。
誤差が高精度に測定されたとき、全体制動応答は、速示
（負もしくは正の行過ぎ量が０）である。
補正サイクル内で傾斜過度となっているが、先入れ先出
しメモリ水準とクロックとは、零入力零点に存在する。
誤差が高精度に測定されたとき、全体制動応答は、速示
（負もしくは正の行過ぎ量が０）である。
【００４１】積分は、先入れ先出しメモリ水準誤差信号
に基づいて行われることにより、データジックの追加的
ろ波を行う。この積分時間は、重要な引き数であり、適
応クロック制動応答の一部を決定する。適応クロック上
向もしくは下向傾斜の決定は、ファジー先入れ先出しメ
モリ水準誤差データに基づいて行われるので、幾つかの
発見的検査と補正とは、適応クロック回復装置１０が非
同期となる前に、偽のクロック傾斜運動を検出し防止す
るのに使用する。
に基づいて行われることにより、データジックの追加的
ろ波を行う。この積分時間は、重要な引き数であり、適
応クロック制動応答の一部を決定する。適応クロック上
向もしくは下向傾斜の決定は、ファジー先入れ先出しメ
モリ水準誤差データに基づいて行われるので、幾つかの
発見的検査と補正とは、適応クロック回復装置１０が非
同期となる前に、偽のクロック傾斜運動を検出し防止す
るのに使用する。
【００４２】１．５〜４５ＭＨｚのクロック速度につい
て、シミュレーションにより、素晴しいクロック安定
性、制動応答および先入れ先出しメモリ水準制御が達成
された。
て、シミュレーションにより、素晴しいクロック安定
性、制動応答および先入れ先出しメモリ水準制御が達成
された。
【００４３】例示の適応クロック回復方法は、大ジッタ
を伴う入力データ流れのみから、極小ジッタを伴う高精
度クロックを得る必要があるシステムに有用である。こ
の方法は、制御応答に（信号入力の雑音と結び付いた）
大きな遅れがある他のシステムにも有用である。
を伴う入力データ流れのみから、極小ジッタを伴う高精
度クロックを得る必要があるシステムに有用である。こ
の方法は、制御応答に（信号入力の雑音と結び付いた）
大きな遅れがある他のシステムにも有用である。
【００４４】マイクロプロセッサ２９によって実行され
る適応クロックプログラムのソフトウェア流れ図が図４
〜図６に示されており、プログラム関数とアルゴリズム
とは、明細書中で説明される。図４〜図６に示されたブ
ロックは、明細書の一部を成すプログラムテキストの特
定行に対して参照を与える。
る適応クロックプログラムのソフトウェア流れ図が図４
〜図６に示されており、プログラム関数とアルゴリズム
とは、明細書中で説明される。図４〜図６に示されたブ
ロックは、明細書の一部を成すプログラムテキストの特
定行に対して参照を与える。
【００４５】適応クロックプログラムは、１ミリ秒の時
間間隔で実行される。この速度は、電圧制御水晶発信器
の滑らかな４０９６ステップ制御となるように選択され
た。これにより、アナログ制御回路に近似する。プログ
ラムは、平均実行時間間隔が０．９〜１．１ミリ秒の範
囲で行われ、この速度から生じるジッタ変動に対して不
感である。図４〜図６に示された流れ図と明細書中の対
応する説明とは、ある期間に亘るプログラムの動作を説
明する。
間間隔で実行される。この速度は、電圧制御水晶発信器
の滑らかな４０９６ステップ制御となるように選択され
た。これにより、アナログ制御回路に近似する。プログ
ラムは、平均実行時間間隔が０．９〜１．１ミリ秒の範
囲で行われ、この速度から生じるジッタ変動に対して不
感である。図４〜図６に示された流れ図と明細書中の対
応する説明とは、ある期間に亘るプログラムの動作を説
明する。
【００４６】変数「clk−tic」（図４，ブロック１０
１）は、各実行時間間隔において増分増加される３２ビ
ット計数器である。この変数は、プログラム全体を通し
てタイマとして働く。事象と処理アルゴリズムとは、タ
イママスク（同調引き数内に明示された）の２進ロール
オーバに基づく突合せによって起動される。例えば、１
秒間事象タイマは、１０２４個の１ミリ秒clk_ticsの期
間を与える１０２４−１の２進マスク引き数によって実
現される。
１）は、各実行時間間隔において増分増加される３２ビ
ット計数器である。この変数は、プログラム全体を通し
てタイマとして働く。事象と処理アルゴリズムとは、タ
イママスク（同調引き数内に明示された）の２進ロール
オーバに基づく突合せによって起動される。例えば、１
秒間事象タイマは、１０２４個の１ミリ秒clk_ticsの期
間を与える１０２４−１の２進マスク引き数によって実
現される。
【００４７】プログラムは、外部弾性記憶装置である先
入れ先出しメモリ１５内のバイトの数である１個のみの
入力（ブロック１０２）を有する。変数「先入れ先出し
メモリ」は、先入れ先出しメモリ充填水準を格納する外
部ハードウェアであるアップ／ダウン計数器２５の読み
に基づいてロードされる。先入れ先出しメモリ１５は、
最悪の場合のセル遅延＋クロック捕獲時の待ち行列のた
めのマージンを吸収するのに十分な大きさでなければな
らない。
入れ先出しメモリ１５内のバイトの数である１個のみの
入力（ブロック１０２）を有する。変数「先入れ先出し
メモリ」は、先入れ先出しメモリ充填水準を格納する外
部ハードウェアであるアップ／ダウン計数器２５の読み
に基づいてロードされる。先入れ先出しメモリ１５は、
最悪の場合のセル遅延＋クロック捕獲時の待ち行列のた
めのマージンを吸収するのに十分な大きさでなければな
らない。
【００４８】プログラム流れ中の最初のアルゴリズム
（ブロック１０３）は、積分器計数との関係で、常時、
推定基底線周波数または見掛け発信元周波数を格納す
る、変数「integrator_float」中の値を出力する。この
アルゴリズムは、プログラムの終端に置いて実行するこ
ともできた。
（ブロック１０３）は、積分器計数との関係で、常時、
推定基底線周波数または見掛け発信元周波数を格納す
る、変数「integrator_float」中の値を出力する。この
アルゴリズムは、プログラムの終端に置いて実行するこ
ともできた。
【００４９】基底線周波数は、理想的には、（見掛け発
信元周波数である）先入れ先出しメモリデータ着信ビッ
ト転送速度と等しくなるべきである。プログラムの零入
力状態または同期状態（ramp_mode０）においては、「i
ntegrator_float」の値は、変数「integrator」に等し
い。変数「integrator」は、主（極１）積分アキュムレ
ータ機能を与え、直接、電圧制御水晶発信器３３周波数
を制御する。値「integrator_float」は、「integrato
r」および「fill_level_err」の値の重み付け基準化済
組合せとして展開される。正確な論理を知るためには、
プログラムテキストを参照してほしい。
信元周波数である）先入れ先出しメモリデータ着信ビッ
ト転送速度と等しくなるべきである。プログラムの零入
力状態または同期状態（ramp_mode０）においては、「i
ntegrator_float」の値は、変数「integrator」に等し
い。変数「integrator」は、主（極１）積分アキュムレ
ータ機能を与え、直接、電圧制御水晶発信器３３周波数
を制御する。値「integrator_float」は、「integrato
r」および「fill_level_err」の値の重み付け基準化済
組合せとして展開される。正確な論理を知るためには、
プログラムテキストを参照してほしい。
【００５０】変数「integrator_float」は、極１変数
「integrator」の約２倍の積分時間定数を備えた他の積
分アキュムレータである。変数「integrator_float」
は、開ループ補正サイクルの終端において最終値に達
し、続いて、「integrator」における値と等しくなるべ
きである。変数「integrator_float」は、「integrato
r」のより迅速な変化に応答しない。
「integrator」の約２倍の積分時間定数を備えた他の積
分アキュムレータである。変数「integrator_float」
は、開ループ補正サイクルの終端において最終値に達
し、続いて、「integrator」における値と等しくなるべ
きである。変数「integrator_float」は、「integrato
r」のより迅速な変化に応答しない。
【００５１】変数「integrator」は、発信元周波数変化
に対する補正を導き、これに基づく、または、データ損
失に基づく先入れ先出しメモリ水準を正常化するため、
より迅速に応答する。（「integrator」により制御され
る）電圧制御水晶発信器３３クロックも、一の期間、過
度補正されることにより、周波数変化後、先入れ先出し
メモリ１５を正常化する。変数「integrator_float」
は、過度補正されないが、補正サイクルの完了が進行す
るのと同時に、新たな基底線水準に達する。主先入れ先
出しメモリとクロック補正ループとは、先入れ先出しメ
モリ水準補正がなされた後、戻る（すなわち、下向き傾
斜する）べきかどうかを決定するため、「integrator_f
loat」を使用する。このアルゴリズムも、先入れ先出し
メモリ水準を正常化するためにのみ、クロック変更がな
された後、最初の基底線発信元周波数に「integrator_f
loat」を戻す。これは、図８により理解することができ
る。
に対する補正を導き、これに基づく、または、データ損
失に基づく先入れ先出しメモリ水準を正常化するため、
より迅速に応答する。（「integrator」により制御され
る）電圧制御水晶発信器３３クロックも、一の期間、過
度補正されることにより、周波数変化後、先入れ先出し
メモリ１５を正常化する。変数「integrator_float」
は、過度補正されないが、補正サイクルの完了が進行す
るのと同時に、新たな基底線水準に達する。主先入れ先
出しメモリとクロック補正ループとは、先入れ先出しメ
モリ水準補正がなされた後、戻る（すなわち、下向き傾
斜する）べきかどうかを決定するため、「integrator_f
loat」を使用する。このアルゴリズムも、先入れ先出し
メモリ水準を正常化するためにのみ、クロック変更がな
された後、最初の基底線発信元周波数に「integrator_f
loat」を戻す。これは、図８により理解することができ
る。
【００５２】他の伝送回路での誤差状態は、発信元クロ
ック周波数に何らの変化を生じることなく、データを追
加もしくは失わせることがある。
ック周波数に何らの変化を生じることなく、データを追
加もしくは失わせることがある。
【００５３】「integrator_float」を明らかにする引き
数は、「integrator」，「integrator_float」および
「fill_level_err」の応答を作図し、これらの変数を調
整することにより、変数「fill_level_err」と「integr
ator（電圧制御水晶発信器３３周波数）との両方の（最
小行過ぎ量の、または、負もしくは正の行過ぎ量がな
い）最大制動を得る。値「integrator_float」は、０に
達するfill_level_errと一致する新基底線値に達する。
この交差を示すプロットが図２と図３とに示されてい
る。
数は、「integrator」，「integrator_float」および
「fill_level_err」の応答を作図し、これらの変数を調
整することにより、変数「fill_level_err」と「integr
ator（電圧制御水晶発信器３３周波数）との両方の（最
小行過ぎ量の、または、負もしくは正の行過ぎ量がな
い）最大制動を得る。値「integrator_float」は、０に
達するfill_level_errと一致する新基底線値に達する。
この交差を示すプロットが図２と図３とに示されてい
る。
【００５４】ブロック１０３のアルゴリズムは、開ルー
プクロック調整または先入れ先出しメモリ水準調整がな
された後、回路が正しい周波数に戻ることができるよう
に、持続的に見掛け発信元周波数を推定する。アルゴリ
ズムは、全体回路の制動係数の一次制御として使用され
る。
プクロック調整または先入れ先出しメモリ水準調整がな
された後、回路が正しい周波数に戻ることができるよう
に、持続的に見掛け発信元周波数を推定する。アルゴリ
ズムは、全体回路の制動係数の一次制御として使用され
る。
【００５５】流れ中の次のアルゴリズム（ブロック１０
４）は、予備積分（すなわち、ジッタ平滑化操作）を行
う。このアルゴリズムは、変数「先入れ先出しメモリ」
内に現われるデータ着信（先入れ先出しメモリ充填水
準）ジッタの大部分をろ波する。アルゴリズムの出力
は、「FIFO_float」と呼ばれる新変数である。「FIFO_f
loat」は、引き数「DEF_float_inertia_mask」によって
定義された期間毎に１バイト計数だけ「先入れ先出しメ
モリ」を追跡する。ＤＳ１速度クロックを実現するた
め、引き数「DEF_float_inertia_mask」は、３２ミリ秒
毎に事象を与える８進３７に設定される。
４）は、予備積分（すなわち、ジッタ平滑化操作）を行
う。このアルゴリズムは、変数「先入れ先出しメモリ」
内に現われるデータ着信（先入れ先出しメモリ充填水
準）ジッタの大部分をろ波する。アルゴリズムの出力
は、「FIFO_float」と呼ばれる新変数である。「FIFO_f
loat」は、引き数「DEF_float_inertia_mask」によって
定義された期間毎に１バイト計数だけ「先入れ先出しメ
モリ」を追跡する。ＤＳ１速度クロックを実現するた
め、引き数「DEF_float_inertia_mask」は、３２ミリ秒
毎に事象を与える８進３７に設定される。
【００５６】３２ミリ秒毎の、FIFO_float内の１データ
バイトの最大移動量は、１６２ppm／秒のＤＳ１クロッ
ク変化に等しい。この過程において、１６２ppmを超え
る全てのジッタ変動は、完全に平滑にされるか、また
は、無視される。この操作は、実先入れ先出しメモリ水
準に何らの効果も生じず、プログラムの残りの部分によ
り処理される見掛け水準にのみ効果を生じる。引き数
は、最大電圧制御水晶発信器３３スリューレートより大
きい（例えば、スリューレートの２倍）見掛け先入れ先
出しメモリ速度変化を許容する値に設定される必要があ
る。
バイトの最大移動量は、１６２ppm／秒のＤＳ１クロッ
ク変化に等しい。この過程において、１６２ppmを超え
る全てのジッタ変動は、完全に平滑にされるか、また
は、無視される。この操作は、実先入れ先出しメモリ水
準に何らの効果も生じず、プログラムの残りの部分によ
り処理される見掛け水準にのみ効果を生じる。引き数
は、最大電圧制御水晶発信器３３スリューレートより大
きい（例えば、スリューレートの２倍）見掛け先入れ先
出しメモリ速度変化を許容する値に設定される必要があ
る。
【００５７】ブロック１０４の方法は、データ着信ジッ
タを前ろ波し、指定変化率より小さい（ppm／秒に換算
した）先入れ先出しメモリデータ水準変動を追跡する。
この方法は、データ着信ジッタを平滑にする前置先入れ
先出しメモリを必要としない。
タを前ろ波し、指定変化率より小さい（ppm／秒に換算
した）先入れ先出しメモリデータ水準変動を追跡する。
この方法は、データ着信ジッタを平滑にする前置先入れ
先出しメモリを必要としない。
【００５８】次位のプログラム命令文（ブロック１０
５）は、「FIFO_float」から引き数「DEF_normal_fill_
level」を差引くことにより、変数「fill_level_err」
を初期化する。変数「fill_level_err」は、所定公称値
から先入れ先出しメモリ水準偏差の符号付値である。変
数「fill_level_err」は、プログラムの残りの部分にお
いてループ誤差信号として使用される。正の値は、先入
れ先出しメモリ水準が増大しつつあり、電圧制御水晶発
信器３３が先入れ先出しメモリ水準を正常化するため、
より高い周波数に変化しなければならないことを示す。
５）は、「FIFO_float」から引き数「DEF_normal_fill_
level」を差引くことにより、変数「fill_level_err」
を初期化する。変数「fill_level_err」は、所定公称値
から先入れ先出しメモリ水準偏差の符号付値である。変
数「fill_level_err」は、プログラムの残りの部分にお
いてループ誤差信号として使用される。正の値は、先入
れ先出しメモリ水準が増大しつつあり、電圧制御水晶発
信器３３が先入れ先出しメモリ水準を正常化するため、
より高い周波数に変化しなければならないことを示す。
【００５９】次のアルゴリズム（ブロック１０６および
１０７）は、開ループ算出クロック補正のための主制御
状態を発現させる。
１０７）は、開ループ算出クロック補正のための主制御
状態を発現させる。
【００６０】現在「fill_level_err」を「old_fill_er
r」での前誤差状態と比較することにより、充填水準誤
差が減少しつつあるかどうかを決定する。ヒステリシス
は、引き数DEF_pole_2D内で指定されたバイトの数を超
える、先入れ先出しメモリ充填水準の変化に応答するだ
けでこの検出に組込まれる。このヒステリシスは、変数
「fill_level_err」内に残存するデータ着信ジッタによ
り引起こされる偽り検出の数を減らす。
r」での前誤差状態と比較することにより、充填水準誤
差が減少しつつあるかどうかを決定する。ヒステリシス
は、引き数DEF_pole_2D内で指定されたバイトの数を超
える、先入れ先出しメモリ充填水準の変化に応答するだ
けでこの検出に組込まれる。このヒステリシスは、変数
「fill_level_err」内に残存するデータ着信ジッタによ
り引起こされる偽り検出の数を減らす。
【００６１】続いて、減少検査（ブロック１０６）は、
適応クロック変化の方向を決定する。先入れ先出しメモ
リ充填不足状態に対して、クロックは、発信元より低い
周波数となる（積分器値は、中心周波数点より小さ
い）。過度充填（正）状態に対して、適応クロックは、
発信元より高くなる（積分器は、中心周波数より高
い）。充填水準誤差が前実行時間間隔中に減少していた
ときは、「old_fill_err」を現在の「fill_level_err」
における誤差に更新することを除いて何らの行為も取ら
れない。しかし、「ramp_modeにおける前状態が１に等
しい（増加モード）時は、この事象は、増加から減少へ
の変化となる。
適応クロック変化の方向を決定する。先入れ先出しメモ
リ充填不足状態に対して、クロックは、発信元より低い
周波数となる（積分器値は、中心周波数点より小さ
い）。過度充填（正）状態に対して、適応クロックは、
発信元より高くなる（積分器は、中心周波数より高
い）。充填水準誤差が前実行時間間隔中に減少していた
ときは、「old_fill_err」を現在の「fill_level_err」
における誤差に更新することを除いて何らの行為も取ら
れない。しかし、「ramp_modeにおける前状態が１に等
しい（増加モード）時は、この事象は、増加から減少へ
の変化となる。
【００６２】「増加から減少」事象は、適応クロック電
圧制御水晶発信器３３が「見掛け」発信元クロック周波
数より高くなったことを判定するので、重要である。こ
の事象は、（これ以上の（増加）クロック補正を停止さ
せ、「integrator」内の現在周波数を保持することにな
る）ramp_mode２または４を開始するのに使用される。
変数「ramp_mode」は、充填不足先入れ先出しメモリ１
５に対して状態２に設定し、過充填先入れ先出しメモリ
１５に対して状態４に設定される。変数「ramp_slope」
は、クロックが基底線に戻される（下向傾斜される）速
さを制御するため初期化される。
圧制御水晶発信器３３が「見掛け」発信元クロック周波
数より高くなったことを判定するので、重要である。こ
の事象は、（これ以上の（増加）クロック補正を停止さ
せ、「integrator」内の現在周波数を保持することにな
る）ramp_mode２または４を開始するのに使用される。
変数「ramp_mode」は、充填不足先入れ先出しメモリ１
５に対して状態２に設定し、過充填先入れ先出しメモリ
１５に対して状態４に設定される。変数「ramp_slope」
は、クロックが基底線に戻される（下向傾斜される）速
さを制御するため初期化される。
【００６３】先入れ先出しメモリ１５を正常化するた
め、クロックが過度補正されたことを想起してほしい。
め、クロックが過度補正されたことを想起してほしい。
【００６４】（変数「ramp_slope」および「fill_err_d
x」内に蓄積された）勾配は、引き数「DEF_div_ｘ」に
より決定される「fill_level_err」の小数となるように
計算される。下向勾配は、この事象の開始点での先入れ
先出しメモリ水準誤差に比例する。
x」内に蓄積された）勾配は、引き数「DEF_div_ｘ」に
より決定される「fill_level_err」の小数となるように
計算される。下向勾配は、この事象の開始点での先入れ
先出しメモリ水準誤差に比例する。
【００６５】ブロック１０６の方法は、電圧制御水晶発
信器クロック補正が見掛け発信元周波数（データ着信速
度）と等しくなる時を示す。ブロック１０６の方法は、
クロックが基底線周波数に戻る（すなわち、下向傾斜す
る（ramp_slope）速さをも計算することにより、クロッ
クは、先入れ先出しメモリ充填誤差も０に達する時に基
底線に達する。
信器クロック補正が見掛け発信元周波数（データ着信速
度）と等しくなる時を示す。ブロック１０６の方法は、
クロックが基底線周波数に戻る（すなわち、下向傾斜す
る（ramp_slope）速さをも計算することにより、クロッ
クは、先入れ先出しメモリ充填誤差も０に達する時に基
底線に達する。
【００６６】充填誤差減少検査がなされた後、プログラ
ムは、充填誤差増加検査（ブロック１０７）に進む。増
加方向は、旧old_fill_errを現在充填誤差と比較するこ
とにより決定される。これは、減少検査のように作用す
るが、旧充填誤差と新充填誤差とは、逆転している。旧
fill_level_errと新fill_level_errとの差は、増加検査
のための引き数DEF_pole2Iを超えなければならない。増
加事象に応答する前に、さらに、検査が行われる。ramp
_modeがクロック下向傾斜（clock ramp_down）（状態３
または５）を示したとき、または、充填誤差が零（不減
帯）領域にあるときは、増加事象は、無視される。これ
らの検査に合格すると、ramp_modeは、１に設定され、r
amp_slopeは、値「fill_err_dx」に設定される。
ムは、充填誤差増加検査（ブロック１０７）に進む。増
加方向は、旧old_fill_errを現在充填誤差と比較するこ
とにより決定される。これは、減少検査のように作用す
るが、旧充填誤差と新充填誤差とは、逆転している。旧
fill_level_errと新fill_level_errとの差は、増加検査
のための引き数DEF_pole2Iを超えなければならない。増
加事象に応答する前に、さらに、検査が行われる。ramp
_modeがクロック下向傾斜（clock ramp_down）（状態３
または５）を示したとき、または、充填誤差が零（不減
帯）領域にあるときは、増加事象は、無視される。これ
らの検査に合格すると、ramp_modeは、１に設定され、r
amp_slopeは、値「fill_err_dx」に設定される。
【００６７】引き数DEF_pole_2Dは、増加から減少検査
へのヒステリシスを提供するほかに、適応クロック行過
ぎ量を制御する。制御された行過ぎ（補正過度）量は、
発信元クロック速度が満たされた後、先入れ先出しメモ
リ１５充填水準を正常化する。応答をプロットし、約７
５％のクロック行過ぎ量（発信元クロック周波数と適応
クロック周波数との初期差の７５％補正過度）に調整さ
れる。行過ぎ量は、先入れ先出しメモリを正常化するの
に必要な時間を決定する。
へのヒステリシスを提供するほかに、適応クロック行過
ぎ量を制御する。制御された行過ぎ（補正過度）量は、
発信元クロック速度が満たされた後、先入れ先出しメモ
リ１５充填水準を正常化する。応答をプロットし、約７
５％のクロック行過ぎ量（発信元クロック周波数と適応
クロック周波数との初期差の７５％補正過度）に調整さ
れる。行過ぎ量は、先入れ先出しメモリを正常化するの
に必要な時間を決定する。
【００６８】ブロック１０６および１０７の方法は、先
入れ先出しメモリ１５充填水準誤差が高いデータ着信ジ
ッタの存在下で増加しているか、または、減少している
かを高信頼度で決定する。また、ブロック１６の方法
は、先入れ先出しメモリ充填水準を正常化するのに必要
なクロック補正過度量を制御する。
入れ先出しメモリ１５充填水準誤差が高いデータ着信ジ
ッタの存在下で増加しているか、または、減少している
かを高信頼度で決定する。また、ブロック１６の方法
は、先入れ先出しメモリ充填水準を正常化するのに必要
なクロック補正過度量を制御する。
【００６９】増加充填誤差モード（ramp_mode１）にお
いて一度、（ramp_slope)内の補正は、各時間間隔毎
に、現在「integrator」値に加算される。必要クロック
補正は、より高い周波数、または、より低い周波数に対
してすることができるので、ramp_slopeは、正の値また
は負の値を格納することができる（図６，ブロック１１
４）。この代数的加算は、（電圧制御水晶発信器３３周
波数を、発信元周波数に一致し、続いて、この周波数よ
り高くなる値とする）積分器を傾斜させる。
いて一度、（ramp_slope)内の補正は、各時間間隔毎
に、現在「integrator」値に加算される。必要クロック
補正は、より高い周波数、または、より低い周波数に対
してすることができるので、ramp_slopeは、正の値また
は負の値を格納することができる（図６，ブロック１１
４）。この代数的加算は、（電圧制御水晶発信器３３周
波数を、発信元周波数に一致し、続いて、この周波数よ
り高くなる値とする）積分器を傾斜させる。
【００７０】見掛け発信元周波数が超えられたとき、先
入れ先出しメモリ充填水準誤差は、減少し始める。ramp
_slope率は、大多数の連続期間閉ループシステムの場合
のように、誤差が減少するにつれて、減少することがな
い。この方法は、誤差収束時間を最小とする。行過ぎ量
は、ramp_modes２〜５の動作により制御される。
入れ先出しメモリ充填水準誤差は、減少し始める。ramp
_slope率は、大多数の連続期間閉ループシステムの場合
のように、誤差が減少するにつれて、減少することがな
い。この方法は、誤差収束時間を最小とする。行過ぎ量
は、ramp_modes２〜５の動作により制御される。
【００７１】ブロック１１４（図６）の方法は、主（極
１）積分関数を実行する。
１）積分関数を実行する。
【００７２】ブロック１０８（図５）は、コード行No．
２０８のスイッチ（ramp_mode）命令文である。クロッ
ク傾斜モードは、保持関数、補正過度関数および下向傾
斜関数を与える。モード２（スイッチ命令文におけるケ
ース２）は、負の充填水準誤差に対する保持である。モ
ード２は、下向傾斜のためモード３を呼出す。モード４
は、正の充填水準誤差の保持であり、対応する下向傾斜
は、モード５である。ramp_mode２および４は、減少充
填水準誤差検査アルゴリズム（ブロック１０６）により
要求される。
２０８のスイッチ（ramp_mode）命令文である。クロッ
ク傾斜モードは、保持関数、補正過度関数および下向傾
斜関数を与える。モード２（スイッチ命令文におけるケ
ース２）は、負の充填水準誤差に対する保持である。モ
ード２は、下向傾斜のためモード３を呼出す。モード４
は、正の充填水準誤差の保持であり、対応する下向傾斜
は、モード５である。ramp_mode２および４は、減少充
填水準誤差検査アルゴリズム（ブロック１０６）により
要求される。
【００７３】（増大する誤差が減少に転じる）減少事象
の開始時に、適応クロック電圧制御水晶発信器３３は、
発信元クロック速度に一致し、続いて、この速度を制御
量だけ超えた（上へ行過ぎた）。先入れ先出しメモリ１
５充填水準は、クロック速度が収束していた増加誤差モ
ード時間間隔の間にデータを得たか、失ったかしたの
で、開始時に公称値から離脱することになる。
の開始時に、適応クロック電圧制御水晶発信器３３は、
発信元クロック速度に一致し、続いて、この速度を制御
量だけ超えた（上へ行過ぎた）。先入れ先出しメモリ１
５充填水準は、クロック速度が収束していた増加誤差モ
ード時間間隔の間にデータを得たか、失ったかしたの
で、開始時に公称値から離脱することになる。
【００７４】ramp_mode２および４（図５、ブロック１
０９および１１１）は、先入れ先出しメモリ１５充填水
準が公称値に向って収束し、引き数DEF_ramp_db内で定
義されたしきい値に一致するまで、クロック行過ぎ状態
が一定に保持されるのを可能とする。引き数が正しく設
定されたときは、「通常型」の位相同期ループにとって
は典型的でない（クロック正もしくは負の行過ぎ量がほ
とんどないか、または、全くない）不感応答の結果とな
る。一般的に、これは、発信元と適応クロック電圧制御
水晶発信器３３との広範囲の初期周波数差に対して得る
ことができる。
０９および１１１）は、先入れ先出しメモリ１５充填水
準が公称値に向って収束し、引き数DEF_ramp_db内で定
義されたしきい値に一致するまで、クロック行過ぎ状態
が一定に保持されるのを可能とする。引き数が正しく設
定されたときは、「通常型」の位相同期ループにとって
は典型的でない（クロック正もしくは負の行過ぎ量がほ
とんどないか、または、全くない）不感応答の結果とな
る。一般的に、これは、発信元と適応クロック電圧制御
水晶発信器３３との広範囲の初期周波数差に対して得る
ことができる。
【００７５】ramp_down「ramp_modes」は、図５に示さ
れたramp_mode３（ブロック１１０）とramp_mode５（ブ
ロック１１２）とである。ramp_mode３および５が「int
egrator_float」内の基底線積分器値へのramp_downを完
了したときは、ramp_mode３および５は、ramp_modeを０
に設定し、スイッチ命令文から逃れる。ramp_mode０
は、開ループ制御アルゴリズム（ramp_mode１〜５）に
対して零入力状態である。
れたramp_mode３（ブロック１１０）とramp_mode５（ブ
ロック１１２）とである。ramp_mode３および５が「int
egrator_float」内の基底線積分器値へのramp_downを完
了したときは、ramp_mode３および５は、ramp_modeを０
に設定し、スイッチ命令文から逃れる。ramp_mode０
は、開ループ制御アルゴリズム（ramp_mode１〜５）に
対して零入力状態である。
【００７６】完全な速示制動が存在するときは、適応周
波数は、発信元に整合し、先入れ先出しメモリは、公称
水準にある。残りの零誤差が引き数DEF_dead_bandより
大きいときは、新しいシーケンスが増加誤差検出アルゴ
リズム（ブロック１０７）によって開始される。複数の
クロックが互いに異なり、先入れ先出しメモリ充填水準
が公称値でないときは、２つ以上のサイクルが回路起動
の間必要となる。これは、図９において、４０秒の時点
での二次補正サイクル内に見ることができる。
波数は、発信元に整合し、先入れ先出しメモリは、公称
水準にある。残りの零誤差が引き数DEF_dead_bandより
大きいときは、新しいシーケンスが増加誤差検出アルゴ
リズム（ブロック１０７）によって開始される。複数の
クロックが互いに異なり、先入れ先出しメモリ充填水準
が公称値でないときは、２つ以上のサイクルが回路起動
の間必要となる。これは、図９において、４０秒の時点
での二次補正サイクル内に見ることができる。
【００７７】ブロック１０９および１１１の方法は、先
入れ先出しメモリ水準が調整されるまで、補正過度適応
クロック状態を保持する。ブロック１１０および１１２
の方法は、先入れ先出しメモリ充填誤差が０に接近する
とき、発信元周波数に一致するように、適応クロックを
下向傾斜させる。
入れ先出しメモリ水準が調整されるまで、補正過度適応
クロック状態を保持する。ブロック１１０および１１２
の方法は、先入れ先出しメモリ充填誤差が０に接近する
とき、発信元周波数に一致するように、適応クロックを
下向傾斜させる。
【００７８】fill_level_errが狭不感範囲内にあると
き、（零入力状態である）ramp_mode０に入る。引き数D
EF_dead_bandは、ramp_mode１〜５に対して不感帯を定
義する。引き数DEF_dead_bandは、±８バイトの零範囲
を許容するＤＳ１速度用途に対して８に設定される。ra
mp_mode０（ブロック１１３）は、積分器に対して直接
（閉ループ）期間補正を加える。ramp_mode０は、引き
数DEF_case０_rateにより指定された率で１を加算し、
または、減算する。補正率は、極めて小さく、このルー
プは、約１／６０Ｈｚの自然周波数を有する。ループ
は、自然ループ周波数で発振し、fill_level_errは、通
常、短期間において±２バイトより多くずれないし、０
バイト平均は、６０秒間内である。適応クロック周波数
追跡もしくはワンダ誤差は、零での先入れ先出しメモリ
充填誤差に関係する。
き、（零入力状態である）ramp_mode０に入る。引き数D
EF_dead_bandは、ramp_mode１〜５に対して不感帯を定
義する。引き数DEF_dead_bandは、±８バイトの零範囲
を許容するＤＳ１速度用途に対して８に設定される。ra
mp_mode０（ブロック１１３）は、積分器に対して直接
（閉ループ）期間補正を加える。ramp_mode０は、引き
数DEF_case０_rateにより指定された率で１を加算し、
または、減算する。補正率は、極めて小さく、このルー
プは、約１／６０Ｈｚの自然周波数を有する。ループ
は、自然ループ周波数で発振し、fill_level_errは、通
常、短期間において±２バイトより多くずれないし、０
バイト平均は、６０秒間内である。適応クロック周波数
追跡もしくはワンダ誤差は、零での先入れ先出しメモリ
充填誤差に関係する。
【００７９】ブロック１０３（図４）の方法は、（零点
での）極少量の閉ループ帰還で加算を行うことにより、
閉ループ帰還ループ周波数の１サイクル内で先入れ先出
しメモリ充填水準零誤差を０に減少させる。
での）極少量の閉ループ帰還で加算を行うことにより、
閉ループ帰還ループ周波数の１サイクル内で先入れ先出
しメモリ充填水準零誤差を０に減少させる。
【００８０】適応クロックプログラム内の最後の関数
は、変数「integrator」の内容を（電圧制御水晶発信器
３３を制御する）Ｄ／Ａ変換器３０に書込むことである
（図６、ブロック１１５）。この関数は、１６ビット変
数「integrator」を引き数DEF_VCXO_range_factor内に
指定された制御範囲に基準化し、続いて、基準化された
値を（引き数DS1_VCXO_DAC_center内に指定された）電
圧制御水晶発信器３３中心周波数点に対してオフセット
する。この基準化され中心が定められた値は、Ｄ／Ａ変
換器３０のアドレスに書込まれ、適応プログラムは、呼
出しプログラムまたは割込み水準に戻る。
は、変数「integrator」の内容を（電圧制御水晶発信器
３３を制御する）Ｄ／Ａ変換器３０に書込むことである
（図６、ブロック１１５）。この関数は、１６ビット変
数「integrator」を引き数DEF_VCXO_range_factor内に
指定された制御範囲に基準化し、続いて、基準化された
値を（引き数DS1_VCXO_DAC_center内に指定された）電
圧制御水晶発信器３３中心周波数点に対してオフセット
する。この基準化され中心が定められた値は、Ｄ／Ａ変
換器３０のアドレスに書込まれ、適応プログラムは、呼
出しプログラムまたは割込み水準に戻る。
【００８１】適応クロック技術と適応クロックアルゴリ
ズムとは、大きなジッタを伴う入力データ流れのみか
ら、極小ジッタを伴う高精度クロックを得る必要がある
システムに有用である。また、これらの技術とアルゴリ
ズムとは、信号入力中の雑音と結び付いた、制御応答に
おける大きな遅れを有するシステムにも有用である。こ
れらの技術とアルゴリズムとは、広範囲の用途に対して
基準化し調整することができる。
ズムとは、大きなジッタを伴う入力データ流れのみか
ら、極小ジッタを伴う高精度クロックを得る必要がある
システムに有用である。また、これらの技術とアルゴリ
ズムとは、信号入力中の雑音と結び付いた、制御応答に
おける大きな遅れを有するシステムにも有用である。こ
れらの技術とアルゴリズムとは、広範囲の用途に対して
基準化し調整することができる。
【００８２】本実施例において述べられたプログラム
は、小型埋込型プロセッサ内での実行速度に対して最適
化された。約１ＭＩＰ容量の１６ビットプロセッサは、
並列に接続された４個の適応クロック回路を処理するこ
とができる。乗算は、使用されない。また、数多くのア
ルゴリズムは、精密計算の代りに近似値を出力する。し
かし、セットアップ調整を最小とし、制動を改善するこ
とにより、より広範囲の動作条件の下で速示応答に達す
るために、計算を追加することができる。
は、小型埋込型プロセッサ内での実行速度に対して最適
化された。約１ＭＩＰ容量の１６ビットプロセッサは、
並列に接続された４個の適応クロック回路を処理するこ
とができる。乗算は、使用されない。また、数多くのア
ルゴリズムは、精密計算の代りに近似値を出力する。し
かし、セットアップ調整を最小とし、制動を改善するこ
とにより、より広範囲の動作条件の下で速示応答に達す
るために、計算を追加することができる。
【００８３】
【表１】
【００８４】
【表２】
【００８５】
【表３】
【００８６】
【表４】
【００８７】
【表５】
【００８８】図７は、（発信元クロックに対してプロッ
トされた「integrator」）適応クロック周波数と先入れ
先出しメモリ充填水準誤差「fill_level_float」とを示
す応答線図である。応答線図は、先入れ先出しメモリ１
５が１個のセルペイロード（４７バイトすなわち４７オ
クテット）を失う遷移誤差状態に対する適応クロック回
復装置１０（図１）の応答を示す。fill_level_err軌跡
は、発信元より６０ppm行くことによって、遷移セル損
失と、この遷移セル損失に対する適応クロック応答とを
示す。半サイクルの正の行過ぎ量整定時間または制動整
定時間が存在することに留意してほしい。これは、遷移
データ損失もしくは利得に対する適応クロック回復装置
１０の特徴である。適応クロック回復装置１０は、遷移
データ誤差に対してよりも、発信元クロック変化を追跡
することに対して、より良い制動を与える。
トされた「integrator」）適応クロック周波数と先入れ
先出しメモリ充填水準誤差「fill_level_float」とを示
す応答線図である。応答線図は、先入れ先出しメモリ１
５が１個のセルペイロード（４７バイトすなわち４７オ
クテット）を失う遷移誤差状態に対する適応クロック回
復装置１０（図１）の応答を示す。fill_level_err軌跡
は、発信元より６０ppm行くことによって、遷移セル損
失と、この遷移セル損失に対する適応クロック応答とを
示す。半サイクルの正の行過ぎ量整定時間または制動整
定時間が存在することに留意してほしい。これは、遷移
データ損失もしくは利得に対する適応クロック回復装置
１０の特徴である。適応クロック回復装置１０は、遷移
データ誤差に対してよりも、発信元クロック変化を追跡
することに対して、より良い制動を与える。
【００８９】図８は、（発信元クロックに対してプロッ
トされた「integrator」である）適応クロック周波数、
先入れ先出しメモリ充填水準誤差（「fill_level_er
r」）および適応クロック周波数（「integrator」）を
示す応答線図である。この応答線図は、初期発信元クロ
ックのない１個のセルペイロード（４７オクテット）の
初期先入れ先出しメモリ１５誤差に対する適応クロック
回復装置１０の応答を示す。図８は、図７中のセル損失
事象がこの線図中の始動fill_level_errであることを除
いて、図７に類似する。また、変数integrator_float
は、この線図に含まれる。
トされた「integrator」である）適応クロック周波数、
先入れ先出しメモリ充填水準誤差（「fill_level_er
r」）および適応クロック周波数（「integrator」）を
示す応答線図である。この応答線図は、初期発信元クロ
ックのない１個のセルペイロード（４７オクテット）の
初期先入れ先出しメモリ１５誤差に対する適応クロック
回復装置１０の応答を示す。図８は、図７中のセル損失
事象がこの線図中の始動fill_level_errであることを除
いて、図７に類似する。また、変数integrator_float
は、この線図に含まれる。
【００９０】立上り時間間隔またはクロック捕獲時間間
隔は、適応クロックアルゴリズムが起動される前に、先
入れ先出しメモリ水準を立上り時のDEF_normal_fill_le
velに初期化することにより、有意に減らすことができ
る。これは、以下の手続を用いて、プロセッサ２９によ
っても行うことができる。回路が活動していないとき
は、read_strobe２４は、無効化され、線路送信器２１
は、全てのコード（ＤＳ１ ＡＩＳ信号）のうち遊びコ
ードを送信するように設定される。
隔は、適応クロックアルゴリズムが起動される前に、先
入れ先出しメモリ水準を立上り時のDEF_normal_fill_le
velに初期化することにより、有意に減らすことができ
る。これは、以下の手続を用いて、プロセッサ２９によ
っても行うことができる。回路が活動していないとき
は、read_strobe２４は、無効化され、線路送信器２１
は、全てのコード（ＤＳ１ ＡＩＳ信号）のうち遊びコ
ードを送信するように設定される。
【００９１】セル着信が検出され定常的であるときは、
先入れ先出しメモリは、２６にリセットされ、fill_lev
elは、緊密ループ内で直ちに監視（ポーリング）され
る。充填水準がDEF_normal_fill_level進みバイアスに
達した時、read_strobeは、使用可能にされ、ＡＩＳ信
号は、無効化される。進みバイアスは、プロセッサが読
出しストローブを使用可能とする時間を割当てる。進み
バイアスは、この使用可能を、DEF_normal_fill_level
に達する充填水準と一致させるように調整することがで
きる。
先入れ先出しメモリは、２６にリセットされ、fill_lev
elは、緊密ループ内で直ちに監視（ポーリング）され
る。充填水準がDEF_normal_fill_level進みバイアスに
達した時、read_strobeは、使用可能にされ、ＡＩＳ信
号は、無効化される。進みバイアスは、プロセッサが読
出しストローブを使用可能とする時間を割当てる。進み
バイアスは、この使用可能を、DEF_normal_fill_level
に達する充填水準と一致させるように調整することがで
きる。
【００９２】図９は、（発信元クロックに対してプロッ
トされた「integrator」である）適応クロック周波数、
先入れ先出しメモリ充填水準誤差、および見掛け発信元
周波数を示す応答線図である。この応答線図は、１個の
セルペイロード（４７オクテット）の初期先入れ先出し
メモリ１５誤差と−７０ppmの初期発信元クロック誤差
に対する適応クロック回復装置１０の応答を示す。ま
た、図９は、４０秒での二次補正サイクルを示す。初期
補正サイクルは、クロックを実発信元周波数より数ppm
低く下向傾斜させる。fill_level_errの低速上向ドリフ
トとなり、４０秒での補正サイクルとなる。傾斜モード
０も、零ゾーン内での低速ワンダを補正する。これは、
約３５秒でほとんど０に収束する適応クロック積分器に
よって理解することができる。この場合、傾斜モード０
補正は、小さすぎ、遅すぎる。
トされた「integrator」である）適応クロック周波数、
先入れ先出しメモリ充填水準誤差、および見掛け発信元
周波数を示す応答線図である。この応答線図は、１個の
セルペイロード（４７オクテット）の初期先入れ先出し
メモリ１５誤差と−７０ppmの初期発信元クロック誤差
に対する適応クロック回復装置１０の応答を示す。ま
た、図９は、４０秒での二次補正サイクルを示す。初期
補正サイクルは、クロックを実発信元周波数より数ppm
低く下向傾斜させる。fill_level_errの低速上向ドリフ
トとなり、４０秒での補正サイクルとなる。傾斜モード
０も、零ゾーン内での低速ワンダを補正する。これは、
約３５秒でほとんど０に収束する適応クロック積分器に
よって理解することができる。この場合、傾斜モード０
補正は、小さすぎ、遅すぎる。
【００９３】従来技術にかかる「通常型」位相同期ルー
プ装置 「通常型」位相同期ループによれば、宛先クロック速度
は、平均セル着信速度のみから決定される。位相または
周波数情報は、Ｔ１Ｓ１．１−「非同期転送モード回路
エミュレーションのためのクロック回復体系」（１９８
８年、１０月１０日、リチャード シー・ロウ（Richar
d C. Lau））に対するベルコア寄稿の図１に示されてい
るように、先入れ先出しメモリ充填水準から来る。この
技術は、網基準クロックと発信元回路からの符号化され
たクロック情報とを必要としないので、極めて、望まし
いものと一般的に認められている。しかし、実設計が試
みられたときは、（クロック収束時間ジッタ、および、
ワンダの点で）性能が思わしくないか、または、許容で
きないことも一般的に認められている。
プ装置 「通常型」位相同期ループによれば、宛先クロック速度
は、平均セル着信速度のみから決定される。位相または
周波数情報は、Ｔ１Ｓ１．１−「非同期転送モード回路
エミュレーションのためのクロック回復体系」（１９８
８年、１０月１０日、リチャード シー・ロウ（Richar
d C. Lau））に対するベルコア寄稿の図１に示されてい
るように、先入れ先出しメモリ充填水準から来る。この
技術は、網基準クロックと発信元回路からの符号化され
たクロック情報とを必要としないので、極めて、望まし
いものと一般的に認められている。しかし、実設計が試
みられたときは、（クロック収束時間ジッタ、および、
ワンダの点で）性能が思わしくないか、または、許容で
きないことも一般的に認められている。
【００９４】上述した性能問題に加えて、回路分析と実
験とは、位相またはループ利得がクロックワンダを制御
するのに十分なとき、本用途における、通常型位相同期
ループが制動と安定性の制御において本質的問題を有す
ることを示す。
験とは、位相またはループ利得がクロックワンダを制御
するのに十分なとき、本用途における、通常型位相同期
ループが制動と安定性の制御において本質的問題を有す
ることを示す。
【００９５】「通常型」位相同期ループ装置は、図１０
に示された装置２１０として示されている。装置２１０
は、線路２１１上の１５５Mbps非同期転送モード（ＡＴ
Ｍ）セル流れから線路２２２上の同期ＤＳ１で１．５４
４Mdps定常ビット速度回路へのインタフェースにおいて
使用される。線路２１１上の着信セル流れの間欠的同期
的特質のため、線路２２２上を同期的に情報を伝送する
のに必要なクロックは、線路２１１上のセル流れ内のエ
ッジ情報または遷移情報を使用することによっては、得
ることができない。むしろ、このクロックは、線路２１
１上の長期平均セル速度に基づく。
に示された装置２１０として示されている。装置２１０
は、線路２１１上の１５５Mbps非同期転送モード（ＡＴ
Ｍ）セル流れから線路２２２上の同期ＤＳ１で１．５４
４Mdps定常ビット速度回路へのインタフェースにおいて
使用される。線路２１１上の着信セル流れの間欠的同期
的特質のため、線路２２２上を同期的に情報を伝送する
のに必要なクロックは、線路２１１上のセル流れ内のエ
ッジ情報または遷移情報を使用することによっては、得
ることができない。むしろ、このクロックは、線路２１
１上の長期平均セル速度に基づく。
【００９６】線路２１１上の各非同期転送モードセル
は、５バイトヘッダ、１バイト適合層および使用できる
情報を有する４７バイトペイロードからなる５３バイト
パケットである。回路２１２は、（セルヘッダと適合バ
イトの除去を含む）国際電信電話諮問委員会適合層１処
理を行い、線路２１４上の書込みストローブを使用しバ
イトバス２１３を介して４７バイトペイロードの、同期
先入れ先出しメモリ２１５への書込みを制御する。先入
れ先出しメモリ２１５は、線路２２２の伝送を待機しつ
つ蓄積される全てのバイトを蓄積するのに十分なバイト
より多い、最大４０９６個の８ビットバイトを蓄積す
る。また、先入れ先出しメモリ２１５は、線路２２７上
の（空の先入れ先出しメモリに対して０ボルトから満杯
先入れ先出しメモリに対しての５ボルトまで変化する）
アナログ先入れ先出しメモリ充填水準信号を伝送する。
は、５バイトヘッダ、１バイト適合層および使用できる
情報を有する４７バイトペイロードからなる５３バイト
パケットである。回路２１２は、（セルヘッダと適合バ
イトの除去を含む）国際電信電話諮問委員会適合層１処
理を行い、線路２１４上の書込みストローブを使用しバ
イトバス２１３を介して４７バイトペイロードの、同期
先入れ先出しメモリ２１５への書込みを制御する。先入
れ先出しメモリ２１５は、線路２２２の伝送を待機しつ
つ蓄積される全てのバイトを蓄積するのに十分なバイト
より多い、最大４０９６個の８ビットバイトを蓄積す
る。また、先入れ先出しメモリ２１５は、線路２２７上
の（空の先入れ先出しメモリに対して０ボルトから満杯
先入れ先出しメモリに対しての５ボルトまで変化する）
アナログ先入れ先出しメモリ充填水準信号を伝送する。
【００９７】線路２３５上の適応線路クロックは、先入
れ先出しメモリ２１６から線路２２２上のＤＳ１同期回
路へのバイトの伝送を制御するのに使用される。線路２
３５上の適応線路クロック周波数は、並列直列変換器２
１８と線路発信器２２１とを操作するのに使用される。
線路クロック周波数は、計数器２２３によって８分周さ
れ、生じた線路２２４上のバイトクロックは、読出しス
トローブとして使用されることにより、バイトバス２１
６、並列直列変換器２１８、および、線路２２２上のＤ
Ｓ１回路としての線路送信器２２１による伝送用線路２
１９を介して、先入れ先出しメモリ２１５からペイロー
ド情報のバイトの読出しを生じる。線路送信器２１１
は、線路流れ内にＢ８ＺＳ符号を挿入することにより、
８個以上の連続的０ビットが線路２２２上を伝送される
のを防止する。
れ先出しメモリ２１６から線路２２２上のＤＳ１同期回
路へのバイトの伝送を制御するのに使用される。線路２
３５上の適応線路クロック周波数は、並列直列変換器２
１８と線路発信器２２１とを操作するのに使用される。
線路クロック周波数は、計数器２２３によって８分周さ
れ、生じた線路２２４上のバイトクロックは、読出しス
トローブとして使用されることにより、バイトバス２１
６、並列直列変換器２１８、および、線路２２２上のＤ
Ｓ１回路としての線路送信器２２１による伝送用線路２
１９を介して、先入れ先出しメモリ２１５からペイロー
ド情報のバイトの読出しを生じる。線路送信器２１１
は、線路流れ内にＢ８ＺＳ符号を挿入することにより、
８個以上の連続的０ビットが線路２２２上を伝送される
のを防止する。
【００９８】線路２２７上のアナログ電圧は、抵抗２３
２とコンデンサ２３４とからなる位相同期ループループ
フィルタを通じて伝送される。ろ波された電圧は、電圧
制御水晶発信器２３３へ制御入力信号を供給し、線路２
３５上の電圧制御水晶発信器２３３適応線路クロック周
波数は、閉ループ法で（すなわち、先入れ先出しメモリ
２１５から線路２２７上へ伝送されるアナログ電圧に応
答して）調整される。
２とコンデンサ２３４とからなる位相同期ループループ
フィルタを通じて伝送される。ろ波された電圧は、電圧
制御水晶発信器２３３へ制御入力信号を供給し、線路２
３５上の電圧制御水晶発信器２３３適応線路クロック周
波数は、閉ループ法で（すなわち、先入れ先出しメモリ
２１５から線路２２７上へ伝送されるアナログ電圧に応
答して）調整される。
【００９９】従来技術にかかる同期残り時間表示（ＳＲ
ＴＳ）装置 同期残り時間表示装置は、非同期転送モード網内でのク
ロック速度を再構成するため、国際電信電話諮問委員会
検討班ＸＶＩＩＩによって標準化されている。この装置
によれば、クロック速度情報は、時間表示の形式で発信
元回路において符号化される。時間表示は、基本的に発
信元回路クロックと網基準クロックとの差である。こ
の、符号化された時間表示は、非同期転送モードセルヘ
ッダの予備ビット内の宛先クロック回路に伝送される。
宛先クロック回路において、時間表示と網基準クロック
とは、基本的に、最初の発信元周波数を再構成するのに
使用される。この線図は、１９９２年３月９日付の国際
電信電話諮問委員会ノートの図５中に示されている。
ＴＳ）装置 同期残り時間表示装置は、非同期転送モード網内でのク
ロック速度を再構成するため、国際電信電話諮問委員会
検討班ＸＶＩＩＩによって標準化されている。この装置
によれば、クロック速度情報は、時間表示の形式で発信
元回路において符号化される。時間表示は、基本的に発
信元回路クロックと網基準クロックとの差である。こ
の、符号化された時間表示は、非同期転送モードセルヘ
ッダの予備ビット内の宛先クロック回路に伝送される。
宛先クロック回路において、時間表示と網基準クロック
とは、基本的に、最初の発信元周波数を再構成するのに
使用される。この線図は、１９９２年３月９日付の国際
電信電話諮問委員会ノートの図５中に示されている。
【０１００】この方法は、（全ての伝送要件を満たす）
宛先クロック回路の素晴しい性能を与える。しかし、こ
の方法は、網基準が使用可能なときにしか使用できな
い。他の欠点は、発信元からの符号化された情報を必要
とすることであり、宛先回路において先入れ先出しメモ
リ充填水準を調整し、または、維持する制御が欠けてい
ることである。
宛先クロック回路の素晴しい性能を与える。しかし、こ
の方法は、網基準が使用可能なときにしか使用できな
い。他の欠点は、発信元からの符号化された情報を必要
とすることであり、宛先回路において先入れ先出しメモ
リ充填水準を調整し、または、維持する制御が欠けてい
ることである。
【０１０１】先入れ先出しメモリ充填水準は、回路内の
全伝送遅延に影響を及ぼす。
全伝送遅延に影響を及ぼす。
【０１０２】
【発明の効果】本発明によれば、開ループ調整は、完全
な、または、完全に近い速示制動を伴う（すなわち、閉
ループ装置において正しい周波数に達した後、続く周波
数発振のない）急速な周波数補正となるので、制動は、
「通常型」位相同期ループ装置に比べて、実質的に増大
する。
な、または、完全に近い速示制動を伴う（すなわち、閉
ループ装置において正しい周波数に達した後、続く周波
数発振のない）急速な周波数補正となるので、制動は、
「通常型」位相同期ループ装置に比べて、実質的に増大
する。
【図１】本発明による適応クロック回復装置の一例の概
略回路図である。
略回路図である。
【図２】図１に示された装置の応答線図である。
【図３】図１に示された装置の応答線図である。
【図４】図１に示された装置中のマイクロプロセッサに
より実行されるプログラムのソフトウェア流れ図であ
る。
より実行されるプログラムのソフトウェア流れ図であ
る。
【図５】図１に示された装置中のマイクロプロセッサに
より実行されるプログラムのソフトウェア流れ図であ
る。
より実行されるプログラムのソフトウェア流れ図であ
る。
【図６】図１に示された装置中のマイクロプロセッサに
より実行されるプログラムのソフトウェア流れ図であ
る。
より実行されるプログラムのソフトウェア流れ図であ
る。
【図７】図１に示された装置の他の応答線図である。
【図８】図１に示された装置の他の応答線図である。
【図９】図１に示された装置の他の応答線図である。
【図１０】従来技術にかかる「通常型」位相同期ループ
装置の概略回路図である。
装置の概略回路図である。
１０ 適応クロック装置 １２ 回路 １５ 先入れ先出しメモリ １６ バイトバス １８ 並列直列変換器 ２１ 線路送信器 ２３ ８分周計数器 ２５ アップ／ダウン計数器 ２７ バス ２９ マイクロプロセッサ ３０ Ｄ／Ａ補変換器 ３３ 電圧制御水晶発信器（ＶＸＣＯ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 3/00 9076−5Ｋ
Claims (28)
- 【請求項１】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段とからなる装置において、 ａ．前記蓄積手段内に蓄積された情報の大きさの、公称
値からの偏差を持続的に監視するステップと、 ｂ．監視された前記偏差の増大状態を検出するステップ
と、 ｃ．検出された前記増大状態に応答して、前記適応線路
クロック周波数を複数のモードで調整するステップとか
らなることを特徴とする適応クロック回復方法。 - 【請求項２】 前記（ｃ）ステップは、 前記複数のモードのうち第１モードにおいて、監視され
た前記偏差が減少し始めた後まで、前記適応線路クロッ
ク周波数を過度補正するステップを含むことを特徴とす
る請求項１記載の方法。 - 【請求項３】 前記過度補正ステップは、監視された前
記偏差に基づいて前記適応線路クロック周波数を持続的
に調整することなく、前記適応線路クロック周波数の傾
斜を実行するステップを含むことを特徴とする請求項２
記載の方法。 - 【請求項４】 前記（ｃ）ステップは、さらに、 前記複数のモードのうち第２モードにおいて、かつ、前
記過度補正ステップ後、監視された前記偏差が所定しき
い値まで減少するまで、前記適応線路クロック周波数を
一定に保持するステップを含むことを特徴とする請求項
２記載の方法。 - 【請求項５】 前記保持ステップは、監視された前記偏
差に基づいて前記適応線路クロック周波数を持続的に調
整することなく、前記適応線路クロック周波数を一定に
保持するステップを含むことを特徴とする請求項４記載
の方法。 - 【請求項６】 前記方法は、さらに、 見掛け発信元周波数を持続的に決定するステップを含
み、前記（ｃ）ステップは、 前記複数のモードのうち第３モードにおいて、前記適応
線路クロック周波数が前記見掛け発信元周波数と等しく
なるまで、前記適応線路クロック周波数を変更するステ
ップを含むことを特徴とする請求項４記載の方法。 - 【請求項７】 前記（ｄ）ステップは、監視された前記
偏差に基づいて前記適応線路クロック周波数を持続的に
調整することなく、前記適応線路クロック周波数の傾斜
を実行するステップを含むことを特徴とする請求項６記
載の方法。 - 【請求項８】 前記方法は、さらに、データジッタをろ
波するため、監視された前記偏差を積分するステップを
含むことを特徴とする請求項１記載の方法。 - 【請求項９】 前記（ａ）ステップ、前記（ｂ）ステッ
プおよび前記（ｃ）ステップは、乗算を実行するステッ
プを含まないことを特徴とする請求項１記載の方法。 - 【請求項１０】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段とからなる装置において、 ａ．前記蓄積手段内に蓄積された情報の大きさの、公称
値からの偏差を持続的に監視するステップと、 ｂ．監視された前記偏差の増大状態を検出するステップ
と、 ｃ．検出された前記増大状態に応答して、監視された前
記偏差に基づいて前記適応線路クロック周波数を持続的
に調整することなく、前記適応線路クロック周波数を複
数のモードで調整するステップとからなることを特徴と
する適応クロック回復方法。 - 【請求項１１】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段とからなる装置において、 前記蓄積手段内に蓄積された情報の大きさの、公称値か
らの偏差を持続的に監視するステップと、 見掛け発信元周波数を持続的に決定するステップと、 監視された前記偏差の増大状態を検出するステップと、 検出された前記増大状態に応答して、一部、持続的に決
定された前記見掛け発信元周波数に基づいて前記適応線
路クロック周波数を複数のモードで調整するステップと
からなることを特徴とする適応クロック回復方法。 - 【請求項１２】 前記持続的決定ステップは、 監視された前記偏差と前記適応線路クロック周波数とに
基づいて、前記見掛け発信元周波数を持続的に決定する
ステップを含むことを特徴とする請求項１１記載の方
法。 - 【請求項１３】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段とからなる装置において、 前記蓄積手段内に蓄積された情報の大きさにの、公称値
からの偏差を持続的に監視するステップと、 前記適応線路クロック周波数を調整するのに使用するた
め、監視された前記偏差と前記適応線路クロック周波数
とに基づいて、見掛け発信元周波数を持続的に決定する
ステップとからなることを特徴とする適応クロック回復
方法。 - 【請求項１４】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段とからなる装置において、 前記蓄積手段内に蓄積された情報の大きさの、公称値か
らの偏差を持続的に監視するステップと、 監視された前記偏差の増大状態を検出するステップと、 検出された前記増大状態に応答して、前記適応線路クロ
ック周波数の開ループ調整を実行するステップとからな
ることを特徴とする適応クロック回復方法。 - 【請求項１５】 前記実行ステップは、監視された前記
偏差が増加し始める後まで、前記適応線路クロック周波
数を過度補正するステップを含むことを特徴とする請求
項１４記載の方法。 - 【請求項１６】 前記実行ステップは、さらに、監視さ
れた前記偏差が所定しきい値まで減少するまで、前記適
応線路クロック周波数を一定に保持するステップを含む
ことを特徴とする請求項１５記載の方法。 - 【請求項１７】 前記方法は、さらに、 見掛け発信元周波数を持続的に決定するステップを含
み、前記実行ステップは、さらに、 前記適応線路クロック周波数が前記見掛け発信元周波数
と等しくなるまで、前記適応線路クロック周波数を変更
するステップを含むことを特徴とする請求項１６記載の
方法。 - 【請求項１８】 前記方法は、さらに、 前記変更ステップ後、前記適応線路クロック周波数の閉
ループ補正を実行するステップを含むことを特徴とする
請求項１７記載の方法。 - 【請求項１９】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段と、 （１）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（２）監視された前
記偏差の増大状態を検出し、（３）検出された前記増大
状態に応答して、前記適応線路クロック周波数を複数の
モードで調整するプロセッサ手段とからなることを特徴
とする適応クロック回復装置。 - 【請求項２０】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段と、 （ａ）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（ｂ）監視された前
記偏差の増大状態を検出し、（ｃ）監視された前記偏差
に応答して前記適応線路クロック周波数を持続的に調整
することなく、検出された前記増大状態に応答して、前
記適応線路クロック周波数を調整するプロセッサ手段と
からなることを特徴とする適応クロック回復装置。 - 【請求項２１】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段と、 （ａ）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（ｂ）見掛け発信元
周波数を持続的に決定し、（ｃ）監視された前記偏差の
増大状態を検出し、（ｄ）検出された前記増大状態に応
答して、一部、持続的に決定された前記見掛け発信元周
波数に基づいて前記適応線路クロック周波数を調整する
プロセッサ手段とからなることを特徴とする適応クロッ
ク回復装置。 - 【請求項２２】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段と、 （ａ）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（ｂ）前記適応線路
クロック周波数を調整するのに使用するため、監視され
た前記偏差と前記適応線路クロック周波数とに基づい
て、見掛け発信元周波数を持続的に決定するプロセッサ
手段とからなることを特徴とする適応クロック回復装
置。 - 【請求項２３】 非同期パケット化情報を受信する手段
と、 前記受信情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記蓄積情報を同
期回路上で伝送する手段と、 （ａ）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（ｂ）監視された前
記偏差の増大状態を検出し、（ｃ）検出された前記増大
状態に応答して、前記適応線路クロック周波数の開ルー
プ調整を実行するプロセッサ手段とからなることを特徴
とする適応クロック回復装置。 - 【請求項２４】 非同期転送モードセル流れと同期回路
線路流れとのインタフェースにおいて、 前記非同期転送モードセル流れを受信する手段と、 ペイロード情報を得るため前記受信非同期転送モードセ
ル流れからヘッダ情報を抽出する手段と、 前記ペイロード情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記同期回路線路
流れ上で前記蓄積ペイロード情報を連続的に伝送する手
段と、 （ａ）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（ｂ）監視された前
記偏差の増大状態を検出し、（ｃ）監視された前記偏差
に応答して前記適応線路クロック周波数を持続的に調整
することなく、検出された前記増大状態に応答して、前
記適応線路クロック周波数を調整するプロセッサ手段と
からなることを特徴とするインタフェース。 - 【請求項２５】 非同期転送モードセル流れと同期回路
線路流れとのインタフェースにおいて、 前記非同期転送モードセル流れを受信する手段と、 ペイロード情報を得るため前記受信非同期転送モードセ
ル流れからヘッダ情報を抽出する手段と、 前記ペイロード情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記同期回路線路
流れ上で前記蓄積ペイロード情報を連続的に伝送する手
段と、 （ａ）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（ｂ）監視された前
記偏差の増大状態を検出し、（ｃ）監視された前記偏差
に応答して前記適応線路クロック周波数を持続的に調整
することなく、検出された前記増大状態に応答して、前
記適応線路クロック周波数を調整するプロセッサ手段と
からなることを特徴とするインタフェース。 - 【請求項２６】 非同期転送モードセル流れと同期回路
線路流れとのインタフェースにおいて、 前記非同期転送モードセル流れを受信する手段と、 ペイロード情報を得るため前記受信非同期転送モードセ
ル流れからヘッダ情報を抽出する手段と、 前記ペイロード情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記同期回路線路
流れ上で前記蓄積ペイロード情報を連続的に伝送する手
段と、 （ａ）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（ｂ）見掛け発信元
周波数を持続的に決定し、（ｃ）監視された前記偏差の
増大状態を検出し、（ｄ）検出された前記増大状態に応
答して、一部、持続的に決定された前記見掛け発信元周
波数に基づいて前記適応線路クロック周波数を調整する
プロセッサ手段とからなることを特徴とするインタフェ
ース。 - 【請求項２７】 非同期転送モードセル流れと同期回路
線路流れとのインタフェースにおいて、 前記非同期転送モードセル流れを受信する手段と、 ペイロード情報を得るため前記受信非同期転送モードセ
ル流れからヘッダ情報を抽出する手段と、 前記ペイロード情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記同期回路線路
流れ上で前記蓄積ペイロード情報を連続的に伝送する手
段と、（ａ）前記蓄積手段内に蓄積された情報の大きさ
の、公称値からの偏差 を持続的に監視し、（ｂ）前記適応線路クロック周波数
を調整するのに使用するため、監視された前記偏差と前
記適応線路クロック周波数とに基づいて、見掛け発信元
周波数を持続的に決定するプロセッサ手段とからなるこ
とを特徴とするインタフェース。 - 【請求項２８】 非同期転送モードセル流れと同期回路
線路流れとのインタフェースにおいて、 前記非同期転送モードセル流れを受信する手段と、 ペイロード情報を得るため前記受信非同期転送モードセ
ル流れからヘッダ情報を抽出する手段と、 前記ペイロード情報を蓄積する手段と、 適応線路クロック周波数に応答して、前記同期回路線路
流れ上を、前記蓄積ペイロード情報を連続的に伝送する
手段と、 （ａ）前記蓄積手段内に蓄積された情報の大きさの、公
称値からの偏差を持続的に監視し、（ｂ）監視された前
記偏差の増大状態を検出し、（ｃ）検出された前記増大
状態に応答して、前記適応線路クロック周波数の開ルー
プ調整を実行するプロセッサ手段とからなることを特徴
とするインタフェース。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US054332 | 1993-04-28 | ||
| US08/054,332 US5396492A (en) | 1993-04-28 | 1993-04-28 | Method and apparatus for adaptive clock recovery |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746257A true JPH0746257A (ja) | 1995-02-14 |
| JP2981114B2 JP2981114B2 (ja) | 1999-11-22 |
Family
ID=21990332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6110193A Expired - Lifetime JP2981114B2 (ja) | 1993-04-28 | 1994-04-27 | 適応クロック回復方法および装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5396492A (ja) |
| EP (1) | EP0622918A3 (ja) |
| JP (1) | JP2981114B2 (ja) |
| KR (1) | KR100300255B1 (ja) |
| CN (1) | CN1065090C (ja) |
| AU (1) | AU662673B2 (ja) |
| CA (1) | CA2122111C (ja) |
| TW (1) | TW253090B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000253014A (ja) * | 1999-03-01 | 2000-09-14 | Mitsubishi Electric Corp | データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| JP2002198939A (ja) * | 2000-10-10 | 2002-07-12 | Matsushita Electric Ind Co Ltd | デジタルａｖ信号処理装置 |
| US7103052B2 (en) | 2001-05-25 | 2006-09-05 | Juniper Networks, Inc. | Device for reassembling cell data device for circuit emulation service and method of ATM synchronization control |
| JP2009071658A (ja) * | 2007-09-14 | 2009-04-02 | Nippon Telegr & Teleph Corp <Ntt> | クロック再生方法および該方法を実行するデータ受信装置 |
| JP2009200608A (ja) * | 2008-02-19 | 2009-09-03 | Nec Engineering Ltd | タイミング情報採取装置 |
| US7756233B2 (en) | 2004-03-10 | 2010-07-13 | Mitsubishi Denki Kabushiki Kaisha | Data receiving device and data receiving method |
| JP2011142633A (ja) * | 2010-01-06 | 2011-07-21 | Lsi Corp | ステップ遅延事前補償を伴う適応クロック回復 |
| US8401025B2 (en) | 2010-04-28 | 2013-03-19 | Lsi Corporation | Windowing technique for adaptive clock recovery and other signal-processing applications |
| US8411705B2 (en) | 2010-01-06 | 2013-04-02 | Lsi Corporation | Three-stage architecture for adaptive clock recovery |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2285201B (en) * | 1993-12-22 | 1997-12-10 | Roke Manor Research | Timing recovery apparatus |
| WO1995027385A2 (en) * | 1994-03-31 | 1995-10-12 | Telco Systems Inc | Method and apparatus for controlling transmission systems |
| US5787344A (en) | 1994-06-28 | 1998-07-28 | Scheinert; Stefan | Arrangements of base transceiver stations of an area-covering network |
| US5901149A (en) * | 1994-11-09 | 1999-05-04 | Sony Corporation | Decode and encode system |
| DE19509484A1 (de) * | 1995-03-16 | 1996-09-19 | Deutsche Telekom Ag | Verfahren zur empfangsseitigen Taktrückgewinnung für Digitalsignale |
| US5608731A (en) * | 1995-03-31 | 1997-03-04 | Transwitch Corporation | Closed loop clock recovery for synchronous residual time stamp |
| US5920572A (en) * | 1995-06-30 | 1999-07-06 | Divicom Inc. | Transport stream decoder/demultiplexer for hierarchically organized audio-video streams |
| US5822383A (en) * | 1995-12-15 | 1998-10-13 | Cisco Technology, Inc. | System and method for maintaining network synchronization utilizing digital phase comparison techniques with synchronous residual time stamps |
| GB9525923D0 (en) * | 1995-12-19 | 1996-02-21 | Newbridge Networks Corp | Delay minimization for circuit emulation over packet switched (atm) networks |
| US5835493A (en) * | 1996-01-02 | 1998-11-10 | Divicom, Inc. | MPEG transport stream remultiplexer |
| DE19644238C2 (de) * | 1996-10-24 | 1998-12-24 | Krone Ag | Verfahren zur Synchronisation von Übertragungen mit konstanter Bitrate in ATM-Netzen und Schaltungsanordnung zur Durchführung des Verfahrens |
| US5912880A (en) * | 1996-11-07 | 1999-06-15 | Northern Telecom, Limited | System and method for ATM CBR timing recovery |
| US6128301A (en) * | 1996-11-07 | 2000-10-03 | Nortel Networks Limited | Architecture for distribution of voice over ATM networks |
| US6829240B1 (en) * | 1996-11-27 | 2004-12-07 | Mindspeed Technologies, Inc. | System for, and method of, ATM segmentation and re-assembly of cells providing streaming data |
| US5949795A (en) * | 1997-02-14 | 1999-09-07 | General Instrument Corporation | Processing asynchronous data within a set-top decoder |
| US6108390A (en) * | 1997-03-07 | 2000-08-22 | Advanced Micro Devices, Inc. | Method of and apparatus for encoding of output symbol size |
| US5872823A (en) * | 1997-04-02 | 1999-02-16 | Sutton; Todd R. | Reliable switching between data sources in a synchronous communication system |
| US6282196B1 (en) * | 1997-04-14 | 2001-08-28 | Lucent Technologies Inc. | Dynamic build-out approach for use in packet voice systems |
| EP0876016B1 (en) * | 1997-05-02 | 2006-03-22 | Lsi Logic Corporation | Adaptive digital clock recovery |
| DE19723760B4 (de) * | 1997-06-06 | 2006-07-13 | Deutsche Telekom Ag | Einrichtung und Verfahren zum Empfang von Daten |
| US6044092A (en) * | 1997-06-11 | 2000-03-28 | At&T Corp. | Method and apparatus for performing automatic synchronization failure detection in an ATM network |
| GB9722500D0 (en) * | 1997-10-27 | 1997-12-24 | Nds Ltd | Method and apparatus for re-timing a digital signal |
| US6088414A (en) * | 1997-12-18 | 2000-07-11 | Alcatel Usa Sourcing, L.P. | Method of frequency and phase locking in a plurality of temporal frames |
| US6118836A (en) * | 1997-12-18 | 2000-09-12 | Alcatel Usa Sourcing L.P. | Frequency and phase locking apparatus |
| US6351471B1 (en) | 1998-01-14 | 2002-02-26 | Skystream Networks Inc. | Brandwidth optimization of video program bearing transport streams |
| US6246701B1 (en) | 1998-01-14 | 2001-06-12 | Skystream Corporation | Reference time clock locking in a remultiplexer for video program bearing transport streams |
| US6351474B1 (en) * | 1998-01-14 | 2002-02-26 | Skystream Networks Inc. | Network distributed remultiplexer for video program bearing transport streams |
| US6195368B1 (en) | 1998-01-14 | 2001-02-27 | Skystream Corporation | Re-timing of video program bearing streams transmitted by an asynchronous communication link |
| US6292490B1 (en) | 1998-01-14 | 2001-09-18 | Skystream Corporation | Receipts and dispatch timing of transport packets in a video program bearing stream remultiplexer |
| US6256308B1 (en) * | 1998-01-20 | 2001-07-03 | Telefonaktiebolaget Lm Ericsson | Multi-service circuit for telecommunications |
| US6157646A (en) * | 1998-01-26 | 2000-12-05 | Adc Telecommunications, Inc. | Circuit and method for service clock recovery |
| US6125109A (en) * | 1998-02-24 | 2000-09-26 | Repeater Technologies | Delay combiner system for CDMA repeaters and low noise amplifiers |
| ITMI981508A1 (it) * | 1998-07-01 | 2000-01-01 | Alcatel Alstrom Compagnie Gene | Metodo e dispositivo per il controllo numerico del buffer e di un anello ad aggancio di fase per reti asincrone |
| ES2145721B1 (es) * | 1998-10-28 | 2001-03-01 | Telefonica Sa | Recuperador de reloj basado en sintesis digital directa para el metodo adaptativo. |
| FR2786964B1 (fr) * | 1998-12-03 | 2001-01-05 | Cit Alcatel | Procede et systeme pour asservir une frequence via un reseau de transmission asynchrone et reseau radiotelephonique incluant ce systeme |
| US6778538B2 (en) | 1998-12-30 | 2004-08-17 | Nortel Networks Limited | Virtual junctors |
| US6885661B1 (en) | 1998-12-30 | 2005-04-26 | Nortel Networks Limited | Private branch exchange built using an ATM Network |
| US6804229B2 (en) | 1998-12-30 | 2004-10-12 | Nortel Networks Limited | Multiple node network architecture |
| US6788703B2 (en) | 1998-12-30 | 2004-09-07 | Nortel Networks Limited | DS0 on ATM, mapping and handling |
| US6768736B1 (en) | 1998-12-30 | 2004-07-27 | Nortel Networks Limited | Using an ATM switch to grow the capacity of a switching stage |
| US6522671B1 (en) * | 1999-05-10 | 2003-02-18 | Nortel Networks Limited | Protocol independent sub-rate device |
| IT1308746B1 (it) * | 1999-06-22 | 2002-01-10 | Cselt Centro Studi Lab Telecom | Dispositivo per la ricostruzione della temporizzazione di un canaledati trasportato su rete a pacchetto e relativo procedimento. |
| US6721328B1 (en) | 1999-11-19 | 2004-04-13 | Adc Telecommunications, Inc. | Adaptive clock recovery for circuit emulation service |
| GB2357382B (en) * | 1999-12-17 | 2004-03-31 | Mitel Corp | Clock recovery PLL |
| US7027424B1 (en) | 2000-05-24 | 2006-04-11 | Vtech Communications, Ltd. | Method for avoiding interference in a digital communication system |
| US6731649B1 (en) * | 2000-07-26 | 2004-05-04 | Rad Data Communication Ltd. | TDM over IP (IP circuit emulation service) |
| US6975363B1 (en) * | 2000-08-31 | 2005-12-13 | Microsoft Corporation | Methods and systems for independently controlling the presentation speed of digital video frames and digital audio samples |
| US6307411B1 (en) | 2000-10-13 | 2001-10-23 | Brookhaven Science Associates | Wide tracking range, auto ranging, low jitter phase lock loop for swept and fixed frequency systems |
| GB0100094D0 (en) * | 2001-01-03 | 2001-02-14 | Vtech Communications Ltd | System clock synchronisation using phased-lock loop |
| US7006510B2 (en) * | 2001-01-17 | 2006-02-28 | Optibase Ltd. | Method of clock mismatch and drift compensation for packet networks |
| CN100409636C (zh) * | 2001-04-12 | 2008-08-06 | 中兴通讯股份有限公司 | 一种高速串行数据通讯自适应时钟配置的方法 |
| JP3555883B2 (ja) * | 2001-06-08 | 2004-08-18 | 日本電気株式会社 | クロック再生方法及び受信クロック生成装置 |
| US7106758B2 (en) * | 2001-08-03 | 2006-09-12 | Adc Telecommunications, Inc. | Circuit and method for service clock recovery |
| US8880709B2 (en) * | 2001-09-12 | 2014-11-04 | Ericsson Television Inc. | Method and system for scheduled streaming of best effort data |
| GB0205350D0 (en) * | 2002-03-07 | 2002-04-24 | Zarlink Semiconductor Inc | Clock synchronisation over a packet network using SRTS without a common network clock |
| KR100437454B1 (ko) * | 2002-07-30 | 2004-06-23 | 삼성전자주식회사 | 소오스 싱크로너스 전송 방식을 이용한 비동기 메모리 및그것을 포함한 시스템 |
| EP1394974A3 (en) * | 2002-08-30 | 2005-08-03 | Zarlink Semiconductor Limited | Adaptive clock recovery in packet networks |
| US7684413B2 (en) * | 2002-10-09 | 2010-03-23 | Juniper Networks, Inc. | System and method for rate agile adaptive clocking in a packet-based network |
| CN100395970C (zh) * | 2003-04-09 | 2008-06-18 | 华为技术有限公司 | 数据通信系统中数字式时钟恢复装置 |
| EP1482665A3 (en) * | 2003-05-29 | 2006-08-23 | Lycium Networks (B.V.I.) Ltd | Methods and systems for adaptive rate management, for adaptive pointer management, and for frequency locked adaptive pointer management |
| US7693222B2 (en) * | 2003-08-13 | 2010-04-06 | Ericsson Television Inc. | Method and system for re-multiplexing of content-modified MPEG-2 transport streams using PCR interpolation |
| US7693488B2 (en) | 2004-09-30 | 2010-04-06 | Vtech Telecommunications Limited | System and method for asymmetric enhanced mode operation in a digital communication system |
| CN100480960C (zh) * | 2004-10-14 | 2009-04-22 | 上海环达计算机科技有限公司 | 调整微处理器工作频率的控制方法和系统 |
| US7061804B2 (en) * | 2004-11-18 | 2006-06-13 | Qualcomm Incorporated | Robust and high-speed memory access with adaptive interface timing |
| US7646836B1 (en) * | 2005-03-01 | 2010-01-12 | Network Equipment Technologies, Inc. | Dynamic clock rate matching across an asynchronous network |
| US7382780B1 (en) * | 2005-04-04 | 2008-06-03 | The United States Of America Represented By The Secretary Of The Navy. | Method for time coding of asynchronous data transmissions |
| US7984209B1 (en) * | 2006-12-12 | 2011-07-19 | Altera Corporation | Data interface methods and circuitry with reduced latency |
| US8068430B2 (en) | 2008-11-03 | 2011-11-29 | Rad Data Communications Ltd. | High quality timing distribution over DSL without NTR support |
| US8081639B2 (en) * | 2009-01-27 | 2011-12-20 | Tellabs Operations, Inc. | Method and apparatus for supporting client data transport with timing transparency |
| DE102010044208A1 (de) * | 2010-11-22 | 2012-05-24 | Robert Bosch Gmbh | Netzknoten, insbesondere für ein Sensornetzwerk, und Betriebsverfahren für einen Netzknoten |
| US8476945B2 (en) | 2011-03-23 | 2013-07-02 | International Business Machines Corporation | Phase profile generator |
| CN103152103A (zh) * | 2013-02-19 | 2013-06-12 | 青岛海信宽带多媒体技术有限公司 | 光模块及其cdr芯片的速率模式自适应调整方法 |
| GB2514572B (en) | 2013-05-29 | 2020-05-27 | Grass Valley Ltd | Re-timing sampled data |
| WO2015156729A1 (en) | 2014-04-09 | 2015-10-15 | Transmode Systems Ab | Methods and nodes for transmission of a synchronous data over packet data network |
| CN105356995B (zh) * | 2015-11-24 | 2018-06-26 | 山东胜开电子科技有限公司 | 一种同步码双向恢复方法及电路 |
| FR3045251B1 (fr) * | 2015-12-11 | 2018-01-26 | Thales | Procedes et dispositifs de transmission de train binaire continu dans un reseau numerique non synchrone du train binaire |
| CN111198594B (zh) * | 2019-12-29 | 2023-05-23 | 西安中星测控有限公司 | 一种stm32内部hsi时钟自适应串口通讯系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3754098A (en) * | 1971-10-08 | 1973-08-21 | Adaptive Tech | Asynchronous sampling and reconstruction for asynchronous sample data communication system |
| US4759041A (en) * | 1987-02-19 | 1988-07-19 | Unisys Corporation | Local area network control system synchronization with phase-lock loop |
| US5142529A (en) * | 1988-12-09 | 1992-08-25 | Transwitch Corporation | Method and means for transferring a data payload from a first SONET signal to a SONET signal of different frequency |
| FR2682244B1 (fr) * | 1991-10-04 | 1995-01-13 | Cit Alcatel | Dispositif de synchronisation pour equipement d'extremite d'un reseau de telecommunications numerique a transfert en mode asynchrone. |
-
1993
- 1993-04-28 US US08/054,332 patent/US5396492A/en not_active Expired - Lifetime
-
1994
- 1994-02-16 AU AU55201/94A patent/AU662673B2/en not_active Expired
- 1994-02-18 TW TW083101376A patent/TW253090B/zh not_active IP Right Cessation
- 1994-03-22 KR KR1019940005684A patent/KR100300255B1/ko not_active Expired - Lifetime
- 1994-04-13 EP EP94302590A patent/EP0622918A3/en active Pending
- 1994-04-25 CA CA002122111A patent/CA2122111C/en not_active Expired - Fee Related
- 1994-04-25 CN CN94104632XA patent/CN1065090C/zh not_active Expired - Lifetime
- 1994-04-27 JP JP6110193A patent/JP2981114B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000253014A (ja) * | 1999-03-01 | 2000-09-14 | Mitsubishi Electric Corp | データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US6675314B1 (en) | 1999-03-01 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Data receiving apparatus, a method of regenerating a source clock to be used for this, and a computer product |
| JP2002198939A (ja) * | 2000-10-10 | 2002-07-12 | Matsushita Electric Ind Co Ltd | デジタルａｖ信号処理装置 |
| US7616580B2 (en) | 2001-05-25 | 2009-11-10 | Juniper Networks, Inc. | Adaptive clock method and system |
| US7103052B2 (en) | 2001-05-25 | 2006-09-05 | Juniper Networks, Inc. | Device for reassembling cell data device for circuit emulation service and method of ATM synchronization control |
| US8094683B2 (en) | 2001-05-25 | 2012-01-10 | Juniper Networks, Inc. | Adaptive clock method and system |
| US7756233B2 (en) | 2004-03-10 | 2010-07-13 | Mitsubishi Denki Kabushiki Kaisha | Data receiving device and data receiving method |
| JP2009071658A (ja) * | 2007-09-14 | 2009-04-02 | Nippon Telegr & Teleph Corp <Ntt> | クロック再生方法および該方法を実行するデータ受信装置 |
| JP2009200608A (ja) * | 2008-02-19 | 2009-09-03 | Nec Engineering Ltd | タイミング情報採取装置 |
| JP2011142633A (ja) * | 2010-01-06 | 2011-07-21 | Lsi Corp | ステップ遅延事前補償を伴う適応クロック回復 |
| US8411705B2 (en) | 2010-01-06 | 2013-04-02 | Lsi Corporation | Three-stage architecture for adaptive clock recovery |
| US8462819B2 (en) | 2010-01-06 | 2013-06-11 | Lsi Corporation | Adaptive clock recovery with step-delay pre-compensation |
| US8401025B2 (en) | 2010-04-28 | 2013-03-19 | Lsi Corporation | Windowing technique for adaptive clock recovery and other signal-processing applications |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940025223A (ko) | 1994-11-19 |
| CA2122111A1 (en) | 1994-10-29 |
| EP0622918A3 (en) | 1996-04-17 |
| US5396492A (en) | 1995-03-07 |
| AU662673B2 (en) | 1995-09-07 |
| CN1065090C (zh) | 2001-04-25 |
| KR100300255B1 (ko) | 2001-11-22 |
| CA2122111C (en) | 1999-06-29 |
| AU5520194A (en) | 1994-11-03 |
| TW253090B (ja) | 1995-08-01 |
| CN1101472A (zh) | 1995-04-12 |
| JP2981114B2 (ja) | 1999-11-22 |
| EP0622918A2 (en) | 1994-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981114B2 (ja) | 適応クロック回復方法および装置 | |
| US6959064B2 (en) | Clock recovery PLL | |
| EP0876016B1 (en) | Adaptive digital clock recovery | |
| US5526362A (en) | Control of receiver station timing for time-stamped data | |
| US5742649A (en) | SRTS clock recovery system for use in a highly stressed network environment | |
| US6157646A (en) | Circuit and method for service clock recovery | |
| US6111878A (en) | Low jitter timing recovery technique and device for asynchronous transfer mode (ATM) constant bit rate (CBR) payloads | |
| US6993102B2 (en) | System and method for clock synchronization for USB sink device | |
| US20020172229A1 (en) | Method and apparatus for transporting a synchronous or plesiochronous signal over a packet network | |
| US8094683B2 (en) | Adaptive clock method and system | |
| CN100550822C (zh) | 自适应时钟恢复 | |
| US7436858B2 (en) | Methods and systems for adaptive rate management, for adaptive pointer management, and for frequency locked adaptive pointer management | |
| JPH1117638A (ja) | デシンクロナイザ中のジッタを低減させる装置 | |
| EP0860068A1 (en) | Traffic control in a communication system | |
| US5761203A (en) | Synchronous and asynchronous recovery of signals in an ATM network | |
| CA2271142C (en) | System and method for atm cbr timing recovery | |
| US6990109B2 (en) | Method and apparatus for providing reliable voice and voice-band data transmission over asynchronous transfer mode (ATM) network | |
| US6876674B1 (en) | Clock generating method and apparatus for an asynchronous transmission | |
| US6762649B2 (en) | System and method for automatic parameter adjustment within a phase locked loop system | |
| EP1111880A2 (en) | Method and apparatus for detecting dual tone alerting in telephone systems | |
| KR100294048B1 (ko) | 동기잔차타임스탬프오류시클럭지터완화장치및방법 | |
| SE522771C2 (sv) | Metod och anordning för klockåtervinning vid transport av tjänster med konstant bitrat i asynkron överföringsmod | |
| KR20000060361A (ko) | 비대칭 디지탈 가입자 회선 시스템의 네트워크 기준 클럭 신호발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |