JPH0746697B2 - 電気的に隔離されたデバイスの製造方法 - Google Patents

電気的に隔離されたデバイスの製造方法

Info

Publication number
JPH0746697B2
JPH0746697B2 JP61226322A JP22632286A JPH0746697B2 JP H0746697 B2 JPH0746697 B2 JP H0746697B2 JP 61226322 A JP61226322 A JP 61226322A JP 22632286 A JP22632286 A JP 22632286A JP H0746697 B2 JPH0746697 B2 JP H0746697B2
Authority
JP
Japan
Prior art keywords
silicon
region
oxygen
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61226322A
Other languages
English (en)
Other versions
JPS62188239A (ja
Inventor
ケー．セラー ジョージ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS62188239A publication Critical patent/JPS62188239A/ja
Publication of JPH0746697B2 publication Critical patent/JPH0746697B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/083—Ion implantation, general

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、シリコンを含む誘電的に隔離された電子デバ
イスの製造法に関連する。
背景技術 ほとんどの電子部品例えば集積回路において、本質的に
単結晶シリコンの領域間に側方分離が形成される。本質
的に単結晶であるシリコンとは欠陥の総数が1010cm-2よ
り少ないシリコンであり、欠陥の中にはそれぞれ転位及
び積層欠陥である線型欠陥及びプレーナ欠陥が含まれ
る。分離は単結晶シリコン領域間に、分離するべき単結
晶材料の活性領域の深さにほぼ等しい厚さを有する電気
的絶縁性の材料の領域をはさむことで達成される（活性
領域というのは電子デバイス構造を含むように改変され
た単結晶シリコンの部分である。活性領域の厚さは公称
電圧デバイスの場合典型的には１μｍである。）。ある
いはｐ−ｎ障壁によつてデバイス領域を分離する。この
やり方では１つの単結晶領域即ち１つの活性領域に形成
されたトランジスタその他のデバイスは電気的に隔離さ
れ、第２の活性領域内のデバイスとの相互作用は禁止さ
れる。
側方分離に加えて、さらに高い信頼性が望まれる公称電
圧で動作するデバイスにおいては垂直分離が都合良く用
いられる。この垂直分離は単結晶シリコン領域の一部の
下にあるいは一般には全部の下に電気的絶縁性の材料を
配置することにより達成される。垂直分離をもたらすこ
の絶縁材料により、熱処理またはイオン化放射により下
部基板に形成された電子正孔対が活性領域に移動するこ
とが禁止される。このようにして、この移動による情報
処理のエラーを避けることができる。さらに、垂直分離
によつて容量が減り、そのためデバイス動作が速くな
る。
側方分離及び垂直分離の両方を備えた部品を形成するの
に様々な方法が用いられている。P.L.F.ヘメント（P.L.
F.Hemment）により「材料研究会シンポジウム予稿集」
（Materi−als Pesearch Society Symposium Proceedin
gs）第33巻41−51ページ,1984年に記述された一方法に
おいては単結晶シリコン基板に酸素が注入される。用い
られる注入エネルギーは注入された酸素が典型的には基
板表面の下50ないし500nmの範囲の距離に存在するよう
に調整される。注入の後基板は注入された酸素が存在す
る領域でシリコン酸化物が形成されるように1000ないし
1200度の温度で熱処理される。注入された酸素は基板内
部に埋込められているのであるから結果として生じるシ
リコン酸化物含有領域も基板内部に存在することにな
る。この酸化物含有領域の上にあるシリコン中に形成さ
れるデバイスはこうして垂直分離を得る。
この方法によると垂直に電気的に隔離されたデバイスが
もたらされるが結果は全体的に満足というのではない。
特に、シリコン酸化物が形成されるといつでも、酸素を
多量に含む欠陥の多いシリコン中間領域がシリコン酸化
物含有領域と近接する単結晶シリコン領域との間に残
る。このような中間領域が存在するとデバイス効率が低
下する。例えばこれらの境界面における電流もれが増加
する。この中間領域をなくすたるにいろいろな研究がな
されて来た。一例として熱処理の時間を例えば６時間か
それ以上に長くした。さらに熱処理の効率を高めるため
にレーザ放射により得られる極めて高い温度を用いた。
（P.L.F.ヘメント（P.L.F.Hemment）「物理研究におけ
る核装置及び方法」（Nuclear Instruments ayd Method
s in Physics Research）第209/210巻157ページ,1983年
を参照のこと。）しかし、どちらにしても重要な改善に
は至らなかつた。実際レーザ処理を用いるとシリコンの
品質が劣化する。
発明の概要 熱処理の前に酸素注入を行う製造工程に存在する中間領
域は、従来用いられた温度より実質的に高い温度を用い
ることにより除かれる。中間領域を除くために約1300℃
を超える温度が用いられる。このように、不当に長い処
理時間に対しても従来用いられたのより実質的に高い温
度が必要とされる。公称処理時間、例えば10ないし30分
の処理時間の場合には中間領域を除くために1400℃を超
える温度が必要とされる。
実施例の説明 前述のようにシリコン基板には高温下で酸素を注入す
る。結果として得られる構造は熱処理を受け、次に垂直
に隔離された単結晶シリコン領域中にデバイスが形成さ
れる。機械的損傷を、最終的な打込領域から最も離れた
表面に有する基板に注入するのが望ましい。熱処理工程
中このあらい表面を上にしてサンプル保持器上に置くと
便利である。表面があれているので過熱を避けることが
でき、そのため注入領域に近い方の表面の融解を避ける
ことができる。
イオン注入工程は前掲のヘメント第33巻や、H.W.ラム
（H.W.Lam）及びR.F.ピニツオツト（R.F.Pinizzotto）
の「ジヤーナル オブ クリスタル グロウス」（Jour
nal of Crystal Grouth）第63巻554−558ページ,1983年
に詳述されている。簡略に述べると、一実施例におい
て、100ないし400kevの範囲の電位で酸素が加速され、
注入予定の領域上のシリコン基板表面にぶつけられる。
加速電位がこの範囲にあると典型的には、シリコンの50
ないし500nm下に埋められた層が生成される。（注入さ
れた酸素を含む埋込層の境界は酸素濃度が10原子％に減
る領域で決まると考えられる。）この領域の厚さは注入
線量に依存し、一般には５×1017ないし５×1018酸素原
子／cm2の範囲の線量の場合100ないし1000nmである。典
型的には、高速用回路に有用なデバイスの場合、もし他
にエピタキシヤルシリコン堆積を行わないのであれば酸
素を含む埋込み領域の上側境界は基板の上側表面から少
なくとも200nmはなくてはならない。もし上部シリコン
領域の厚さをその後に増加させるためにエピタキシヤル
堆積を用いるのであれば、表面シリコンが単結晶シリコ
ンの成長を行わしめるほどに充分に欠陥が少ない場合は
埋込み酸素領域の深さは重要ではない。
注入酸素の濃度は最終的に形成されるデバイスの電気的
特性にも影響を及ぼす。一般には５×1017ないし５×10
18cm-2の範囲の注入酸素原子濃度が望ましい。（分子状
酸素の注入は２個の酸素原子の注入に等価であると考え
られる。）酸素原子濃度が５×1017cm-2より低いと、酸
化物層が薄すぎるかまたは最終的にあまりにも非化学量
論的になつて所望の隔離ができなくなるので望ましくな
い。（熱処理後にもし90モル％以下の酸素が他の結合酸
素原子を有するシリコン原子に結合されていれば非化学
量的二酸化シリコンが存在する。）酸素濃度が５×1018
cm-2より高いと、禁止されるわけではないが有利ではな
い。注入時間が長くなるからである。酸素注入は活性領
域にデバイスを形成する前に行うと都合が良い。大面積
ドーピングやエピタキシヤルシリコン成長などのある種
のデバイス製造工程は酸素衝撃や後の熱処理によつて実
質的に劣化することがないので、これらの工程の前に注
入を行うことは禁止されない。
酸素注入後基板は比較的鋭い境界を有するシリコン酸化
物領域を生成するために熱処理を受ける。熱処理後に生
成されるシリコン酸化物領域という観点からすると、鋭
い境界というのは単相（single phese）単結晶シリコン
と単相、非単結晶化学量論的二酸化シリコンとの間の距
離が20nmより短い時に生じる。（本発明の観点からする
と単相領域というのは少なくとも95％均質な広がりを指
す。）熱処理の成果は温度と時間とに依存する。意外に
も、実質的により高い温度を用いると中間層が除かれる
ばかりでなく、ある酸素注入量に対して二酸化シリコン
層の厚さがかなり増加する。1300℃より低い温度は鋭い
境界をもつた単相領域を生成するには不適当である。処
理温度が1300℃に近くなると６時間程度の処理時間で所
望の結果が得られる。しかし多くの商業的実用例のため
にはこの程度の処理時間は完全に望ましいとは言えな
い。従つて好ましい実施例においては、注入領域の温度
は1350ないし1410℃の範囲が用いられるが、この場合処
理時間は10分ないし２時間である。典型的には処理時間
の上限は処理温度の下限に対して用いられる。所望の結
果を生むのに必要な正確な処理温度と処理時間は比較用
サンプルを用い、結果として生じるシリコン及びシリコ
ン酸化物領域組成及び構造を観察することにより決めら
れる。この場合、ラザフオード後方散乱、チヤネル、伝
送エレクトロンマイクロスコープ、及び／または二次イ
オン質量分析が用いられる。
輻射エネルギーを供給すると熱処理工程は特に有効であ
ることが判明している。例えば米国特許第4,461,670号
に開示されたランプ炉を用いると便利である。この装置
では必要な加熱を行うためにタングステン ハロゲンン
ランプなどの高強度ランプを用いている。一実施例に
おいては、酸素を含む領域が温度約1405℃に到達するよ
う基板をランプ炉内で加熱する。このような温度は、電
磁放射により与えられる温度を表面融解が始まるまで、
即ち数マイクロメータの深さに達する表面融解が局所的
に得られるまで徐々に上げて行くことにより得られる。
G.K.セラー（G.K.Celler）らにより「アプライド フイ
ジツクス レター」（Applied Physics Letters）第43
巻868ページ（1983年）に報告されたように、また米国
特許第4,581,814号に開示されたように、シリコンの融
解温度に等価な温度は実質的な融解ゾーンを設けないで
得ることができる。
適切な熱処理の後、シリコン酸化物領域の上にある活性
領域中に従来技術を用いてデバイス構造が生成される。
従来技術としては例えばL.C.パリロ（L.C.Parrillo）の
「VLSI技術」（VLST Technology）S.スツエ（S.Sze）編
第11章445−505ページ、1983年を参照のこと。その後デ
バイス全体が前掲のスツエの文献に記載されたような従
来技術を用いて完成される。
以下は本発明を説明するための実例である。
実例１ 主表面が｛100｝面にある直径7.62cm（３インチ）のシ
リコン基板に酸素を注入した。注入は重イオン加速器を
用いて行つた。（適切な注入装置についてはJ.F.ミナー
ド（J.E.Mynard）らの「物理研究における核装置及び方
法」（Nuclear Instruments and Metheds in Physics R
esearch）第136巻100ページ,1985年を参照のこと。）基
板中一片2.5cmの方形領域に注入を行つた。注入工程
中、イオンビームと基板表面の法線との間で傾斜角及び
方位角がそれぞれ10度及び25度になるように基板を傾け
た。注入工程中基板を温度約500℃に保つた。電位400ke
V、電流約50mAで分子状酸素を加速した。線量が18×10
18酸素原子／cm2になるまで注入を続けた。
表面を洗浄し、基板温度を約725℃にしてテトラエチル
オルトシリケートのCVD堆積により堆積した約0.5μｍの
二酸化シリコンを用いて被覆した。（こうして形成され
た二酸化シリコンキヤツプにより熱処理工程中の基板表
面の損傷や酸化またはその両方を防ぐことができる。） 注入領域から最も離れた基板表面を光学顕微鏡を用いて
倍率200倍で観察した。第４図に示されるような不規則
表面荒れが第３図のエツチピツトを比較対照して観察さ
れた場合は熱処理前に他の工程を施すことはなかつた。
しかし不規則表面荒れがなかつた場合はこの面を砂吹き
して所望の構造を得た。この荒さによる欠陥により、ラ
ンプ炉で処理された時にこの荒れた面がシリコンの融解
温度（過剰温度でなく）で融解し、こうして注入領域に
最も近い面の融解を防ぐことが保障された。
次に基板を輻射加熱炉のサンプル保持器に移した。この
加熱炉は互いに分離されクオーツ板で密封された２つの
容器から成つていた。基板を下側の容器の３本のクオー
ツピン上、水冷式アルミニウムオーブン床の約1.27cm
（0.5インチ）上に置いた。上側の容器は金メツキした
反射器の下に吊したタングステン ハロゲンランプ列を
含んだ。両容器とも側面は25.4×31.75cm（10×12.5イ
ンチ）であつた。ランプ過熱と初期失敗を防ぐため、完
全に閉じた上側容器を介して空気を強制流入させたが、
これは本質的にはクオーツの下側壁部を有する風洞を構
成した。マイクロプロセツサにより制御した３相角電源
をランプに供給した。注入領域に最も近い面をランプか
ら遠ざけるようにして基板を挿入した後加熱炉を閉じ、
ランプ空冷を開始し、オーブン床の液冷を開始した。サ
ンプル容器を約0.5l/分の窒素の定常流で満たした。
温度を段階的に上げた。初め、オーブンの最大輻射パワ
ーの0.5％、即ち約150kWの0.5％の熱を用い、最大パワ
ーの0.5％ずつを追加して最終段階まで少しずつ上げて
行つた。各段階の後、光高温計を用いて温度を測定し
た。時間的に相前後する２つの段階の間の、高温計によ
り測定した温度上昇度をその前の相前後する２段階間の
温度上昇度と比較した。こうして第５図のようにＡで示
される上昇度をＢで示される上昇度と比較する。ＡがＢ
の1/5以下の場合、融解を開始しパワーはもはや上げず
ただ最終段階のレベルに保つ。
30分間の処理の後、ランプを消した。水中にアンモニア
フツ化物を40％含む溶液の７部と水中にフツ化水素酸を
49％含む溶液の１部とから成る緩衝酸化物エツチヤント
に表面が疎水性になるまでサンプルをつけることにより
二酸化シリコンキヤツプ層を除去した。二酸化シリコン
領域とシリコン領域との界面をラザフオード後方散乱と
透過電子顕微鏡を用いて調べた。これらの結果をそれぞ
れ第１図及び第２図に示す。透過電子顕微鏡の分解能の
範囲で見る限り、中間領域は存在しない。第２図におい
て、領域23はシリコン、領域22は二酸化シリコン、領域
21は基板である。第１図において曲線30は単結晶領域の
界面における品質を表わす。図から明らかなように優れ
た結晶品質が得られた。シリコンの最小チヤネル イー
ルド（minimum channeling yield）は3.3％であり、こ
の値は本質的に欠陥のない単結晶シリコンの比較用サン
プルで得られたのと同一であつた。（最小チヤネル イ
ールドはW.チユ（W.Chu）、J.W.メイヤ（J.W.Mager）及
びM.ニコレツト（M.Nicolet）の「後方散乱分析」（Bac
kscattering Spectrometry）アカデミツク プレス，ニ
ユーヨーク,1978年に記載されている。） 実例２ 熱処理時間を約50分に延長したこと以外は実例１の工程
をくり返した。本質的に実例１と同様の結果が得られ
た。
【図面の簡単な説明】
第１図は本発明の方法に従つて得られた結果を示す図、 第２、３、４図は本発明の方法に従つて得られた結晶構
造を示す写真、 第５図は熱処理工程のパラメータを説明する図である。 〔主要部分の符号の説明〕 基板…21 シリコン領域…23 二酸化シリコン領域…22
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/26 Ｌ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】電気的に隔離されたデバイスの製造方法で
    あつて シリコンを含む基板の表面からシリコンの領域により分
    離された酸素を含む領域を形成するために該基板に酸素
    を注入する段階と、 二酸化シリコン領域を形成するため該注入基板を熱処理
    する段階と、 該シリコン領域に該デバイスを完成させる段階とを含
    み、 該熱処理は該シリコン領域が単結晶で単相となり、該二
    酸化シリコン領域が単相となり、かつ該単結晶シリコン
    領域と該単相二酸化シリコン領域との間にいかなる領域
    も存在しないようにするのに充分な時間にわたり少なく
    とも1300℃で行うことを特徴とする電気的に隔離された
    デバイスの製造方法。
  2. 【請求項２】特許請求の範囲第１項記載の方法におい
    て、 該処理温度が少なくとも1350℃であることを特徴とする
    製造方法。
  3. 【請求項３】特許請求の範囲第１項記載の方法におい
    て、 該処理温度は少なくとも1400℃であることを特徴とする
    製造方法。
  4. 【請求項４】特許請求の範囲第３項記載の方法におい
    て、 該処理時間は10分ないし２時間であることを特徴とする
    製造方法。
  5. 【請求項５】特許請求の範囲第３項記載の方法におい
    て、 該熱処理は電磁放射を用いて行うことを特徴とする製造
    方法。
JP61226322A 1985-09-27 1986-09-26 電気的に隔離されたデバイスの製造方法 Expired - Lifetime JPH0746697B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US781407 1985-09-27
US06/781,407 US4676841A (en) 1985-09-27 1985-09-27 Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C.

Publications (2)

Publication Number Publication Date
JPS62188239A JPS62188239A (ja) 1987-08-17
JPH0746697B2 true JPH0746697B2 (ja) 1995-05-17

Family

ID=25122640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61226322A Expired - Lifetime JPH0746697B2 (ja) 1985-09-27 1986-09-26 電気的に隔離されたデバイスの製造方法

Country Status (2)

Country Link
US (1) US4676841A (ja)
JP (1) JPH0746697B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810664A (en) * 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
KR910009318B1 (ko) * 1987-09-08 1991-11-09 미쓰비시 뎅끼 가부시기가이샤 반도체 장치의 제조 및 고내압 파묻음 절연막 형성방법
US4804633A (en) * 1988-02-18 1989-02-14 Northern Telecom Limited Silicon-on-insulator substrates annealed in polysilicon tube
JPH0377329A (ja) * 1989-08-19 1991-04-02 Fujitsu Ltd 半導体装置の製造方法
JP3012673B2 (ja) * 1990-08-21 2000-02-28 三菱電機株式会社 半導体装置の製造方法
JP2752799B2 (ja) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
IT1255764B (it) * 1992-05-15 1995-11-15 Enichem Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici.
US5460983A (en) * 1993-07-30 1995-10-24 Sgs-Thomson Microelectronics, Inc. Method for forming isolated intra-polycrystalline silicon structures
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
JP3139904B2 (ja) * 1993-12-28 2001-03-05 新日本製鐵株式会社 半導体基板の製造方法および製造装置
US5895252A (en) * 1994-05-06 1999-04-20 United Microelectronics Corporation Field oxidation by implanted oxygen (FIMOX)
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
US6593173B1 (en) 2000-11-28 2003-07-15 Ibis Technology Corporation Low defect density, thin-layer, SOI substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317686A (en) * 1979-07-04 1982-03-02 National Research Development Corporation Method of manufacturing field-effect transistors by forming double insulative buried layers by ion-implantation
GB2085224B (en) * 1980-10-07 1984-08-15 Itt Ind Ltd Isolating sc device using oxygen duping
US4412868A (en) * 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
JPS5994411A (ja) * 1982-11-22 1984-05-31 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS6088431A (ja) * 1983-10-20 1985-05-18 Ushio Inc 光照射加熱方法

Also Published As

Publication number Publication date
US4676841A (en) 1987-06-30
JPS62188239A (ja) 1987-08-17

Similar Documents

Publication Publication Date Title
JPH0746697B2 (ja) 電気的に隔離されたデバイスの製造方法
US4837172A (en) Method for removing impurities existing in semiconductor substrate
CN1179408C (zh) 制造掩埋氧化区域的方法和绝缘体上的硅材料
US7052973B2 (en) Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
US5288650A (en) Prenucleation process for simox device fabrication
US7148124B1 (en) Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6140210A (en) Method of fabricating an SOI wafer and SOI wafer fabricated thereby
US6222253B1 (en) Buried oxide layer in silicon
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
EP0595233A2 (en) Method for constructing semiconductor-on-insulator
JPH05211128A (ja) 薄い半導体材料フィルムの製造方法
US6998353B2 (en) Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
JP3080867B2 (ja) Ｓｏｉ基板の製造方法
US6784072B2 (en) Control of buried oxide in SIMOX
US6548379B1 (en) SOI substrate and method for manufacturing the same
JPS6388839A (ja) 埋没導電層を有する誘電的に分離されたデバイスの製造方法
JPH0682752B2 (ja) デバイスの製造方法
US20030211711A1 (en) Wafer processing method and ion implantation apparatus
US7084459B2 (en) SOI substrate
EP3618098B1 (en) Method for manufacturing laminated wafer
JPH088250B2 (ja) Ｓｏｉ基板の作成方法及び作成装置
JP2010021299A (ja) Ｓｉｍｏｘウェーハの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term