JPH0746809B2 - デ−タ信号受信装置 - Google Patents
デ−タ信号受信装置Info
- Publication number
- JPH0746809B2 JPH0746809B2 JP58159085A JP15908583A JPH0746809B2 JP H0746809 B2 JPH0746809 B2 JP H0746809B2 JP 58159085 A JP58159085 A JP 58159085A JP 15908583 A JP15908583 A JP 15908583A JP H0746809 B2 JPH0746809 B2 JP H0746809B2
- Authority
- JP
- Japan
- Prior art keywords
- scf
- data signal
- clock
- transmission rate
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、信号伝送速度の異なる複数のデータ信号を選
択的に受信するデータ信号受信装置に関するものであ
る。
択的に受信するデータ信号受信装置に関するものであ
る。
第１図はこの種データ信号受信装置の従来例を示すブロ
ック図である。同図において、１は受信信号入力端子、
２は出力端子、４は波形整形回路、31,32,33はそれぞれ
到来可能な各伝送速度に合わせて設定した低域フイルタ
（以下LPFと呼ぶ）である。
ック図である。同図において、１は受信信号入力端子、
２は出力端子、４は波形整形回路、31,32,33はそれぞれ
到来可能な各伝送速度に合わせて設定した低域フイルタ
（以下LPFと呼ぶ）である。
第１図では、入力端子１に受信されたデータ信号の各伝
送速度が異なればそれに対して、出力端子２もそれぞれ
異なるように対応しており、入力端子１に受信されたデ
ータ信号はその伝送速度に合わせて設定されたLPF（31
〜33のうちの一つ）を通過した後、対応した出力端子２
に現われる。従つて到来の予想される伝送速度の異なる
データ信号の種類だけLPFが必要となり、スペース的に
もコスト的にも無駄が多いという欠点が上述のような従
来装置にはあつた。
送速度が異なればそれに対して、出力端子２もそれぞれ
異なるように対応しており、入力端子１に受信されたデ
ータ信号はその伝送速度に合わせて設定されたLPF（31
〜33のうちの一つ）を通過した後、対応した出力端子２
に現われる。従つて到来の予想される伝送速度の異なる
データ信号の種類だけLPFが必要となり、スペース的に
もコスト的にも無駄が多いという欠点が上述のような従
来装置にはあつた。
第２図はデータ信号受信装置の他の従来例を示すブロツ
ク図である。同図において、34は、到来が予想される複
数の伝送速度のうち、最大の伝送速度を有するデータ信
号に合わせて設定したLPFである。この第２図に示した
受信方式では、最大伝送速度より伝送速度の遅いデータ
信号を受信する場合、LPF34の帯域が受信データ信号の
帯域に比較して広くなりすぎ、その分雑音が増加すると
いう欠点があつた。
ク図である。同図において、34は、到来が予想される複
数の伝送速度のうち、最大の伝送速度を有するデータ信
号に合わせて設定したLPFである。この第２図に示した
受信方式では、最大伝送速度より伝送速度の遅いデータ
信号を受信する場合、LPF34の帯域が受信データ信号の
帯域に比較して広くなりすぎ、その分雑音が増加すると
いう欠点があつた。
本発明は、上述の如き従来技術の欠点を除去するために
なされたものであり、従つて本発明の目的は、信号伝送
速度の異なる複数のデータ信号を選択的に受信するデー
タ信号受信装置であつて、LPFの所要個数の低減を図つ
て無駄を省き、しかも常に雑音の混入も少なくてすむよ
うなデータ信号受信装置を提供することにある。
なされたものであり、従つて本発明の目的は、信号伝送
速度の異なる複数のデータ信号を選択的に受信するデー
タ信号受信装置であつて、LPFの所要個数の低減を図つ
て無駄を省き、しかも常に雑音の混入も少なくてすむよ
うなデータ信号受信装置を提供することにある。
本発明の構成の要点は、信号伝送速度の異なる複数のデ
ータ信号を選択的に受信するデータ信号受信装置におい
て、到来したデータ信号を入力されるスイツチトキヤパ
シタフイルタ（以下、SCFと略す）と、該フイルタの出
力を波形整形して出力する波形整形回路と、波形整形さ
れた該出力から受信データに同期するクロツクを抽出す
ると共にそのクロツク周波数により受信データ信号の伝
送速度を知つてそれに応じた周波数のSCF用クロツクを
作成して出力するSCF用クロツク発生回路とを有し、こ
のようにして作成されたSCF用クロツクを前記SCFに供給
することにより、該SCFのフイルタ特性を受信データの
信号伝送速度に対して最適化するようにした点にある。
ータ信号を選択的に受信するデータ信号受信装置におい
て、到来したデータ信号を入力されるスイツチトキヤパ
シタフイルタ（以下、SCFと略す）と、該フイルタの出
力を波形整形して出力する波形整形回路と、波形整形さ
れた該出力から受信データに同期するクロツクを抽出す
ると共にそのクロツク周波数により受信データ信号の伝
送速度を知つてそれに応じた周波数のSCF用クロツクを
作成して出力するSCF用クロツク発生回路とを有し、こ
のようにして作成されたSCF用クロツクを前記SCFに供給
することにより、該SCFのフイルタ特性を受信データの
信号伝送速度に対して最適化するようにした点にある。
次に図を参照して本発明の一実施例を説明する。
第３図は本発明の一実施例を示すブロツク図である。同
図において、１は受信信号入力端子、２は出力端子、３
はスイツチトキヤパシタフイルタ（SCF）を用いたLPF、
４は波形整形回路、５はSCFクロツク発生回路である。
図において、１は受信信号入力端子、２は出力端子、３
はスイツチトキヤパシタフイルタ（SCF）を用いたLPF、
４は波形整形回路、５はSCFクロツク発生回路である。
なお、本実施例は、基本伝送速度f0に対し、その整数Ｎ
倍の信号伝送速度Nf0をもつデータ信号を受信するもの
として説明する。
倍の信号伝送速度Nf0をもつデータ信号を受信するもの
として説明する。
第３図を参照する。入力端子１に入力した伝送速度Nf0
のデータ信号はスイツチトキヤパシタフイルタ（SCF）
３を通過して波形整形回路４において波形整形される。
のデータ信号はスイツチトキヤパシタフイルタ（SCF）
３を通過して波形整形回路４において波形整形される。
次にSCFクロツク発生回路５においては、波形整形され
て出力端子２に現われたデータ信号から該データ信号に
同期するクロツクを抽出する。そしてSCF発生回路５は
抽出した該クロツクをもとに、SCF3が受信データ信号に
対して最適のカツトオフ周波数を持つに至るようなSCF
用のクロツクを作成して発生する。
て出力端子２に現われたデータ信号から該データ信号に
同期するクロツクを抽出する。そしてSCF発生回路５は
抽出した該クロツクをもとに、SCF3が受信データ信号に
対して最適のカツトオフ周波数を持つに至るようなSCF
用のクロツクを作成して発生する。
このSCF用のクロツクをSCF3に供給することにより、SCF
3はデータ信号の伝送速度に最適のカツトオフ周波数を
もつLPFとして動作する。
3はデータ信号の伝送速度に最適のカツトオフ周波数を
もつLPFとして動作する。
データ信号の伝送速度は、基本伝送速度f0の整数倍Ｎ
（Ｎは任意の整数）により変化するが、その場合、上述
の回路動作によりSCF3のカツトオフ周波数がデータ信号
の伝送速度に対して常に最適に設定されるので、一つの
SCF3により伝送速度が異なるデータ信号の何れに対して
も最適な受信が常に可能となる。
（Ｎは任意の整数）により変化するが、その場合、上述
の回路動作によりSCF3のカツトオフ周波数がデータ信号
の伝送速度に対して常に最適に設定されるので、一つの
SCF3により伝送速度が異なるデータ信号の何れに対して
も最適な受信が常に可能となる。
第４図は、第３図におけるSCFクロツク発生回路５の具
体例を示すブロツク図である。同図において、51は位相
比較器、52はLPF、53はVCO（電圧制御発振器）、54は分
周回路（分周比は1/n）であり、以上の諸回路によつて
周知のPLL（Phase Locked Loop）回路を構成する。また
55は分周回路（分周比は1/m）である。
体例を示すブロツク図である。同図において、51は位相
比較器、52はLPF、53はVCO（電圧制御発振器）、54は分
周回路（分周比は1/n）であり、以上の諸回路によつて
周知のPLL（Phase Locked Loop）回路を構成する。また
55は分周回路（分周比は1/m）である。
波形整形回路４の出力により、伝送速度NF0のクロツク
イが位相比較器51の一方の入力側に入力されたとき、VC
O3の出力ロにはnNf0のクロツクが出力され、従つてこの
クロツクnNf0は分周回路54を介することにより、その出
力ハ（Nf0）として位相比較器51の他方の入力側に入力
される。
イが位相比較器51の一方の入力側に入力されたとき、VC
O3の出力ロにはnNf0のクロツクが出力され、従つてこの
クロツクnNf0は分周回路54を介することにより、その出
力ハ（Nf0）として位相比較器51の他方の入力側に入力
される。
PLL回路の動作を簡単に説明すると、位相比較器51は入
力信号イとVCO53の出力信号（分周回路54を経由して）
ハの位相を比較し、両信号の位相差に応じた差信号電圧
を出力し、この差信号電圧はLPF52を介してVCO53に加わ
り、その発振周波数を制御することにより、入力信号イ
とVCO53の出力信号ハの周波数差および位相差をなくし
両信号をロツクさせる。
力信号イとVCO53の出力信号（分周回路54を経由して）
ハの位相を比較し、両信号の位相差に応じた差信号電圧
を出力し、この差信号電圧はLPF52を介してVCO53に加わ
り、その発振周波数を制御することにより、入力信号イ
とVCO53の出力信号ハの周波数差および位相差をなくし
両信号をロツクさせる。
分周回路55の出力ニとしての のクロツクがSCF用クロツクとなつてSCF3に供給され
る。
る。
なお、 のクロツクを供給されることにより、SCF3がNf0の伝送
速度をもつ受信データ信号に対して最適のフイルタ特性
をもつように、m,nの値を予め設定しておくことは勿論
である。
速度をもつ受信データ信号に対して最適のフイルタ特性
をもつように、m,nの値を予め設定しておくことは勿論
である。
次に第３図において、入力信号に対応したSCFクロック
を抽出する過程を、伝送速度が異なる２つのデータ信号
により説明する。（高速のデータ信号をＡ、低速のデー
タ信号をＢとする。） （１）高速のデータ信号Ａ受信中に、低速のデータ信号
Ｂに変化した場合 Ａ受信中にはSCFクロックはSCF3のフィルタ特性がＡに
最適になるように設定されている。ＡからＢに伝送速度
が変化した時、ＢはＡよりも伝送速度が遅いことからSC
F3を通過し、波形整形回路４を経て、SCFクロック発生
回路５の入力となる。この結果、SCF3のフィルタ特性が
Ｂに最適となるSCFクロックがSCFクロック発生回路５に
おいて作成される。
を抽出する過程を、伝送速度が異なる２つのデータ信号
により説明する。（高速のデータ信号をＡ、低速のデー
タ信号をＢとする。） （１）高速のデータ信号Ａ受信中に、低速のデータ信号
Ｂに変化した場合 Ａ受信中にはSCFクロックはSCF3のフィルタ特性がＡに
最適になるように設定されている。ＡからＢに伝送速度
が変化した時、ＢはＡよりも伝送速度が遅いことからSC
F3を通過し、波形整形回路４を経て、SCFクロック発生
回路５の入力となる。この結果、SCF3のフィルタ特性が
Ｂに最適となるSCFクロックがSCFクロック発生回路５に
おいて作成される。
（２）低速のデータ信号Ｂ受信中に高速のデータ信号Ａ
に変化した場合 Ｂ受信中にはSCFクロックはSCF3のフィルタ特性がＢに
最適になるように設定されている。ＢからＡに伝送速度
が変化した時、ＡはＢよりも伝送速度が速いことからSC
F3を通過しない。この時SCFクロック発生回路５の入力
は無くなり、その結果、VCO53は自走発振周波数を出力
する。この出力をＡがSCF3を通過するクロックとなるよ
うにしておくことでＡが波形整形回路４を経てSCFクロ
ック発生回路５の入力となる。この結果、SCF3のフィル
タ特性がＡに最適となるSCFクロックがSCFクロック発生
回路５において作成される。
に変化した場合 Ｂ受信中にはSCFクロックはSCF3のフィルタ特性がＢに
最適になるように設定されている。ＢからＡに伝送速度
が変化した時、ＡはＢよりも伝送速度が速いことからSC
F3を通過しない。この時SCFクロック発生回路５の入力
は無くなり、その結果、VCO53は自走発振周波数を出力
する。この出力をＡがSCF3を通過するクロックとなるよ
うにしておくことでＡが波形整形回路４を経てSCFクロ
ック発生回路５の入力となる。この結果、SCF3のフィル
タ特性がＡに最適となるSCFクロックがSCFクロック発生
回路５において作成される。
以上説明したように、本発明によれば、信号伝送速度の
異なる複数のデータ信号を選択的に受信するデータ信号
受信装置において、所要のLPFがSCF1個ですむので、従
来に比し、回路規模の低減を計れるという利点があり、
また、LPFの帯域を受信データ信号の伝送速度に対して
常に最適に設定できるため雑音特性を向上できるという
利点もある。
異なる複数のデータ信号を選択的に受信するデータ信号
受信装置において、所要のLPFがSCF1個ですむので、従
来に比し、回路規模の低減を計れるという利点があり、
また、LPFの帯域を受信データ信号の伝送速度に対して
常に最適に設定できるため雑音特性を向上できるという
利点もある。
第１図は従来のデータ信号受信装置の一例を示すブロツ
ク図、第２図は同じく他の例を示すブロツク図、第３図
は本発明の一実施例を示すブロツク図、第４図は第３図
におけるSCFクロツク発生回路５の具体例を示すブロツ
ク図、である。 符号説明 １……受信入力端子、２……出力端子、３……SCFフイ
ルタ（LPF）、４……波形整形回路、５……SCFクロツク
発生回路、31,32,33……各伝送速度に設定したLPFフイ
ルタ、34……最大伝送速度に設定したLPFフイルタ、51
……位相比較器、52……LPF、53……VCO、54,55……分
周回路
ク図、第２図は同じく他の例を示すブロツク図、第３図
は本発明の一実施例を示すブロツク図、第４図は第３図
におけるSCFクロツク発生回路５の具体例を示すブロツ
ク図、である。 符号説明 １……受信入力端子、２……出力端子、３……SCFフイ
ルタ（LPF）、４……波形整形回路、５……SCFクロツク
発生回路、31,32,33……各伝送速度に設定したLPFフイ
ルタ、34……最大伝送速度に設定したLPFフイルタ、51
……位相比較器、52……LPF、53……VCO、54,55……分
周回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 勝美 神奈川県横須賀市武１丁目2356番地 日本 通信電話公社横須賀電気通信研究所内 (72)発明者 永田 清人 神奈川県横須賀市武１丁目2356番地 日本 通信電話公社横須賀電気通信研究所内 審査官 梅沢 俊 (56)参考文献 特開 昭51−94707（ＪＰ，Ａ) 特開 昭58−30260（ＪＰ，Ａ)
Claims (1)
- 【請求項１】信号伝送速度の異なる複数のデータ信号を
選択的に受信するデータ信号受信装置において、 到来したデータ信号を入力されるスイッチトキャパシタ
フィルタ（以下、SCFと略す）と、 該フィルタの出力を波形整形して出力する波形整形回路
と、 波形整形された該出力から受信データの信号伝送速度に
比例した周波数のSCF用クロックを作成し、前記SCFのフ
ィルタ特性を受信データの信号伝送速度に対して最適化
するに足る周波数のSCF用クロックとして、前記SCFに供
給するSCF用クロック発生回路と、 を具備して成ることを特徴とするデータ信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159085A JPH0746809B2 (ja) | 1983-09-01 | 1983-09-01 | デ−タ信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159085A JPH0746809B2 (ja) | 1983-09-01 | 1983-09-01 | デ−タ信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6052145A JPS6052145A (ja) | 1985-03-25 |
| JPH0746809B2 true JPH0746809B2 (ja) | 1995-05-17 |
Family
ID=15685898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58159085A Expired - Lifetime JPH0746809B2 (ja) | 1983-09-01 | 1983-09-01 | デ−タ信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746809B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194707A (en) * | 1975-02-17 | 1976-08-19 | Daiparusufugonyoru deetadensosochi | |
| JPS5830260A (ja) * | 1981-08-17 | 1983-02-22 | Seiko Epson Corp | Ｆｓｋ復調回路 |
-
1983
- 1983-09-01 JP JP58159085A patent/JPH0746809B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6052145A (ja) | 1985-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680780A (en) | Clock recovery digital phase-locked loop | |
| CN1026544C (zh) | 减低锁相环噪声的方法和设备 | |
| JPH077498A (ja) | クロック復元デマルチプレクサ回路及びクロック信号復元方法 | |
| EP0153107A3 (en) | Clock recovery apparatus and method for a ring-type data communications network | |
| JPH01126023A (ja) | 送受同時通信無線機 | |
| CN1003205B (zh) | 振荡电路 | |
| JPH0746809B2 (ja) | デ−タ信号受信装置 | |
| EP1502180B1 (en) | System and method for clockless data recovery | |
| EP0527780A1 (en) | PULSE FREQUENCY DIVIDER FOR A SYNCHRONOUS DIGITAL CLOCK. | |
| KR100271717B1 (ko) | 클럭 주파수 체배 장치를 포함하는 반도체 메모리 장치의 데이터 전송 장치 | |
| JP3284702B2 (ja) | 多段中継方式 | |
| US4547751A (en) | System for frequency modulation | |
| JP3594362B2 (ja) | クロック再生装置 | |
| SU1215185A1 (ru) | Устройство синхронизации с фазовой автоподстройкой частоты | |
| JPH08330956A (ja) | Ｐｌｌ回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPH02203622A (ja) | 多元周波数位相同期回路 | |
| JP2641942B2 (ja) | タイミング抽出回路 | |
| SU1167754A1 (ru) | Приемник частотноманипулированных сигналов с непрерывной фазой | |
| SU1381729A1 (ru) | Демодул тор фазотелеграфных сигналов | |
| SU1198739A1 (ru) | Цифровой синтезатор частот | |
| JPS6367823A (ja) | デイレ−ラインによるｄｐｌｌ | |
| SU995264A1 (ru) | Цифровой фазовый дискриминатор | |
| JPH09214332A (ja) | Ｐｌｌ回路 | |
| JPH0595348A (ja) | Ｐｌｌ回路 |