JPH0746960Y2 - 楽音合成装置 - Google Patents
楽音合成装置Info
- Publication number
- JPH0746960Y2 JPH0746960Y2 JP1987157036U JP15703687U JPH0746960Y2 JP H0746960 Y2 JPH0746960 Y2 JP H0746960Y2 JP 1987157036 U JP1987157036 U JP 1987157036U JP 15703687 U JP15703687 U JP 15703687U JP H0746960 Y2 JPH0746960 Y2 JP H0746960Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- exponential
- envelope
- circuit means
- tone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 ［考案の技術分野］ この考案は楽音合成装置に関し、特に、直線エンベロー
プや直線キーコードを指数変換する技術に関する。
プや直線キーコードを指数変換する技術に関する。
［背景］ 電子楽器のように実時間の要求が厳しい分野では、デー
タを関数変換するのにメモリ（表引き）がよく使用され
る。１個のメモリで関数変換を行うためには、入力デー
タのすべての組合せに等しい語数をもつメモリを用意し
なければならず、容量が犠牲になる。例えば、入力デー
タが13ビットだとすると、8192個ものデータをメモリに
持たせなければならない。
タを関数変換するのにメモリ（表引き）がよく使用され
る。１個のメモリで関数変換を行うためには、入力デー
タのすべての組合せに等しい語数をもつメモリを用意し
なければならず、容量が犠牲になる。例えば、入力デー
タが13ビットだとすると、8192個ものデータをメモリに
持たせなければならない。
このため、１つあるいはそれ以上のメモリに補間回路を
組み合せる技術が開発されている。例えば、入力データ
の整数部分の関数変換値を記憶する粗データメモリと、
入力データの隣り合う整数部分の関数変換値の差分を記
憶する差分メモリとを用意し、整数部分の関数変換値は
上記粗データメモリからのものを使用し、小数部分の関
数変換値は、上記差分メモリからの差分値に、入力デー
タの小数部で定まる補間係数を乗算して求め、その結果
を、粗データメモリの手段に加算する。数学的に示す
と、 Ａ＝Ａ（Ｎ）＋Ｃ×（Ａ（Ｎ＋１）−Ａ（Ｎ）） となる。ここに、Ａ（Ｎ）は粗データメモリの出力であ
り、Ａ（Ｎ＋１）−Ａ（Ｎ）は差分メモリの出力であ
り、Ｃは入力データの小数部により定まる補間係数であ
る。
組み合せる技術が開発されている。例えば、入力データ
の整数部分の関数変換値を記憶する粗データメモリと、
入力データの隣り合う整数部分の関数変換値の差分を記
憶する差分メモリとを用意し、整数部分の関数変換値は
上記粗データメモリからのものを使用し、小数部分の関
数変換値は、上記差分メモリからの差分値に、入力デー
タの小数部で定まる補間係数を乗算して求め、その結果
を、粗データメモリの手段に加算する。数学的に示す
と、 Ａ＝Ａ（Ｎ）＋Ｃ×（Ａ（Ｎ＋１）−Ａ（Ｎ）） となる。ここに、Ａ（Ｎ）は粗データメモリの出力であ
り、Ａ（Ｎ＋１）−Ａ（Ｎ）は差分メモリの出力であ
り、Ｃは入力データの小数部により定まる補間係数であ
る。
上述のような補間技術は、メモリ容量を節約できる点で
有利である。例えば、13ビットの入力データのうち、上
位７ビットを上記粗データメモリと差分メモリに入力す
る構成では、各メモリに必要な語数は27＝128個であ
り、計256個で足りる。しかしながら、小数部分の計算
Ｃ×（Ａ（Ｎ＋１）−Ａ（Ｎ））は、直線補間と呼ばれ
る近似計算である。したがって、高い数値精度が要求さ
れる場合には、入力データの大部分を粗データメモリ等
で変換せねばならず、メモリ容量の節約の利点が損われ
る。すなわち、補間技術によるメモリ容量削減のメリッ
トは、要求される数値精度との妥協の上に成り立ってい
る。
有利である。例えば、13ビットの入力データのうち、上
位７ビットを上記粗データメモリと差分メモリに入力す
る構成では、各メモリに必要な語数は27＝128個であ
り、計256個で足りる。しかしながら、小数部分の計算
Ｃ×（Ａ（Ｎ＋１）−Ａ（Ｎ））は、直線補間と呼ばれ
る近似計算である。したがって、高い数値精度が要求さ
れる場合には、入力データの大部分を粗データメモリ等
で変換せねばならず、メモリ容量の節約の利点が損われ
る。すなわち、補間技術によるメモリ容量削減のメリッ
トは、要求される数値精度との妥協の上に成り立ってい
る。
ところで、多くの楽音合成装置では、エンベロープやキ
ーコードのような楽音制御信号は、直線的に指数データ
形式で生成するのではなく、いったん直線データ形式で
生成した後、指数変換を施して、波形生成回路に入力さ
せる。
ーコードのような楽音制御信号は、直線的に指数データ
形式で生成するのではなく、いったん直線データ形式で
生成した後、指数変換を施して、波形生成回路に入力さ
せる。
ここにおいて、この種の指数変換を最適の構成で実現で
きる楽音合成装置が望まれる。
きる楽音合成装置が望まれる。
［考案の目的］ したがって、この考案の目的は、記憶容量が小さくてす
み、しかも数値精度の高い指数変換機能を有する楽音合
成装置を提供することである。
み、しかも数値精度の高い指数変換機能を有する楽音合
成装置を提供することである。
［考案の要点］ この考案は上記の目的を達成するため、直線データの楽
音制御信号を発生する楽音制御信号発生回路手段と、指
数データの楽音制御信号をパラメータとして楽音波形を
生成する波形生成回路手段とをインタフェースする指数
変換回路手段を、直線データの上位ビットデータの指数
変換値を出力する指数粗データ記憶手段と、直線データ
の下位ビットデータの指数変換値を出力する指数細デー
タ記憶手段と、両記憶手段からの出力を乗算する演算回
路手段とで構成したことを特徴とする。
音制御信号を発生する楽音制御信号発生回路手段と、指
数データの楽音制御信号をパラメータとして楽音波形を
生成する波形生成回路手段とをインタフェースする指数
変換回路手段を、直線データの上位ビットデータの指数
変換値を出力する指数粗データ記憶手段と、直線データ
の下位ビットデータの指数変換値を出力する指数細デー
タ記憶手段と、両記憶手段からの出力を乗算する演算回
路手段とで構成したことを特徴とする。
［考案の作用、展開］ いま、直線データの上位ビットデータをＸ、下位ビット
データをΔｘで表わし、指数粗データ記憶手段の出力を
Ax、指数細データ記憶手段の出力をＡΔｘで表わすと、
演算回路手段の演算結果は、 AX・ＡΔｘ となる。
データをΔｘで表わし、指数粗データ記憶手段の出力を
Ax、指数細データ記憶手段の出力をＡΔｘで表わすと、
演算回路手段の演算結果は、 AX・ＡΔｘ となる。
仮に、一個のメモリで指数変換を行うとすると、このメ
モリは、直線データ（Ｘ＋Δｘ）に対して Ａ(X+ Δx) を出力する。これは、直線データに対する正確な指数変
換値である。
モリは、直線データ（Ｘ＋Δｘ）に対して Ａ(X+ Δx) を出力する。これは、直線データに対する正確な指数変
換値である。
ここで、本考案による演算結果と、この単一メモリ構成
による演算結果を比較すると、 AX・ＡΔｘ＝Ａ(X+ Δx) であるので両者は等しいことがわかる。
による演算結果を比較すると、 AX・ＡΔｘ＝Ａ(X+ Δx) であるので両者は等しいことがわかる。
すなわち、本考案は、数値精度の高い指数変換を行うこ
とができる。
とができる。
一方、容量的には、上位ビットデータＸをＮビット、下
位ビットテータΔＸをＭビットとすると、単一メモリの
場合が、 2(N+M)個 の語数を必要するのに対し、本考案の場合は、 （2N+2M）個 の語数で足りる。例えばＮ＝７、Ｍ＝６と置くと、単一
メモリタイプは、8192個のデータを必要とするのに対
し、本考案の場合は、192個のデータで十分である。す
なわち、本考案は、記憶容量を格段に節約することがで
きる。
位ビットテータΔＸをＭビットとすると、単一メモリの
場合が、 2(N+M)個 の語数を必要するのに対し、本考案の場合は、 （2N+2M）個 の語数で足りる。例えばＮ＝７、Ｍ＝６と置くと、単一
メモリタイプは、8192個のデータを必要とするのに対
し、本考案の場合は、192個のデータで十分である。す
なわち、本考案は、記憶容量を格段に節約することがで
きる。
以上の説明では、指数変換の形式をAxで表わし、係数を
１と想定したが、１以外の係数ａをもつ、ａ・Axに変換
するものであってもかまわない。
１と想定したが、１以外の係数ａをもつ、ａ・Axに変換
するものであってもかまわない。
また、上記の説明では、直線データを上位ビットデータ
と下位ビットデータの２つの部分に分け、それぞれの変
換値を指数粗データ記憶手段と指数細データ記憶手段に
持たせたが、直線データを３つ以上の部分に分け、各指
数変換値を各変換メモリに記憶させ、各メモリ出力を乗
算するようにしてもよい。
と下位ビットデータの２つの部分に分け、それぞれの変
換値を指数粗データ記憶手段と指数細データ記憶手段に
持たせたが、直線データを３つ以上の部分に分け、各指
数変換値を各変換メモリに記憶させ、各メモリ出力を乗
算するようにしてもよい。
本考案は原理的に数値精度の高い指数変換を保証するも
のであるので、演算回路出力における乗算は近似的な乗
算、例えば、シフト回路手段による乗算でも十分であ
る。
のであるので、演算回路出力における乗算は近似的な乗
算、例えば、シフト回路手段による乗算でも十分であ
る。
指数変換の対象となるデータは、代表的には、エンベロ
ープ、あるいはキーコードである。
ープ、あるいはキーコードである。
さらに、後述する実施例では、個別の指数変換回路が、
直線エンベロープとキーコードの指数変換を行うのでは
なく、１つの指数変換回路が時分割動作により、この２
種類のデータの指数変換を実行している。
直線エンベロープとキーコードの指数変換を行うのでは
なく、１つの指数変換回路が時分割動作により、この２
種類のデータの指数変換を実行している。
また、後述する実施例においては、直線データの下位ビ
ットデータの指数変換値が１に近い値をとることに鑑
み、指数細データメモリには、１を除いた数値データ
（有効小数部分のデータ）のみを記憶させることによ
り、指数細データメモリにおける語長を節約している。
ットデータの指数変換値が１に近い値をとることに鑑
み、指数細データメモリには、１を除いた数値データ
（有効小数部分のデータ）のみを記憶させることによ
り、指数細データメモリにおける語長を節約している。
［実施例］ 第１図は本考案の一実施例に関わる電子楽器の機能図で
ある。CPU3は汎用マイコンで、制御プログラムに従っ
て、鍵盤１、スイッチ２を走査して押鍵、音色選択等を
検出し、バス上に配置されたROM4、RAM5等を使って音色
データ、発音制御データを生成して音源LSIの発音を制
御する。音源LSI6は、後で詳述するが外付けRAM7を楽音
生成のための演算用バッファとして利用して楽音を生成
し、DAC（デジタルアナログ変換器）８に転送する。楽
音信号はDAC8でアナログ信号に変換され、アンプ９で増
幅されてスピーカ10によって放音される。
ある。CPU3は汎用マイコンで、制御プログラムに従っ
て、鍵盤１、スイッチ２を走査して押鍵、音色選択等を
検出し、バス上に配置されたROM4、RAM5等を使って音色
データ、発音制御データを生成して音源LSIの発音を制
御する。音源LSI6は、後で詳述するが外付けRAM7を楽音
生成のための演算用バッファとして利用して楽音を生成
し、DAC（デジタルアナログ変換器）８に転送する。楽
音信号はDAC8でアナログ信号に変換され、アンプ９で増
幅されてスピーカ10によって放音される。
第２図は、本発明を適用する音源LSI6の動作を説明する
ためのブロック図である。音源LSI6は、振幅エンベロー
プ及びピッチ変動を含んだキーコード等の生成のため
に、RAM7を音色データ用メモリ、又は演算経過データ用
メモリとして使う。尚、RAM7は第３図に示すように、40
0nsec毎にインタフェース／制御部11（インタフェース
占有時間）及びエンベロープ／キーコード生成回路（演
算回路占有時間）に占有され、CPUからのデータ書込み
及びエンベロープ等の演算のためのアクセスに対処す
る。
ためのブロック図である。音源LSI6は、振幅エンベロー
プ及びピッチ変動を含んだキーコード等の生成のため
に、RAM7を音色データ用メモリ、又は演算経過データ用
メモリとして使う。尚、RAM7は第３図に示すように、40
0nsec毎にインタフェース／制御部11（インタフェース
占有時間）及びエンベロープ／キーコード生成回路（演
算回路占有時間）に占有され、CPUからのデータ書込み
及びエンベロープ等の演算のためのアクセスに対処す
る。
まず、インタフェース／制御部11について述べる。CPU3
からは音源LSI6に対して音色データ又は発音制御データ
が転送されるが、音源LSI6ではデータバスDB0〜７であ
るデータを▲▼がLOWのとき▲▼の立上りエッ
ジで取込む。その際、▲▼/DがLOWならばデータバスD
B0〜DB7のデータをインストラクション、▲▼/DがHIG
Hならばそのインストラクションに対応するデータとし
て取込む（第４図参照）。尚、インストラクションは続
いて転送されるデータの種類を示している。インタフェ
ース／制御部11はCPU3からのインストラクション及びデ
ータを受けて、そのインストラクションに対応するRAM7
のアドレスAA0〜11と書込み信号▲▼を生成し、外
部RAMインターフェース16を介して外部RAM7に転送され
たデータを格納する。ただし、CPU3から転送されたデー
タが特殊なものの場合は内部メモリに格納する。例えば
転送されたデータがオペレーションコード（波形生成の
ための制御データ）の場合には、外部RAM7への書込みは
禁止され、OCレジスタ14への書込み信号WOが発生するこ
とにより、OCレジスタに書込まれる。また、インタフェ
ース／制御部11は第６図のような基本タイミング信号を
生成し、カウンタＡの２〜６ビットメモリはC1〜C5とし
て出力する。
からは音源LSI6に対して音色データ又は発音制御データ
が転送されるが、音源LSI6ではデータバスDB0〜７であ
るデータを▲▼がLOWのとき▲▼の立上りエッ
ジで取込む。その際、▲▼/DがLOWならばデータバスD
B0〜DB7のデータをインストラクション、▲▼/DがHIG
Hならばそのインストラクションに対応するデータとし
て取込む（第４図参照）。尚、インストラクションは続
いて転送されるデータの種類を示している。インタフェ
ース／制御部11はCPU3からのインストラクション及びデ
ータを受けて、そのインストラクションに対応するRAM7
のアドレスAA0〜11と書込み信号▲▼を生成し、外
部RAMインターフェース16を介して外部RAM7に転送され
たデータを格納する。ただし、CPU3から転送されたデー
タが特殊なものの場合は内部メモリに格納する。例えば
転送されたデータがオペレーションコード（波形生成の
ための制御データ）の場合には、外部RAM7への書込みは
禁止され、OCレジスタ14への書込み信号WOが発生するこ
とにより、OCレジスタに書込まれる。また、インタフェ
ース／制御部11は第６図のような基本タイミング信号を
生成し、カウンタＡの２〜６ビットメモリはC1〜C5とし
て出力する。
エンベロープ／キーコード生成回路12は、外部RAM7に書
込まれたデータをアクセスするためにアドレスBA0〜11
及びエンベロープの演算経過データ等の書込み信号▲
▼を発生する。それによって外部RAM7の音色データ
（エンベロープレート／レベルなど）に基き、発音制御
データ（キーコード、モジュレーションなど）に従っ
て、各チャンネル、各モジュールの振幅エンベロープ又
はピッチ変動を含んだキーコード（以下では合成キーコ
ードと呼ぶ）を生成し、バスL0〜12を介して指数変換／
位相角生成回路13に時分割に転送する。
込まれたデータをアクセスするためにアドレスBA0〜11
及びエンベロープの演算経過データ等の書込み信号▲
▼を発生する。それによって外部RAM7の音色データ
（エンベロープレート／レベルなど）に基き、発音制御
データ（キーコード、モジュレーションなど）に従っ
て、各チャンネル、各モジュールの振幅エンベロープ又
はピッチ変動を含んだキーコード（以下では合成キーコ
ードと呼ぶ）を生成し、バスL0〜12を介して指数変換／
位相角生成回路13に時分割に転送する。
指数変換／位相角生成回路13はエンベロープ／キーコー
ド生成回路12からの振幅エンベロープ、合成キーコード
を１つの指数変換器を時分割的に共用することによって
指数変換する。指数変換された振幅エンベロープ（指数
エンベロープ）、及び指数変換された合成キーコード
（周波数情報）は夫々、エンベロープレジスタ、周波数
情報レジスタに一旦格納される。これらは、外部RAM7を
アクセスして振幅エンベロープ、合成キーコードを生成
し、指数変換するという演算処理が低速で行なわれ、そ
の後の演算処理が高速で行なわれるためのインタフェー
ス用バッファとして使われる。第５図に２つの演算処理
の時間関係を示すが、低速演算周期は高速演算周期の48
倍になっている。これは出力波形の変化レートが可聴周
波数の２倍以上でないといけないために波形演算は高速
で行なわれ（本実施例では約40KHz）、それ以外の演算
は外部RAM7のアクセスに合わせて低速で行っているから
である。
ド生成回路12からの振幅エンベロープ、合成キーコード
を１つの指数変換器を時分割的に共用することによって
指数変換する。指数変換された振幅エンベロープ（指数
エンベロープ）、及び指数変換された合成キーコード
（周波数情報）は夫々、エンベロープレジスタ、周波数
情報レジスタに一旦格納される。これらは、外部RAM7を
アクセスして振幅エンベロープ、合成キーコードを生成
し、指数変換するという演算処理が低速で行なわれ、そ
の後の演算処理が高速で行なわれるためのインタフェー
ス用バッファとして使われる。第５図に２つの演算処理
の時間関係を示すが、低速演算周期は高速演算周期の48
倍になっている。これは出力波形の変化レートが可聴周
波数の２倍以上でないといけないために波形演算は高速
で行なわれ（本実施例では約40KHz）、それ以外の演算
は外部RAM7のアクセスに合わせて低速で行っているから
である。
エンベロープレジスタに格納された指数エンベロープは
高速演算に対応して読出され、波形生成回路15にエンベ
ロープE0〜11として転送される。周波数情報レジスタに
格納された周波数情報は、高速演算に対応して読出さ
れ、累算されて位相角データP0〜11として波形生成回路
15に転送される。
高速演算に対応して読出され、波形生成回路15にエンベ
ロープE0〜11として転送される。周波数情報レジスタに
格納された周波数情報は、高速演算に対応して読出さ
れ、累算されて位相角データP0〜11として波形生成回路
15に転送される。
波形生成回路15はOCレジスタ14から読出されたオペレー
ションコードOC0〜７に基いて、指数変換／位相角生成
回路13から転送されるエンベロープE0〜11、位相角デー
タP0〜11に従って楽音波形O0〜15を生成し、DAC8へ出力
する。
ションコードOC0〜７に基いて、指数変換／位相角生成
回路13から転送されるエンベロープE0〜11、位相角デー
タP0〜11に従って楽音波形O0〜15を生成し、DAC8へ出力
する。
第７図はエンベロープ／キーコード生成回路12の詳細ブ
ロック図で、演算用アドレス生成回路16、書込み禁止回
路17、カウンタB18、クロック発生回路19、演算用タイ
ミング信号発生回路20、演算用制御信号発生回路21、演
算回路22を備えている。カウンタB18は第８図のように
動作するカウンタ１、２、３の構成としており（図示せ
ず）、カウンタ１（最下位）の値に応じ、演算用タイミ
ング信号発生回路20、演算用アドレス生成回路16、クロ
ック発生回路19、演算用制御信号発生回路21等によって
演算回路22は動作フロー（第９図）のように動作する。
ここで、Ｓ、Ａ、AM、AL、Ｂ、BM、BL、Ｍはそれぞれ、
演算回路22のＳレジスタ、Ａレジスタ、Ａレジスタ上
位、Ａレジスタ下位、Ｂレジスタ、Ｂレジスタ下位、Ｍ
レジスタ（図示せず）を意味している。動作フローにお
いて、 EFij；エンベロープフラグ ｉ＝０〜８（モジュール、ピッチ）、ｊ＝０〜７（チ
ャンネル） ERij（ｓ）；エンベロープレート ｉ＝０〜８（〃）、ｊ＝０〜７（〃）、 ｓ＝０〜７（エンベロープステップ） ERCj；エンベロープレート変化 ｊ＝０〜７（〃） ▲EM ij▼；エンベロープ上位 ｉ〜８（〃）、ｊ＝０〜
７（〃） ▲EiL ij▼；エンベロープ下位 ｉ＝０〜８（〃）、ｊ＝０〜７（〃）、 ELij（ｓ）；エンベロープレベル ｉ＝０〜８（〃）、ｊ＝０〜７（〃）、 ｓ＝０〜７（〃） ELCij；エンベロープレベル変化 ｉ＝０〜８（〃）、ｊ＝０〜７（〃）、 ▲AMDM j▼；振幅モジュレーション上位 ｊ＝０〜７
（〃） ▲AMDL j▼； 〃 下位 ｊ＝０〜７
（〃） ▲PMDM j▼；ピッチモジュレーション上位 ｊ＝０〜７
（〃） ▲PMDL j▼； 〃 下位 ｊ＝０〜７
（〃） MSij；モジュレーション感度 ｉ＝０〜７（モジュール）、ｊ＝０〜７（〃） ▲KCM j▼；キーコード上位 ｊ＝０〜７（〃） ▲KCL j▼； 〃 下位 ｊ＝０〜７（〃） ▲PEM j▼；ピッチエンベロープ上位 ｊ＝０〜７（〃） ▲PEL j▼； 〃 下位 ｊ＝０〜７（〃） ▲FRM ij▼；周波数比上位 ｉ＝０〜７（〃）、ｊ＝０
〜７（〃） ▲FRL ij▼； 〃 下位 ｉ＝０〜７（〃）、ｊ＝０
〜７（〃） MRj；モジュレーションレート ｊ＝０〜７（〃） MLj；モジュレーションレベル ｊ＝０〜７（〃） のように対応している。第９図のフローで、左側にある
数字はタイミングを意味しており、０〜11はカウンタ１
の値そのもの、12▲▼〜19▲▼はカウンタ３の値が
８（ピッチの演算）以外のときのカウンタ１の値12〜1
9、12P〜19Pはカウンタ３の値が８（ピッチの演算）の
ときのカウンタ１の値12〜19に相当する。
ロック図で、演算用アドレス生成回路16、書込み禁止回
路17、カウンタB18、クロック発生回路19、演算用タイ
ミング信号発生回路20、演算用制御信号発生回路21、演
算回路22を備えている。カウンタB18は第８図のように
動作するカウンタ１、２、３の構成としており（図示せ
ず）、カウンタ１（最下位）の値に応じ、演算用タイミ
ング信号発生回路20、演算用アドレス生成回路16、クロ
ック発生回路19、演算用制御信号発生回路21等によって
演算回路22は動作フロー（第９図）のように動作する。
ここで、Ｓ、Ａ、AM、AL、Ｂ、BM、BL、Ｍはそれぞれ、
演算回路22のＳレジスタ、Ａレジスタ、Ａレジスタ上
位、Ａレジスタ下位、Ｂレジスタ、Ｂレジスタ下位、Ｍ
レジスタ（図示せず）を意味している。動作フローにお
いて、 EFij；エンベロープフラグ ｉ＝０〜８（モジュール、ピッチ）、ｊ＝０〜７（チ
ャンネル） ERij（ｓ）；エンベロープレート ｉ＝０〜８（〃）、ｊ＝０〜７（〃）、 ｓ＝０〜７（エンベロープステップ） ERCj；エンベロープレート変化 ｊ＝０〜７（〃） ▲EM ij▼；エンベロープ上位 ｉ〜８（〃）、ｊ＝０〜
７（〃） ▲EiL ij▼；エンベロープ下位 ｉ＝０〜８（〃）、ｊ＝０〜７（〃）、 ELij（ｓ）；エンベロープレベル ｉ＝０〜８（〃）、ｊ＝０〜７（〃）、 ｓ＝０〜７（〃） ELCij；エンベロープレベル変化 ｉ＝０〜８（〃）、ｊ＝０〜７（〃）、 ▲AMDM j▼；振幅モジュレーション上位 ｊ＝０〜７
（〃） ▲AMDL j▼； 〃 下位 ｊ＝０〜７
（〃） ▲PMDM j▼；ピッチモジュレーション上位 ｊ＝０〜７
（〃） ▲PMDL j▼； 〃 下位 ｊ＝０〜７
（〃） MSij；モジュレーション感度 ｉ＝０〜７（モジュール）、ｊ＝０〜７（〃） ▲KCM j▼；キーコード上位 ｊ＝０〜７（〃） ▲KCL j▼； 〃 下位 ｊ＝０〜７（〃） ▲PEM j▼；ピッチエンベロープ上位 ｊ＝０〜７（〃） ▲PEL j▼； 〃 下位 ｊ＝０〜７（〃） ▲FRM ij▼；周波数比上位 ｉ＝０〜７（〃）、ｊ＝０
〜７（〃） ▲FRL ij▼； 〃 下位 ｉ＝０〜７（〃）、ｊ＝０
〜７（〃） MRj；モジュレーションレート ｊ＝０〜７（〃） MLj；モジュレーションレベル ｊ＝０〜７（〃） のように対応している。第９図のフローで、左側にある
数字はタイミングを意味しており、０〜11はカウンタ１
の値そのもの、12▲▼〜19▲▼はカウンタ３の値が
８（ピッチの演算）以外のときのカウンタ１の値12〜1
9、12P〜19Pはカウンタ３の値が８（ピッチの演算）の
ときのカウンタ１の値12〜19に相当する。
それによって、以下のような演算機能を実行する。
エンベロープレート（エンベロープの傾きデータ）を
鍵域又は鍵タッチに対応するデータエンベロープレート
変化で変更。
鍵域又は鍵タッチに対応するデータエンベロープレート
変化で変更。
エンベロープレベル（エンベロープの各ステップの目
標データ）を鍵域又は鍵タッチに対応するデータエンベ
ロープレベル変化で変更。
標データ）を鍵域又は鍵タッチに対応するデータエンベ
ロープレベル変化で変更。
変更されたエンベロープレート、エンベロープレベル
に従ってエンベロープを生成。
に従ってエンベロープを生成。
アフタータッチ、LFO等に対応する振幅モジュレーシ
ョンデータを補間し、振幅エンベロープと演算して最終
的な振幅エンベロープ波を生成。
ョンデータを補間し、振幅エンベロープと演算して最終
的な振幅エンベロープ波を生成。
ベンダー、LFO等に対応するピッチモジュレーション
データをピッチエンベロープと演算。
データをピッチエンベロープと演算。
キーコードとモジュレーション付きのピッチエンベロ
ープを演算し、それと各モジュール毎の周波数比率を表
わす周波数比とを演算し、最終的な合成キーコードを生
成。
ープを演算し、それと各モジュール毎の周波数比率を表
わす周波数比とを演算し、最終的な合成キーコードを生
成。
演算用タイミング記号発生回路20は第10図に示すように
カウンタB18の値BC0〜４、11及び演算回路22からのフラ
グ信号Ｆ′に応じて演算用タイミング信号と指数変換制
御回路23のためのタイミング信号０、５、６、８、15、
18を発生する。
カウンタB18の値BC0〜４、11及び演算回路22からのフラ
グ信号Ｆ′に応じて演算用タイミング信号と指数変換制
御回路23のためのタイミング信号０、５、６、８、15、
18を発生する。
第11図は指数変換制御回路23の詳細回路である。指数変
換制御回路23は第14図のタイムチャートに示すような信
号CN、FN、MST、WEE、WEF等をカウンタB18の下位５ビッ
ト（カウンタ１）の出力に応じて生成する回路である。
ただし、信号WEE、WEFはカウンタ１の値が19のとき発生
するクロックCKIによって、カウンタB18の上位７ビット
（カウンタ２、３）の値を取込むFF51の値０のときのみ
発生する。これはエンベロープ／キーコード生成回路12
においてピッチ以外の演算で生成される振幅エンベロー
プ、及び合成キーコードを指数変換したもののみをエン
ベロープレジスタ、及び周波数情報レジスタに書込むこ
とを意味している。指数変換制御回路23は、更に、エン
ベロープレジスタ、及び周波数情報レジスタのアドレス
DA0〜DA5を生成する。アドレスDA0はクロックCKIにより
取込むFF45の値である。また、アドレスDA1〜DA5はクロ
ックインバータ63〜72により信号T2が０のとき書込み用
アドレスで、カウンタB18の上位７ビット（カウンタ
２、３）の値をクロックCKIで取込むFF46〜50の値、T2
が１のとき、読出し用アドレスで第６図に示すカウンタ
Ａの２〜６ビットメモリの値C1〜５を選択したものとな
っている。すなわち、書込みは、エンベロープ／キーコ
ード生成回路12のチャンネル、モジュールの値がアドレ
スとなり、読出しはインタフェース／制御部11のカウン
タＡの値C1〜C5がアドレスとなっている。
換制御回路23は第14図のタイムチャートに示すような信
号CN、FN、MST、WEE、WEF等をカウンタB18の下位５ビッ
ト（カウンタ１）の出力に応じて生成する回路である。
ただし、信号WEE、WEFはカウンタ１の値が19のとき発生
するクロックCKIによって、カウンタB18の上位７ビット
（カウンタ２、３）の値を取込むFF51の値０のときのみ
発生する。これはエンベロープ／キーコード生成回路12
においてピッチ以外の演算で生成される振幅エンベロー
プ、及び合成キーコードを指数変換したもののみをエン
ベロープレジスタ、及び周波数情報レジスタに書込むこ
とを意味している。指数変換制御回路23は、更に、エン
ベロープレジスタ、及び周波数情報レジスタのアドレス
DA0〜DA5を生成する。アドレスDA0はクロックCKIにより
取込むFF45の値である。また、アドレスDA1〜DA5はクロ
ックインバータ63〜72により信号T2が０のとき書込み用
アドレスで、カウンタB18の上位７ビット（カウンタ
２、３）の値をクロックCKIで取込むFF46〜50の値、T2
が１のとき、読出し用アドレスで第６図に示すカウンタ
Ａの２〜６ビットメモリの値C1〜５を選択したものとな
っている。すなわち、書込みは、エンベロープ／キーコ
ード生成回路12のチャンネル、モジュールの値がアドレ
スとなり、読出しはインタフェース／制御部11のカウン
タＡの値C1〜C5がアドレスとなっている。
第12図は指数変換／位相角生成回路13のブロック図であ
る。エンベロープ／キーコード生成回路12で生成された
エンベロープ及びキーコードはクロックCKEでFF73に取
込まれる。FF73の出力は指数変換回路74に入力され、指
数変換された後、エンベロープレジスタ75又は周波数情
報レジスタ77へ書込まれる。エンベロープレジスタ75で
は書込まれた指数変換後のエンベロープを適宜読出し、
FF76を介して波形生成回路15へＥ′０〜11として出力す
る。周波数情報レジスタ77では書込まれた指数変換後の
キーコード、すなわち周波数情報を適宜読出して、FF78
を介し、加算器79、シフトレジスタ80からなる累算器に
入力して累算する。累算されて生成された位相角P0〜11
は波形生成回路15へ出力される。
る。エンベロープ／キーコード生成回路12で生成された
エンベロープ及びキーコードはクロックCKEでFF73に取
込まれる。FF73の出力は指数変換回路74に入力され、指
数変換された後、エンベロープレジスタ75又は周波数情
報レジスタ77へ書込まれる。エンベロープレジスタ75で
は書込まれた指数変換後のエンベロープを適宜読出し、
FF76を介して波形生成回路15へＥ′０〜11として出力す
る。周波数情報レジスタ77では書込まれた指数変換後の
キーコード、すなわち周波数情報を適宜読出して、FF78
を介し、加算器79、シフトレジスタ80からなる累算器に
入力して累算する。累算されて生成された位相角P0〜11
は波形生成回路15へ出力される。
第13図は本考案の特徴を成す指数変換回路74のブロック
図である。この指数変換回路74では、エンベロープの指
数変換とともにキーコードの指数変換を行っているの
で、指数変換の傾き及びレンジはキーコードの指数変換
（周波数情報）に合わせている。周波数情報Ｒは楽音周
波数ｆに比例するから、Ｒ＝Afとなり、楽音周波数ｆは
最低音周波数をf0とおくと、ｆ＝f0・2Z/12となる。た
だし、Ｚは半音以下の分解能を持つキーコードである。
したがって、 Ｒ＝Ａf0・2Z/12 となる。キーコードＺを半音以上の部分を７ビット、半
音以下の部分を６ビットで表現し、 Ｚ＝Ｘ＋ΔX/64 （Ｘ＝０〜127、ΔＸ＝０〜63）とおくと、 Ｒ＝Ａf0・2X/12・２Δx/768 （１） となる。したがって、粗データRcを、 Rc＝Ａf0・2X/12、 細データRfを、 Rf＝２Δx/768 とおくと、式（１）の乗算により、目的とする指数変換
データが得られる。ここに、細データは２進数で示すと
表１のようになる。
図である。この指数変換回路74では、エンベロープの指
数変換とともにキーコードの指数変換を行っているの
で、指数変換の傾き及びレンジはキーコードの指数変換
（周波数情報）に合わせている。周波数情報Ｒは楽音周
波数ｆに比例するから、Ｒ＝Afとなり、楽音周波数ｆは
最低音周波数をf0とおくと、ｆ＝f0・2Z/12となる。た
だし、Ｚは半音以下の分解能を持つキーコードである。
したがって、 Ｒ＝Ａf0・2Z/12 となる。キーコードＺを半音以上の部分を７ビット、半
音以下の部分を６ビットで表現し、 Ｚ＝Ｘ＋ΔX/64 （Ｘ＝０〜127、ΔＸ＝０〜63）とおくと、 Ｒ＝Ａf0・2X/12・２Δx/768 （１） となる。したがって、粗データRcを、 Rc＝Ａf0・2X/12、 細データRfを、 Rf＝２Δx/768 とおくと、式（１）の乗算により、目的とする指数変換
データが得られる。ここに、細データは２進数で示すと
表１のようになる。
表１からわかるように、上位の５ビットは、いずれも
１、0000である。そこで、この実施例では、第13図の指
数粗データROM81には、上記Rcの値を記憶させるが、指
数細データROM83には、12ビットのRfの代わりに、その
第６ビット〜第12ビットを記憶させることにより語長を
節約している。すなわち、指数細データROM83の値をEf
とすると、 Rf＝１＋1/25・Ef である。ここに、 である。
１、0000である。そこで、この実施例では、第13図の指
数粗データROM81には、上記Rcの値を記憶させるが、指
数細データROM83には、12ビットのRfの代わりに、その
第６ビット〜第12ビットを記憶させることにより語長を
節約している。すなわち、指数細データROM83の値をEf
とすると、 Rf＝１＋1/25・Ef である。ここに、 である。
指数変換の目的は、 指数細データROM81の出力Ec（＝Rc）に、Rfを乗算する
ことである。すなわち、目的の値Ｅは、 Ｅ＝Ec・Rf である。これは、 Ｅ＝Ec（１＋1/25・Ef） したがって、 Ｅ＝Ec・（１＋1/25・Ef6＋1/26・Ef5＋……＋1/211・E
f6） に等しい。１つの演算の仕方として、まず、指数粗デー
タROM81の出力Ecを読み込み、Ecをビットシフトにより1
/25したもの1/25・Ecを、指数細データROM83の最上位ビ
ットEf6でゲート制御し、その出力1/25・Ec・Ef6を、累
算値（ここではEc）に加算し、以下同様にして、累算値
に1/26・Ec・Ef5以降の要素を加算してやれば、目的の
指数変換値が得られる。これが、第13図の指数変換回路
74の基本動作である。以下、より詳細に説明する。
ことである。すなわち、目的の値Ｅは、 Ｅ＝Ec・Rf である。これは、 Ｅ＝Ec（１＋1/25・Ef） したがって、 Ｅ＝Ec・（１＋1/25・Ef6＋1/26・Ef5＋……＋1/211・E
f6） に等しい。１つの演算の仕方として、まず、指数粗デー
タROM81の出力Ecを読み込み、Ecをビットシフトにより1
/25したもの1/25・Ecを、指数細データROM83の最上位ビ
ットEf6でゲート制御し、その出力1/25・Ec・Ef6を、累
算値（ここではEc）に加算し、以下同様にして、累算値
に1/26・Ec・Ef5以降の要素を加算してやれば、目的の
指数変換値が得られる。これが、第13図の指数変換回路
74の基本動作である。以下、より詳細に説明する。
まず、シフトレジスタ82はパラレルインパラレルアウト
のシフトレジスタで信号CNが“1"のとき、データが入
力、それ以外ではクロックCK2毎に左シフトして出力す
る。シフトレジスタ84はパラレルインシリアルアウトの
シフトレジスタで、信号FNが“1"のときデータ入力、そ
れ以外ではクロックCK2毎に右シフトして出力する。第1
4図のタイムチャートによって、第13図の指数変換回路
を説明する。タイムチャート上段の“カウンタ1"はエン
ベロープ／キーコード生成回路12の演算タイミングで、
各チャンネル、各モジュール毎にタイミング０〜19で演
算し、指数変換／位相角生成回路13はクロックCKEによ
ってタイミング14でエンベロープを、次のチャンネルモ
ジュールの演算時間のタイミング０でキーコードを取込
む。まず、エンベロープの補間について述べる。シフト
レジスタ82はタイミング18の前半でCNが“1"となり、指
数粗データROM81の出力を取込み、シフトを開始する。
すなわち、出力Ec′０〜20はタイムチャートの“補間演
算”の項に示すように、タイミング18の後半で０シフ
ト、19の前半で１シフト……となる。シフトレジスタ84
は、タイミング０の後半でFMが“1"となり指数細データ
ROM83の出力を取込み、シフトを開始する。すなわち、
タイムチャートの“FN"に示すようにタイミング１の前
半でEf6、後半でEf5、……のようになる。ゲート回路87
は制御入力Ｃが０のとき、０を出力し、１のとき入力デ
ータを出力するもので、▲▼が０のときはナンド
86の出力が１となるので加算器88のＢ入力には、Ec′０
〜20が入力される。一方、ゲート回路90の出力は▲
▼が０のときオール０となるので加算器88のＡ入力に
は０が入力さり、FF89にはEc′０〜20がセットされる。
シフトレジスタ84はFNが１のとき７ビットデータがセッ
トされ上位側から順に出力され、データ７ビットを出力
し終ると０を出力し続けるのでゲート回路87は、常に０
を出力している。したがってタイミング18の後半でFF89
に取込まれたEc′０〜20は保持され続ける。そしてタイ
ミング１の前半から４の前半までシフトレジスタ84の出
力Ef6、Ef5、……Ef0によってゲート回路87は制御され
るので演算は以下のようになる。
のシフトレジスタで信号CNが“1"のとき、データが入
力、それ以外ではクロックCK2毎に左シフトして出力す
る。シフトレジスタ84はパラレルインシリアルアウトの
シフトレジスタで、信号FNが“1"のときデータ入力、そ
れ以外ではクロックCK2毎に右シフトして出力する。第1
4図のタイムチャートによって、第13図の指数変換回路
を説明する。タイムチャート上段の“カウンタ1"はエン
ベロープ／キーコード生成回路12の演算タイミングで、
各チャンネル、各モジュール毎にタイミング０〜19で演
算し、指数変換／位相角生成回路13はクロックCKEによ
ってタイミング14でエンベロープを、次のチャンネルモ
ジュールの演算時間のタイミング０でキーコードを取込
む。まず、エンベロープの補間について述べる。シフト
レジスタ82はタイミング18の前半でCNが“1"となり、指
数粗データROM81の出力を取込み、シフトを開始する。
すなわち、出力Ec′０〜20はタイムチャートの“補間演
算”の項に示すように、タイミング18の後半で０シフ
ト、19の前半で１シフト……となる。シフトレジスタ84
は、タイミング０の後半でFMが“1"となり指数細データ
ROM83の出力を取込み、シフトを開始する。すなわち、
タイムチャートの“FN"に示すようにタイミング１の前
半でEf6、後半でEf5、……のようになる。ゲート回路87
は制御入力Ｃが０のとき、０を出力し、１のとき入力デ
ータを出力するもので、▲▼が０のときはナンド
86の出力が１となるので加算器88のＢ入力には、Ec′０
〜20が入力される。一方、ゲート回路90の出力は▲
▼が０のときオール０となるので加算器88のＡ入力に
は０が入力さり、FF89にはEc′０〜20がセットされる。
シフトレジスタ84はFNが１のとき７ビットデータがセッ
トされ上位側から順に出力され、データ７ビットを出力
し終ると０を出力し続けるのでゲート回路87は、常に０
を出力している。したがってタイミング18の後半でFF89
に取込まれたEc′０〜20は保持され続ける。そしてタイ
ミング１の前半から４の前半までシフトレジスタ84の出
力Ef6、Ef5、……Ef0によってゲート回路87は制御され
るので演算は以下のようになる。
タイミング４の後半から６の前半までは、シフトレジス
タ84の出力は０となるからゲート回路87の出力は０とな
り、タイミング４の前半までの演算結果が保持されるこ
とになる。したがって、FF89の出力はタイミング４の後
半から６の後半まで上述の演算結果、すなわち表１の乗
数により式（１）の演算結果となる。キーコードの補間
も同様に行なわれるため、FF89の出力Ex0〜20はタイミ
ング４の後半から６の後半まで指数エンベロープ、12の
後半から18の後半までは周波数情報となる。
タ84の出力は０となるからゲート回路87の出力は０とな
り、タイミング４の前半までの演算結果が保持されるこ
とになる。したがって、FF89の出力はタイミング４の後
半から６の後半まで上述の演算結果、すなわち表１の乗
数により式（１）の演算結果となる。キーコードの補間
も同様に行なわれるため、FF89の出力Ex0〜20はタイミ
ング４の後半から６の後半まで指数エンベロープ、12の
後半から18の後半までは周波数情報となる。
第15図はエンベロープレジスタ75の詳細図である。上述
したように入力Ex9〜20は、タイミング５〜６で指数エ
ンベロープであり、アドレスDA0は第11図よりT2が０の
ときその指数エンベロープのチャンネルデータのLSB、D
A1〜５はチャンネルデータの上位２ビットの反転、及び
モジュールデータの反転であるからタイミング５の前半
でチャンネルデータが偶数のときENVERAM95へ、奇数の
ときENVORAM96へ書込まれる。また、T2が１のときは、
アドレスDA1〜５は、インタフェース／制御部11からの
基本タイミングC1〜C5の反転であるから、ENDERAM95の
出力がT2＝１でE0〜11となり、T2＝０でENVORAM96の出
力がE0〜11となる。
したように入力Ex9〜20は、タイミング５〜６で指数エ
ンベロープであり、アドレスDA0は第11図よりT2が０の
ときその指数エンベロープのチャンネルデータのLSB、D
A1〜５はチャンネルデータの上位２ビットの反転、及び
モジュールデータの反転であるからタイミング５の前半
でチャンネルデータが偶数のときENVERAM95へ、奇数の
ときENVORAM96へ書込まれる。また、T2が１のときは、
アドレスDA1〜５は、インタフェース／制御部11からの
基本タイミングC1〜C5の反転であるから、ENDERAM95の
出力がT2＝１でE0〜11となり、T2＝０でENVORAM96の出
力がE0〜11となる。
第16図の周波数情報レジスタもエンベロープレジスタと
同様にタイミング15の前半で書込まれ、通常は上と同様
に読出される。
同様にタイミング15の前半で書込まれ、通常は上と同様
に読出される。
［考案の効果］ 以上説明したように、この考案では楽音制御信号発生回
路手段からの直線データで表現された楽音制御信号を、
波形生成回路手段に適した指数データに変換するため
に、直線データの上位ビットデータの指数変換値を出力
する指数粗データ記憶手段と、直線データの下位ビット
テータの指数変換値を出力する指数細データ記憶手段
と、両記憶手段の出力を乗算する演算回路手段とを使用
している。したがって、少ない記憶容量でありながら数
値精度の高い指数変換を行うことができる。
路手段からの直線データで表現された楽音制御信号を、
波形生成回路手段に適した指数データに変換するため
に、直線データの上位ビットデータの指数変換値を出力
する指数粗データ記憶手段と、直線データの下位ビット
テータの指数変換値を出力する指数細データ記憶手段
と、両記憶手段の出力を乗算する演算回路手段とを使用
している。したがって、少ない記憶容量でありながら数
値精度の高い指数変換を行うことができる。
第１図はこの考案の一実施例に係る電子楽器の全体構成
図、第２図は音源LSIのブロック図、第３図は音源LSIの
インターフェース／制御部とエンベロープ／キーコード
生成回路による外部RAM占有の割振を示すタイムチャー
ト、第４図しCPUから音源LSIのインターフェース／制御
部に送られるデータと書込制御信号のタイムチャート、
第５図は楽音制御信号生成のための低速演算周期と波形
生成のための高速演算周期とを示すタイムチャート、第
６図はタイミング信号発生回路のタイムチャート、第７
図はエンベロープ／キーコード生成回路のブロック図、
第８図はカウンタＢのタイムチャート、第９図はエンベ
ロープ／キーコード生成回路のフローチャート、第10図
は演算用タイミング信号発生回路の詳細図、第11図は指
数変換制御回路の詳細図、第12図は指数変換／位相角生
成回路のブロック図、第13図は指数変換回路の詳細図、
第14図は指数変換回路のタイムチャート、第15図はエン
ベロープレジスタの詳細図、第16図は周波数情報レジス
タの詳細図である。 12……エンベロープ／キーコード生成回路、15……波形
生成回路、74……指数変換回路、81……指数粗データRO
M、82、84……シフトレジスタ、83……指数細データRO
M、87、90……ゲート回路、88……加算器、89……フリ
ップフロップ。
図、第２図は音源LSIのブロック図、第３図は音源LSIの
インターフェース／制御部とエンベロープ／キーコード
生成回路による外部RAM占有の割振を示すタイムチャー
ト、第４図しCPUから音源LSIのインターフェース／制御
部に送られるデータと書込制御信号のタイムチャート、
第５図は楽音制御信号生成のための低速演算周期と波形
生成のための高速演算周期とを示すタイムチャート、第
６図はタイミング信号発生回路のタイムチャート、第７
図はエンベロープ／キーコード生成回路のブロック図、
第８図はカウンタＢのタイムチャート、第９図はエンベ
ロープ／キーコード生成回路のフローチャート、第10図
は演算用タイミング信号発生回路の詳細図、第11図は指
数変換制御回路の詳細図、第12図は指数変換／位相角生
成回路のブロック図、第13図は指数変換回路の詳細図、
第14図は指数変換回路のタイムチャート、第15図はエン
ベロープレジスタの詳細図、第16図は周波数情報レジス
タの詳細図である。 12……エンベロープ／キーコード生成回路、15……波形
生成回路、74……指数変換回路、81……指数粗データRO
M、82、84……シフトレジスタ、83……指数細データRO
M、87、90……ゲート回路、88……加算器、89……フリ
ップフロップ。
Claims (5)
- 【請求項１】直線データで表現される楽音制御信号を発
生する楽音制御信号発生回路手段（12）と、 指数データで表現される楽音制御信号に基づいて楽音波
形を生成する波形生成回路手段（15）と、 上記楽音制御信号発生回路手段からの直線データを上記
波形生成回路が使用する指数データに変換する指数変換
回路手段（74）と、 を備える楽音合成装置において、 上記指数変換回路手段が、 上記直線データの上位ビットデータでアドレッシングさ
れてこの上位ビットデータの指数変換値を出力する指数
粗データ記憶手段（81）と、 上記直線データの下位ビットデータでアドレッシングさ
れてこの下位ビットデータの指数変換値を出力する指数
細データ記憶手段（83）と、 上記指数粗データ記憶手段の出力と上記指数細データ記
憶手段の出力とを乗算することにより上記直線データの
指数変換値を算出する演算回路手段（82、84〜90）と、 を有することを特徴とする楽音合成装置。 - 【請求項２】実用新案登録請求の範囲第１項記載の楽音
合成装置において、上記直線データは直線エンベロープ
であることを特徴とする楽音合成装置。 - 【請求項３】実用新案登録請求の範囲第１項記載の楽音
合成装置において、上記直線データは直線キーコードで
あることを特徴とする楽音合成装置。 - 【請求項４】実用新案登録請求の範囲第１項記載の楽音
合成装置において、上記演算回路手段は乗算の実行のた
めのシフト回路手段（82、84）を含むことを特徴とする
楽音合成装置。 - 【請求項５】実用新案登録請求の範囲第１項記載の楽音
合成装置において、上記指数変換回路手段は、直線エン
ベロープの指数変換と直線キーコードの指数変換を時分
割で実行することを特徴とする楽音合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987157036U JPH0746960Y2 (ja) | 1987-10-14 | 1987-10-14 | 楽音合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987157036U JPH0746960Y2 (ja) | 1987-10-14 | 1987-10-14 | 楽音合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0160292U JPH0160292U (ja) | 1989-04-17 |
| JPH0746960Y2 true JPH0746960Y2 (ja) | 1995-10-25 |
Family
ID=31436120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987157036U Expired - Lifetime JPH0746960Y2 (ja) | 1987-10-14 | 1987-10-14 | 楽音合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746960Y2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5838998A (ja) * | 1981-08-31 | 1983-03-07 | ロ−ランド株式会社 | 波形信号合成装置 |
| JPS5932040A (ja) * | 1982-08-13 | 1984-02-21 | Nec Corp | 指数関数発生器 |
| JPS6115199A (ja) * | 1984-06-30 | 1986-01-23 | ヤマハ株式会社 | 楽音ピツチ制御装置 |
| JPS6132897A (ja) * | 1984-07-25 | 1986-02-15 | カシオ計算機株式会社 | 電子楽器 |
| JPS62177598A (ja) * | 1986-01-30 | 1987-08-04 | セイコーインスツルメンツ株式会社 | 楽音発生装置 |
-
1987
- 1987-10-14 JP JP1987157036U patent/JPH0746960Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0160292U (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5865493A (ja) | 波形発生装置 | |
| US4953437A (en) | Method and apparatus for digitally generating musical notes | |
| US4119005A (en) | System for generating tone source waveshapes | |
| US4256004A (en) | Electronic musical instrument of the harmonic synthesis type | |
| GB2091469A (en) | Electronic musical instrument forming tone waveforms by sampling | |
| USRE31648E (en) | System for generating tone source waveshapes | |
| JPH0563799B2 (ja) | ||
| JPS6217759B2 (ja) | ||
| JPS5839B2 (ja) | 電子楽器 | |
| JPS6175393A (ja) | 複音シンセサイザにおける拡張高調波装置 | |
| JPH036957Y2 (ja) | ||
| JPH0738956Y2 (ja) | 楽音合成装置 | |
| JPS61182097A (ja) | 電子楽器における雑音減少装置 | |
| JPS62245434A (ja) | 電子楽器の波形発生装置 | |
| JP2510090Y2 (ja) | 楽音信号発生装置 | |
| JP3636580B2 (ja) | 電子楽器の音源装置 | |
| JP2727451B2 (ja) | 楽音発生装置 | |
| US4811644A (en) | Electronic musical instrument for generation of inharmonic tones | |
| JPH0738955Y2 (ja) | 楽音合成装置 | |
| JPH0740195B2 (ja) | 電子楽器 | |
| JP3551992B2 (ja) | 電子楽器 | |
| JPS63264798A (ja) | デジタル楽音シンセサイザにおける適応計算装置 | |
| JPS5926790A (ja) | 楽器用組合せ楽音発生器 | |
| JPH0226237B2 (ja) | ||
| JPH0594194A (ja) | 楽音合成装置 |