JPH0740195B2 - 電子楽器 - Google Patents
電子楽器Info
- Publication number
- JPH0740195B2 JPH0740195B2 JP61236863A JP23686386A JPH0740195B2 JP H0740195 B2 JPH0740195 B2 JP H0740195B2 JP 61236863 A JP61236863 A JP 61236863A JP 23686386 A JP23686386 A JP 23686386A JP H0740195 B2 JPH0740195 B2 JP H0740195B2
- Authority
- JP
- Japan
- Prior art keywords
- phase angle
- frequency
- data
- musical instrument
- electronic musical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
- G10H7/04—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories in which amplitudes are read at varying rates, e.g. according to pitch
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は押鍵に対応した位相角データを累算し、該累算
結果で波形メモリをアドレスして楽音波形データを読出
す方式の電子楽器に関するものである。
結果で波形メモリをアドレスして楽音波形データを読出
す方式の電子楽器に関するものである。
従来、押鍵に対応した位相角データを累算し、この累算
結果で波形メモリをアドレスすることにより、楽音周波
数の波形データを読出す方式の電子楽器が多用されてい
る。この場合、ピツチずれ周波数を発生するため、位相
角データに対し少しピツチの異なる差分位相角データを
たし合せる方法が用いられている。このように位相角デ
ータを単純に加えるから原理的には問題ないが、加算器
が増加することとなり、回路規模が大きくなり、とくに
１チツプのLSI化が困難となるという問題点があつた。
結果で波形メモリをアドレスすることにより、楽音周波
数の波形データを読出す方式の電子楽器が多用されてい
る。この場合、ピツチずれ周波数を発生するため、位相
角データに対し少しピツチの異なる差分位相角データを
たし合せる方法が用いられている。このように位相角デ
ータを単純に加えるから原理的には問題ないが、加算器
が増加することとなり、回路規模が大きくなり、とくに
１チツプのLSI化が困難となるという問題点があつた。
第４図は従来例の説明図である。
同図において、基本周波数を決定する位相角データω１
を記憶し出力する位相角メモリ101の出力と、ピツチず
れ周波数を決定する差分位相角データΔω２を記憶し出
力する位相角メモリ102の出力とが、加算器103に入力さ
れ、ω１＋Δω２なる位相角データを出力する。
を記憶し出力する位相角メモリ101の出力と、ピツチず
れ周波数を決定する差分位相角データΔω２を記憶し出
力する位相角メモリ102の出力とが、加算器103に入力さ
れ、ω１＋Δω２なる位相角データを出力する。
この出力は、加算器104とレジスタ105により構成される
累算器107により、あるサンプリングクロツクで順次累
算され、周波数データＦ＝Ｆ＋（ω１＋Δω２）を出力
する。この出力は、波形メモリ106のアドレスとして入
力し、基本周波数に対しピツチのずれた波形データが読
出される。
累算器107により、あるサンプリングクロツクで順次累
算され、周波数データＦ＝Ｆ＋（ω１＋Δω２）を出力
する。この出力は、波形メモリ106のアドレスとして入
力し、基本周波数に対しピツチのずれた波形データが読
出される。
上記の構成では、ω＝ω１＋Δω2,Ｆ＝Ｆ＋ωとい
う方法が採られるが、この場合回路を構成するとバスラ
インが非常に多くなつてしまう。つまり、ωの項が構成
各段回路に必要となるからである。
う方法が採られるが、この場合回路を構成するとバスラ
インが非常に多くなつてしまう。つまり、ωの項が構成
各段回路に必要となるからである。
これに対し、本発明者は、＝＋ω1,＝＋Δ
ω２の２回の累算を同じ累算器により演算サイクルを制
御するだけで異なる周波数を容易に発生することが可能
となることを考えた。
ω２の２回の累算を同じ累算器により演算サイクルを制
御するだけで異なる周波数を容易に発生することが可能
となることを考えた。
本発明の目的は、異なる位相角データを２回の累算手段
で処理できるようにして、回路方式を簡単化した電子楽
器を提供することにある。
で処理できるようにして、回路方式を簡単化した電子楽
器を提供することにある。
前記目的を達成するため、本発明においては、押鍵に対
応した位相角データを累算し、該累算結果で波形メモリ
をアドレスすることにより楽音周波数の波形データを読
出す方式の電子楽器において、基本周波数F1を決定する
基本位相角データω１と該周波数に対しピツチのずれた
周波数F2（F2＝F1＋ΔF2）を決定する差分位相角データ
Δω２を記憶し時分割で出力する位相角記憶手段と、前
記位相角データを時分割で累算する累算手段と、該累算
結果を一時記憶し後で読出す周波数記憶手段と、該記憶
手段の読出しと前記位相角記憶手段を制御し演算サイク
ルを制御する制御手段とを具備し、F2＝F2＋ω１とF2＝
F2＋Δω２を時分割で２度累算することにより基本周波
数に対しΔF2だけピツチのずれた周波数を得るものであ
る。
応した位相角データを累算し、該累算結果で波形メモリ
をアドレスすることにより楽音周波数の波形データを読
出す方式の電子楽器において、基本周波数F1を決定する
基本位相角データω１と該周波数に対しピツチのずれた
周波数F2（F2＝F1＋ΔF2）を決定する差分位相角データ
Δω２を記憶し時分割で出力する位相角記憶手段と、前
記位相角データを時分割で累算する累算手段と、該累算
結果を一時記憶し後で読出す周波数記憶手段と、該記憶
手段の読出しと前記位相角記憶手段を制御し演算サイク
ルを制御する制御手段とを具備し、F2＝F2＋ω１とF2＝
F2＋Δω２を時分割で２度累算することにより基本周波
数に対しΔF2だけピツチのずれた周波数を得るものであ
る。
〔作用〕 上記手順とすることにより、F2＝F2＋ω１とF2＝F2＋Δ
ω２とは２回の累算を同一手段により処理できるから、
回路方式が簡単となりLSI化することが容易となる。こ
れは通常の時分割とは基本的に異なる思想であり、スペ
ース分割の回路構成を時間分割構成に変換し、スペース
回路を簡単化するものである。
ω２とは２回の累算を同一手段により処理できるから、
回路方式が簡単となりLSI化することが容易となる。こ
れは通常の時分割とは基本的に異なる思想であり、スペ
ース分割の回路構成を時間分割構成に変換し、スペース
回路を簡単化するものである。
第１図は本発明の基本構成の説明図である。
まず、位相角メモリ201より読出される基本位相角デー
タω１は加算器203に入力される。一方周波数データを
一時記憶するレジスタ205の出力が同時に加算器203に入
力されＦ′＝Ｆ＋ω１が実行される。この出力は、次の
加算器204に入力される。一方、位相角メモリ202より出
力される差分位相角データΔω２が加算器204に入力さ
れる。これにより、周波数データＦ＝Ｆ′＋Δω２が実
行される。つまり加算器203,加算器204,レジスタ205に
より累算器207が構成され、Ｆ＝（Ｆ＋ω１）＋Δω２
なる演算が実行される。この出力は波形メモリ206のア
ドレスとして入力し、基本周波数に対しピツチのずれた
波形データが読出される。
タω１は加算器203に入力される。一方周波数データを
一時記憶するレジスタ205の出力が同時に加算器203に入
力されＦ′＝Ｆ＋ω１が実行される。この出力は、次の
加算器204に入力される。一方、位相角メモリ202より出
力される差分位相角データΔω２が加算器204に入力さ
れる。これにより、周波数データＦ＝Ｆ′＋Δω２が実
行される。つまり加算器203,加算器204,レジスタ205に
より累算器207が構成され、Ｆ＝（Ｆ＋ω１）＋Δω２
なる演算が実行される。この出力は波形メモリ206のア
ドレスとして入力し、基本周波数に対しピツチのずれた
波形データが読出される。
この回路構成数は基本的に第４図の回路構成数と同一で
はあるが、その演算ルーチンが全く異なつている。すな
わち、第４図の両加算器103,104の演算ルーチンが別々
であるのに対し、第１図の両加算器203,204の演算ルー
チンは共通単一である。従つて、第１図は時分割演算回
路に展開するのに適した回路構成となつている。
はあるが、その演算ルーチンが全く異なつている。すな
わち、第４図の両加算器103,104の演算ルーチンが別々
であるのに対し、第１図の両加算器203,204の演算ルー
チンは共通単一である。従つて、第１図は時分割演算回
路に展開するのに適した回路構成となつている。
第２図は本発明の実施例の構成説明図である。
基本位相角データω１と差分位相角データΔω２を記憶
する位相角メモリ301はアドレス制御回路302により制御
され、各位相角データが時分割的に読出される。この位
相角データは、加算器303とレジスタ304により構成され
る累算器306に入力される。また、レジスタ304はアドレ
ス制御回路302により書込み読出しアドレスが制御され
る。累算器306の出力は波形メモリ305のアドレスとして
入力し、所望の周波数の波形データが読出される。
する位相角メモリ301はアドレス制御回路302により制御
され、各位相角データが時分割的に読出される。この位
相角データは、加算器303とレジスタ304により構成され
る累算器306に入力される。また、レジスタ304はアドレ
ス制御回路302により書込み読出しアドレスが制御され
る。累算器306の出力は波形メモリ305のアドレスとして
入力し、所望の周波数の波形データが読出される。
まず演算は、基本位相角データω１が累算器306に入力
し、以前の周波数データF2に対しF2＝F2＋ω１が実行さ
れ、一時レジスタ304に記憶される。次に差分位相角デ
ータΔω２が累算器306に入力し、F2＝F2＋Δω２なる
演算が実行される。このように２回に分けて累算を実行
することにより、F2＝F2＋ω１＋Δω２なる周波数デー
タが演算される。
し、以前の周波数データF2に対しF2＝F2＋ω１が実行さ
れ、一時レジスタ304に記憶される。次に差分位相角デ
ータΔω２が累算器306に入力し、F2＝F2＋Δω２なる
演算が実行される。このように２回に分けて累算を実行
することにより、F2＝F2＋ω１＋Δω２なる周波数デー
タが演算される。
また、これとは別に基本周波数の演算はF1＝F1＋ω１な
る演算を別の演算タイミングで実行することにより実現
される。これらの演算制御はアドレス制御回路302によ
り行なわれ、同一回路上で複数の周波数データを演算す
ることが可能となる。
る演算を別の演算タイミングで実行することにより実現
される。これらの演算制御はアドレス制御回路302によ
り行なわれ、同一回路上で複数の周波数データを演算す
ることが可能となる。
第３図は、本発明の他の実施例の構成説明図である。
位相角データは発音チヤンネルやその種類により大きな
メモリとなる。
メモリとなる。
通常位相角データは、電子楽器の音域をカバーし、その
セントエラーを小さくするためには、24ビツト程度必要
となる。しかし、周辺回路に８ビツトCPU等を用いた場
合、１音について、基本周波数に３バイト，差分周波数
に３バイトの計６バイトとなり、データ転送時間が問題
となる。
セントエラーを小さくするためには、24ビツト程度必要
となる。しかし、周辺回路に８ビツトCPU等を用いた場
合、１音について、基本周波数に３バイト，差分周波数
に３バイトの計６バイトとなり、データ転送時間が問題
となる。
このために、本実施例においては、位相角データを浮動
小数点形式のデータとし、たとえば仮数部11ビツト，指
数部３ビツト，サインビツト１ビツトの計16ビツトで表
現するものとする。これにより、データ数は４バイトと
なりデータ転送時間の短縮が計られる。また、サインビ
ツトはマイナスの周波数を発生させることにより、Ｆ＝
F1±ΔF2で表わされるようにプラス・マイナスの差分ピ
ツチを実現することが可能となる。
小数点形式のデータとし、たとえば仮数部11ビツト，指
数部３ビツト，サインビツト１ビツトの計16ビツトで表
現するものとする。これにより、データ数は４バイトと
なりデータ転送時間の短縮が計られる。また、サインビ
ツトはマイナスの周波数を発生させることにより、Ｆ＝
F1±ΔF2で表わされるようにプラス・マイナスの差分ピ
ツチを実現することが可能となる。
位相角メモリ401に浮動小数点形式で記憶された位相角
データは、アドレス制御回路402により読出され、固定
小数点変換器（Fl→Fix）403により、浮動小数点から固
定小数点へ変換される。
データは、アドレス制御回路402により読出され、固定
小数点変換器（Fl→Fix）403により、浮動小数点から固
定小数点へ変換される。
この出力は、加減算器404とレジスタ405により構成され
る累算器407に入力され、この出力が波形メモリ406のア
ドレスとして入力し、所望の周波数の波形データが読出
される。演算サイクルは第２図と同様である。
る累算器407に入力され、この出力が波形メモリ406のア
ドレスとして入力し、所望の周波数の波形データが読出
される。演算サイクルは第２図と同様である。
このように、時分割で演算することにより、固定小数点
変換器も１個で済むことになる。
変換器も１個で済むことになる。
さらに前述の演算において、F2＝F2＋ω１なる基本位相
角の演算を実行しないよう制御すれば、ピツチずれ周波
数は基本周波数に対してのものではなく独立した周波数
として、演算することも可能である。
角の演算を実行しないよう制御すれば、ピツチずれ周波
数は基本周波数に対してのものではなく独立した周波数
として、演算することも可能である。
以上説明したように、本発明によれば、異なる周波数を
発生するために、従来の周波数変換の構成を脱却し、同
一演算ルーチンを用いて２回累算するという手法を用い
ることにより、簡単な回路方式とすることができ、１チ
ツプLSI化等の構成に寄与するところが大きいものであ
る。
発生するために、従来の周波数変換の構成を脱却し、同
一演算ルーチンを用いて２回累算するという手法を用い
ることにより、簡単な回路方式とすることができ、１チ
ツプLSI化等の構成に寄与するところが大きいものであ
る。
第１図は本発明の基本構成の説明図、第２図は本発明の
実施例の構成説明図、第３図は本発明の他の実施例の構
成説明図、第４図は従来例の説明図であり、図中201,20
2,301,401は位相角データ回路、203,204,303,404は加算
器、205,304,405はレジスタ、206,305,406は波形メモ
リ、207,306,407は累算器、302,402はアドレス制御回
路、403はFl→Fix変換器を示す。
実施例の構成説明図、第３図は本発明の他の実施例の構
成説明図、第４図は従来例の説明図であり、図中201,20
2,301,401は位相角データ回路、203,204,303,404は加算
器、205,304,405はレジスタ、206,305,406は波形メモ
リ、207,306,407は累算器、302,402はアドレス制御回
路、403はFl→Fix変換器を示す。
Claims (4)
- 【請求項１】押鍵に対応した位相角データを累算し、該
累算結果で波形メモリをアドレスすることにより楽音周
波数の波形データを読出す方式の電子楽器において、基
本周波数F1を決定する基本位相角データω１と該周波数
に対しピツチのずれた周波数F2（F2＝F1＋ΔF2）を決定
する差分位相角データΔω２を記憶し時分割で出力する
位相角記憶手段と、前記位相角データを時分割で累算す
る累算手段と、該累算結果を一時記憶し後で読出す周波
数記憶手段と、該記憶手段の読出しと前記位相角記憶手
段を制御し演算サイクルを制御する制御手段とを具備
し、F2＝F2＋ω１とF2＝F2＋Δω２を時分割で２度累算
することにより基本周波数に対しΔF2だけピツチのずれ
た周波数を得ることを特徴とする電子楽器。 - 【請求項２】前記位相角記憶手段に記憶されるデータが
指数部Ｐと仮数部ＭによりＭ×２-Pで表される浮動小数
点形式データであり、読出された出力を固定小数点の位
相角データに変換する固定小数点変換手段を含むことを
特徴とする特許請求の範囲第１項記載の電子楽器。 - 【請求項３】前記位相角記憶手段に記憶されるデータが
マイナス値を含むことを特徴とする特許請求の範囲第１
項記載の電子楽器。 - 【請求項４】前記演算サイクルにおいて、F2＝F2＋ω１
の演算を実行しないかまたは無効とし、これにより周波
数ΔF2を基本周波数F1とは独立した周波数とすることを
特徴とする特許請求の範囲第１項記載の電子楽器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236863A JPH0740195B2 (ja) | 1986-10-04 | 1986-10-04 | 電子楽器 |
| US07/102,348 US4936179A (en) | 1986-10-04 | 1987-09-29 | Electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236863A JPH0740195B2 (ja) | 1986-10-04 | 1986-10-04 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6391696A JPS6391696A (ja) | 1988-04-22 |
| JPH0740195B2 true JPH0740195B2 (ja) | 1995-05-01 |
Family
ID=17006914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61236863A Expired - Lifetime JPH0740195B2 (ja) | 1986-10-04 | 1986-10-04 | 電子楽器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4936179A (ja) |
| JP (1) | JPH0740195B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2766662B2 (ja) * | 1989-03-15 | 1998-06-18 | 株式会社河合楽器製作所 | 楽音発生装置の波形データ読み出し装置及び波形データ読み出し方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3610806A (en) * | 1969-10-30 | 1971-10-05 | North American Rockwell | Adaptive sustain system for digital electronic organ |
| US3978755A (en) * | 1974-04-23 | 1976-09-07 | Allen Organ Company | Frequency separator for digital musical instrument chorus effect |
| JPS5337006B2 (ja) * | 1974-05-31 | 1978-10-06 | ||
| JPS5858679B2 (ja) * | 1975-12-16 | 1983-12-26 | ヤマハ株式会社 | デンシガツキ |
| JPS592034B2 (ja) * | 1977-05-20 | 1984-01-17 | ヤマハ株式会社 | 電子楽器 |
| US4338844A (en) * | 1979-02-17 | 1982-07-13 | Kabushiki Kaisha Kawai Gakki Seisakusho | Tone source circuit for electronic musical instruments |
| JPS5776634A (en) * | 1980-10-31 | 1982-05-13 | Hitachi Ltd | Digital signal processor |
| JPS59226391A (ja) * | 1983-06-08 | 1984-12-19 | ヤマハ株式会社 | 電子楽器 |
| US4611522A (en) * | 1984-04-10 | 1986-09-16 | Nippon Gakki Seizo Kabushiki Kaisha | Tone wave synthesizing apparatus |
-
1986
- 1986-10-04 JP JP61236863A patent/JPH0740195B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-29 US US07/102,348 patent/US4936179A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6391696A (ja) | 1988-04-22 |
| US4936179A (en) | 1990-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5865493A (ja) | 波形発生装置 | |
| US5430667A (en) | Hardware arrangement for fast fourier transform having improved addressing techniques | |
| JPH0740195B2 (ja) | 電子楽器 | |
| JPH0746960Y2 (ja) | 楽音合成装置 | |
| JPH0738956Y2 (ja) | 楽音合成装置 | |
| JPH0738955Y2 (ja) | 楽音合成装置 | |
| JP2797137B2 (ja) | 電子楽器用処理装置 | |
| JPH06348262A (ja) | 信号処理装置 | |
| JPS6361706B2 (ja) | ||
| JPS62245434A (ja) | 電子楽器の波形発生装置 | |
| JP3022186B2 (ja) | デジタル信号処理装置 | |
| JP2527652Y2 (ja) | 楽音合成装置 | |
| JPH0460723A (ja) | デジタルマイクロコンピュータ | |
| JPS5844551A (ja) | デ−タ書込み制御方式 | |
| JP3180351B2 (ja) | エフェクト装置 | |
| JPH0460725A (ja) | デジタルマイクロコンピュータ | |
| SU922735A1 (ru) | Устройство дл вычислени квадратного корн | |
| JPS6211970A (ja) | アドレス発生回路 | |
| JPH03184403A (ja) | 信号発生回路 | |
| JPH0460746A (ja) | デジタルマイクロコンピュータ | |
| JPH0991135A (ja) | 演算処理装置および命令変換装置 | |
| JP2001100991A (ja) | ディジタル信号処理装置 | |
| JPH0460744A (ja) | デジタルマイクロコンピュータ | |
| JPS6343760B2 (ja) | ||
| JPH0460722A (ja) | デジタルマイクロコンピュータ |