JPH0746973Y2 - 温度補償電圧増幅器 - Google Patents
温度補償電圧増幅器Info
- Publication number
- JPH0746973Y2 JPH0746973Y2 JP1986052078U JP5207886U JPH0746973Y2 JP H0746973 Y2 JPH0746973 Y2 JP H0746973Y2 JP 1986052078 U JP1986052078 U JP 1986052078U JP 5207886 U JP5207886 U JP 5207886U JP H0746973 Y2 JPH0746973 Y2 JP H0746973Y2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- voltage
- circuit
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 43
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、電界効果トランジスタ等の半導体素子を用い
た温度補償電圧増幅器に関するものである。
た温度補償電圧増幅器に関するものである。
（従来の技術） 従来の電界効果トランジスタ等の（以下FETという）半
導体素子を用いた電圧増幅器は、文献電子通信学会技術
研究報告SSD84-115p・ｐ・89-96に開示されている。
導体素子を用いた電圧増幅器は、文献電子通信学会技術
研究報告SSD84-115p・ｐ・89-96に開示されている。
第４図に従来の電圧増幅器の構成例を示す。この電圧増
幅器は、ディプレッション形FET（以下D-FETという）q1
1,q12,q13及びレベルシフトを行うショットキダイオー
ドS11で構成される。この電圧増幅器は入力端子I1に加
えた信号をD-FETq11,q12により構成される反転増幅回路
で増幅し、その出力をショットキダイオードS11を通し
てレベルシフトを行い出力し、次段のバッファ回路等に
入力する。従って、電圧増幅器の11の電位は、端子Ｖ
の電源電圧と、ショットキダイオードS11によるレベル
シフト量に依存する。通常、ショットキダイオードS11
によるレベルシフト量は、ショットキダイオードS11の
立ち上がり電圧0.6V程度である。このとき、11の電位
が、バッファ回路等、次段の回路の論理しきい値に等し
くなる入力端子I1への入力電圧を中心とした信号に対し
て電圧利得は最も大きくなる。
幅器は、ディプレッション形FET（以下D-FETという）q1
1,q12,q13及びレベルシフトを行うショットキダイオー
ドS11で構成される。この電圧増幅器は入力端子I1に加
えた信号をD-FETq11,q12により構成される反転増幅回路
で増幅し、その出力をショットキダイオードS11を通し
てレベルシフトを行い出力し、次段のバッファ回路等に
入力する。従って、電圧増幅器の11の電位は、端子Ｖ
の電源電圧と、ショットキダイオードS11によるレベル
シフト量に依存する。通常、ショットキダイオードS11
によるレベルシフト量は、ショットキダイオードS11の
立ち上がり電圧0.6V程度である。このとき、11の電位
が、バッファ回路等、次段の回路の論理しきい値に等し
くなる入力端子I1への入力電圧を中心とした信号に対し
て電圧利得は最も大きくなる。
（考案が解決しようとする問題点） しかしながら、このような構成の電圧増幅器では、周囲
温度が変化した時FET特性及びショットキダイオード特
性が変化して、動作点が移動し、電圧増幅器の電圧利得
が小さくなるという問題点があった。
温度が変化した時FET特性及びショットキダイオード特
性が変化して、動作点が移動し、電圧増幅器の電圧利得
が小さくなるという問題点があった。
そこで本考案は、以上述べた問題点に対し温度補償を行
うための回路を設け、温度変化による動作点の移動を小
さくし、広い周囲温度範囲に対し利得の大きな電圧増幅
器を提供することを目的とする。
うための回路を設け、温度変化による動作点の移動を小
さくし、広い周囲温度範囲に対し利得の大きな電圧増幅
器を提供することを目的とする。
（問題点を解決するための手段） 本考案は、上記問題点を解決するため、 Ｎ個（ただし、Ｎは１以上の任意の整数）のダイオード
を直列接続したレベルシフトダイオード及び複数の電界
効果トランジスタを有する電圧増幅回路部と、 電圧増幅回路部に定電圧を供給し、かつ、温度補償機能
を有する温度補償回路部とを備えてなる温度補償電圧増
幅器において、 温度補償回路部は、ディプレッション型の第１電界効果
トランジスタとディプレッション型の第２電界効果トラ
ンジスタとＮ個より多い個数のダイオードが直列接続さ
れた第１の整流回路とを備え、 電圧増幅回路部は、増幅回路を構成する負荷素子と第３
電界効果トランジスタと、レベルシフト回路を構成する
第４電界効果トランジスタと第５電界効果トランジスタ
とＮ個のダイオードが直列接続された第２の整流回路と
を備え、 第１電界効果トランジスタと前記第２電界効果トランジ
スタとのドレインは外部定電圧電源に接続され、 第１の整流回路の順バイアス時の正極は、第１電界効果
トランジスタのゲート、ソース及び第２電界効果トラン
ジスタのゲートに接続され、 第１の整流回路の順バイアス時の負極は接地され、 第２電界効果トランジスタのソースは、電圧増幅回路部
の負荷素子の一方の端及び第４電界効果トランジスタの
ドレインに接続され、 負荷素子の他方の端及び第３電界効果トランジスタのド
レインは、第４電界効果トランジスタのゲートに接続さ
れ、 第３電界効果トランジスタのゲートは、信号入力端子に
接続され、 第４電界効果トランジスタのソースは、第２の整流回路
の順バイアス時の正極に接続され、 第２の整流回路の順バイアス時の負極は、信号出力端子
と第５電界効果トランジスタのドレインに接続され、 第５電界効果トランジスタのゲートは制御入力端子に接
続されるか又は接地され、ソースは接地されてなること
を特徴とする。
を直列接続したレベルシフトダイオード及び複数の電界
効果トランジスタを有する電圧増幅回路部と、 電圧増幅回路部に定電圧を供給し、かつ、温度補償機能
を有する温度補償回路部とを備えてなる温度補償電圧増
幅器において、 温度補償回路部は、ディプレッション型の第１電界効果
トランジスタとディプレッション型の第２電界効果トラ
ンジスタとＮ個より多い個数のダイオードが直列接続さ
れた第１の整流回路とを備え、 電圧増幅回路部は、増幅回路を構成する負荷素子と第３
電界効果トランジスタと、レベルシフト回路を構成する
第４電界効果トランジスタと第５電界効果トランジスタ
とＮ個のダイオードが直列接続された第２の整流回路と
を備え、 第１電界効果トランジスタと前記第２電界効果トランジ
スタとのドレインは外部定電圧電源に接続され、 第１の整流回路の順バイアス時の正極は、第１電界効果
トランジスタのゲート、ソース及び第２電界効果トラン
ジスタのゲートに接続され、 第１の整流回路の順バイアス時の負極は接地され、 第２電界効果トランジスタのソースは、電圧増幅回路部
の負荷素子の一方の端及び第４電界効果トランジスタの
ドレインに接続され、 負荷素子の他方の端及び第３電界効果トランジスタのド
レインは、第４電界効果トランジスタのゲートに接続さ
れ、 第３電界効果トランジスタのゲートは、信号入力端子に
接続され、 第４電界効果トランジスタのソースは、第２の整流回路
の順バイアス時の正極に接続され、 第２の整流回路の順バイアス時の負極は、信号出力端子
と第５電界効果トランジスタのドレインに接続され、 第５電界効果トランジスタのゲートは制御入力端子に接
続されるか又は接地され、ソースは接地されてなること
を特徴とする。
１個以上のダイオードを直列接続したレベルシフトダイ
オード及び複数の電界効果トランジスタを有する電圧増
幅回路の定電圧供給源として、以上説明したように温度
補償機能を有する温度補償回路を設けたので、温度が高
くなると、レベルシフトダイオードによるレベルシフト
量は小さくなり電圧増幅回路の出力電圧が大きくなる
が、温度補償回路の整流回路の動作点電圧は低くなり増
幅回路の電源電圧を下げ、増幅回路の出力電圧を小さく
するように働き、温度が低くなると、レベルシフトダイ
オードによるレジルシフト量は大きくなり電圧増幅回路
の出力電圧は小さくなるが、温度補償回路の整流回路の
動作点電圧は高くなり増幅回路の電源電圧を上げ、増幅
回路の出力電圧を大きくするように働くため温度補償回
路として働く。
オード及び複数の電界効果トランジスタを有する電圧増
幅回路の定電圧供給源として、以上説明したように温度
補償機能を有する温度補償回路を設けたので、温度が高
くなると、レベルシフトダイオードによるレベルシフト
量は小さくなり電圧増幅回路の出力電圧が大きくなる
が、温度補償回路の整流回路の動作点電圧は低くなり増
幅回路の電源電圧を下げ、増幅回路の出力電圧を小さく
するように働き、温度が低くなると、レベルシフトダイ
オードによるレジルシフト量は大きくなり電圧増幅回路
の出力電圧は小さくなるが、温度補償回路の整流回路の
動作点電圧は高くなり増幅回路の電源電圧を上げ、増幅
回路の出力電圧を大きくするように働くため温度補償回
路として働く。
（実施例） 第１図は本考案の実施例を説明するための温度補償電圧
増幅器の回路図、第２図は温度補償電圧増幅器の動作説
明図、第３図はショットキダイオードの電流−電圧特性
図、第４図は従来の電圧増幅器の回路図である。以下図
面に沿って本考案の１実施例につき説明する。
増幅器の回路図、第２図は温度補償電圧増幅器の動作説
明図、第３図はショットキダイオードの電流−電圧特性
図、第４図は従来の電圧増幅器の回路図である。以下図
面に沿って本考案の１実施例につき説明する。
第１図に示すように、本考案の温度補償電圧増幅器は、
D-FETq21及びq22とショットキダイオードS21,S22及びS2
3とからなる温度補償回路部Ａと、D-FETq23,q24,q25及
びq26とショットキダイオードS26とからなる電圧増幅回
路部Ｂから構成され、信号Ｇ及びＶはそれぞれ共通端子
及び定電圧電源端子を表わし、信号T1,T2及びT3は端子
を表わす。
D-FETq21及びq22とショットキダイオードS21,S22及びS2
3とからなる温度補償回路部Ａと、D-FETq23,q24,q25及
びq26とショットキダイオードS26とからなる電圧増幅回
路部Ｂから構成され、信号Ｇ及びＶはそれぞれ共通端子
及び定電圧電源端子を表わし、信号T1,T2及びT3は端子
を表わす。
温度補償回路部Ａにおいて、D-FETq21とq22とのドレイ
ンは定電圧電源端子Ｖに接続され、D-FETq21のゲートと
ソース及びD-FETq22のゲートはショットキダイオードS2
1の順バイアス時の正極に接続され、ショットキダイオ
ードS21の順バイアス時の負極とショットキダイオードS
22の順バイアス時の正極は接続されショットキダイオー
ドS22の順バイアス時の負極とショットキダイオードS23
の順バイアス時の正極は接続され、ショットキダイオー
ドS23の順バイアス時の負極は共通端子Ｇに接続され、D
-FETq22のソースは、電圧増幅回路部Ｂの定電圧電源端
子として、電圧増幅回路部ＢのD-FETq23とD-FETq25のド
レインに接続される。電圧増幅回路部Ｂにおいて、D-FE
Tq23のゲートとソースとD-FETq24のドレインはD-FETq25
のゲートに接続され、D-FETq24のゲートは信号入力端子
I2に接続され、ソースは共通端子Ｇに接続され、D-FETq
25のソースはショットキダイオードS26の順バイアス時
の正極に接続され、ショットキダイオードS26の順バイ
アス時の負極とD-FETq26のドレインは、電圧増幅回路部
Ｂの出力端子21に接続され、ゲートとソースは共通端
子Ｇに接続される。
ンは定電圧電源端子Ｖに接続され、D-FETq21のゲートと
ソース及びD-FETq22のゲートはショットキダイオードS2
1の順バイアス時の正極に接続され、ショットキダイオ
ードS21の順バイアス時の負極とショットキダイオードS
22の順バイアス時の正極は接続されショットキダイオー
ドS22の順バイアス時の負極とショットキダイオードS23
の順バイアス時の正極は接続され、ショットキダイオー
ドS23の順バイアス時の負極は共通端子Ｇに接続され、D
-FETq22のソースは、電圧増幅回路部Ｂの定電圧電源端
子として、電圧増幅回路部ＢのD-FETq23とD-FETq25のド
レインに接続される。電圧増幅回路部Ｂにおいて、D-FE
Tq23のゲートとソースとD-FETq24のドレインはD-FETq25
のゲートに接続され、D-FETq24のゲートは信号入力端子
I2に接続され、ソースは共通端子Ｇに接続され、D-FETq
25のソースはショットキダイオードS26の順バイアス時
の正極に接続され、ショットキダイオードS26の順バイ
アス時の負極とD-FETq26のドレインは、電圧増幅回路部
Ｂの出力端子21に接続され、ゲートとソースは共通端
子Ｇに接続される。
第１図に示した温度補償電圧増幅器において、温度補償
回路部Ａは、ショットキダイオードS21,S22,S23により
基準電位を得る定電圧電源回路であり、定電圧電源端子
Ｖに5V程度の電圧を加えると、D-FETq21からショットキ
ダイオードS21,S22,S23に電流が流れ、端子T1の電位
は、ショットキダイオードの立ち上がり電圧の３倍すな
わち1.8V程度の値となる。この時電圧増幅回路部ＢのD-
FETq23,q25のドレインは端子T1とほぼ同じ電位となる。
回路部Ａは、ショットキダイオードS21,S22,S23により
基準電位を得る定電圧電源回路であり、定電圧電源端子
Ｖに5V程度の電圧を加えると、D-FETq21からショットキ
ダイオードS21,S22,S23に電流が流れ、端子T1の電位
は、ショットキダイオードの立ち上がり電圧の３倍すな
わち1.8V程度の値となる。この時電圧増幅回路部ＢのD-
FETq23,q25のドレインは端子T1とほぼ同じ電位となる。
入力端子I2に加えた信号はD-FETq23,q24で構成される反
転増幅器により増幅され、D-FETq25を用いたソースホロ
ワに入力される。ここで端子T2に生じる反転増幅器の出
力電位と端子T3に生じる電位はほぼ等しい。端子T2及び
T3における入出力特性曲線を第２図ｌに示す。このあと
ショットキダイオードS26によりT3の電位よりショット
キダイオードの立ち上がり電圧0.6V程度小さな電圧が出
力端子21に生じる。出力端子21における入出力特性
曲線を第２図ｍに示す。ただし、出力端子21の電位
は、この出力端子21に接続される次段回路のショット
キゲートの立ち上がり電圧Vfより大きくはならない。例
えば次段回路として、スーパバッファ回路を接続した場
合、このスーパバッファ回路の出力端子には温度補償増
幅器の出力端子21とは逆相の信号が、第２図の曲線ｎ
に示されるような入出力特性を有して出力される。第２
図において、曲線ｍと曲線ｎとの交点ｐはスーパバッフ
ァ回路の論理しきい値でありｐにおける入力電圧Vpを中
心とした入力信号に対し、この温度補償増幅器の電圧利
得は最大となる。
転増幅器により増幅され、D-FETq25を用いたソースホロ
ワに入力される。ここで端子T2に生じる反転増幅器の出
力電位と端子T3に生じる電位はほぼ等しい。端子T2及び
T3における入出力特性曲線を第２図ｌに示す。このあと
ショットキダイオードS26によりT3の電位よりショット
キダイオードの立ち上がり電圧0.6V程度小さな電圧が出
力端子21に生じる。出力端子21における入出力特性
曲線を第２図ｍに示す。ただし、出力端子21の電位
は、この出力端子21に接続される次段回路のショット
キゲートの立ち上がり電圧Vfより大きくはならない。例
えば次段回路として、スーパバッファ回路を接続した場
合、このスーパバッファ回路の出力端子には温度補償増
幅器の出力端子21とは逆相の信号が、第２図の曲線ｎ
に示されるような入出力特性を有して出力される。第２
図において、曲線ｍと曲線ｎとの交点ｐはスーパバッフ
ァ回路の論理しきい値でありｐにおける入力電圧Vpを中
心とした入力信号に対し、この温度補償増幅器の電圧利
得は最大となる。
次に周囲温度を変化させた時のショットキダイオードの
電流−電圧特性を第３図に示す。温度が高くなると同一
電流に対する動作点電圧は小さくなる。従って温度が高
くなると、レベルシフトを行うショットキダイオードS2
6（第１図参照）によるレベルシフト量は小さくなり第
２図に示した入力電圧Vpを、正の方向にずらすように働
く。この時同時に第１図に示した温度補償回路部Ａにお
けるショットキダイオードS21,S22,S23の動作点電圧は
低くなり、電圧増幅回路部ＢのD-FETQ23,Q25のドレイン
の電圧を下げ入力電圧Vpを負の方向にずらすように働き
温度上昇による入力電圧VPの移動に対して、温度補償を
行なう。一方、温度が低くなると、第１図に示したショ
ットキダイオードS26のレベルシフト量は大きくなり入
力電圧Vpを負の方向にずらすように働くが、同時に第１
図に示した温度補償回路部ＡのショットキダイオードS2
1,S22,S23によりD-FETQ23,Q25のドレインの電圧は高く
なり入力電圧Vpを正の移動させるように働き、温度下降
による入力電圧VPの移動に対して、温度補償を行なうこ
とができる。
電流−電圧特性を第３図に示す。温度が高くなると同一
電流に対する動作点電圧は小さくなる。従って温度が高
くなると、レベルシフトを行うショットキダイオードS2
6（第１図参照）によるレベルシフト量は小さくなり第
２図に示した入力電圧Vpを、正の方向にずらすように働
く。この時同時に第１図に示した温度補償回路部Ａにお
けるショットキダイオードS21,S22,S23の動作点電圧は
低くなり、電圧増幅回路部ＢのD-FETQ23,Q25のドレイン
の電圧を下げ入力電圧Vpを負の方向にずらすように働き
温度上昇による入力電圧VPの移動に対して、温度補償を
行なう。一方、温度が低くなると、第１図に示したショ
ットキダイオードS26のレベルシフト量は大きくなり入
力電圧Vpを負の方向にずらすように働くが、同時に第１
図に示した温度補償回路部ＡのショットキダイオードS2
1,S22,S23によりD-FETQ23,Q25のドレインの電圧は高く
なり入力電圧Vpを正の移動させるように働き、温度下降
による入力電圧VPの移動に対して、温度補償を行なうこ
とができる。
さらに、第１図では温度補償回路部の整流回路のダイオ
ードの段数は３段で、電圧増幅回路部の整流回路のダイ
オードの段数１段より多い。このように、温度補償回路
部の整流回路のダイオードの段数を電圧増幅回路部の整
流回路の段数より多くすると、温度が上昇したとき、第
１図の電界効果トランジスタq22およびq25の閾値電圧が
低下することによる第１図のノードT3の電圧の上昇、ま
たは、温度が下降したとき、電界効果トランジスタq22
およびq25の閾値電圧が上昇することによる第１図のノ
ードT3の電圧の下降を、第１図のダイオードS26による
特性の温度変動と同時に補償し、有効な温度補償が可能
となる。
ードの段数は３段で、電圧増幅回路部の整流回路のダイ
オードの段数１段より多い。このように、温度補償回路
部の整流回路のダイオードの段数を電圧増幅回路部の整
流回路の段数より多くすると、温度が上昇したとき、第
１図の電界効果トランジスタq22およびq25の閾値電圧が
低下することによる第１図のノードT3の電圧の上昇、ま
たは、温度が下降したとき、電界効果トランジスタq22
およびq25の閾値電圧が上昇することによる第１図のノ
ードT3の電圧の下降を、第１図のダイオードS26による
特性の温度変動と同時に補償し、有効な温度補償が可能
となる。
尚、本考案の温度補償電圧増幅器は、第１図に示した回
路構成に限定するものではなく、電圧増幅回路部Ｂは、
１個以上のダイオードを直列接続したレベルシフトダイ
オード及び複数の電界効果トランジスタを有する電圧増
幅回路であればよい。
路構成に限定するものではなく、電圧増幅回路部Ｂは、
１個以上のダイオードを直列接続したレベルシフトダイ
オード及び複数の電界効果トランジスタを有する電圧増
幅回路であればよい。
（考案の効果） 以上詳細に説明したように、本考案によれば、周囲温度
が変化しても、入力電圧を一定に保つことができ且つ電
圧利得が減少しない温度補償電圧増幅器を得ることがで
きる。
が変化しても、入力電圧を一定に保つことができ且つ電
圧利得が減少しない温度補償電圧増幅器を得ることがで
きる。
第１図はこの考案の実施例を説明するための温度補償電
圧増幅器の回路図、第２図は温度補償電圧増幅器の動作
説明図、第３図はショットキダイオードの電流−電圧特
性図、第４図は従来の電圧増幅器の回路図である。 I1,I2……入力端子、q11,q12,q13,q21,q22,q23,q24,q2
5,q26……D-FET、S11,S21,S22,S23,S26……ショットキ
ダイオード、Ｖ……定電圧電源端子、Ｇ……共通端子、
T1,T2,T3……端子、O11,O21……出力端子。
圧増幅器の回路図、第２図は温度補償電圧増幅器の動作
説明図、第３図はショットキダイオードの電流−電圧特
性図、第４図は従来の電圧増幅器の回路図である。 I1,I2……入力端子、q11,q12,q13,q21,q22,q23,q24,q2
5,q26……D-FET、S11,S21,S22,S23,S26……ショットキ
ダイオード、Ｖ……定電圧電源端子、Ｇ……共通端子、
T1,T2,T3……端子、O11,O21……出力端子。
Claims (1)
- 【請求項１】Ｎ個（ただし、Ｎは１以上の任意の整数）
のダイオードを直列接続したレベルシフトダイオード及
び複数の電界効果トランジスタを有する電圧増幅回路部
と、 前記電圧増幅回路部に定電圧を供給し、かつ、温度補償
機能を有する温度補償回路部とを備えてなる温度補償電
圧増幅器において、 前記温度補償回路部は、ディプレッション型の第１電界
効果トランジスタとディプレッション型の第２電界効果
トランジスタとＮ個より多い個数のダイオードが直列接
続された第１の整流回路とを備え、 前記電圧増幅回路部は、増幅回路を構成する負荷素子と
第３電界効果トランジスタと、レベルシフト回路を構成
する第４電界効果トランジスタと第５電界効果トランジ
スタとＮ個のダイオードが直列接続された第２の整流回
路とを備え、 前記第１電界効果トランジスタと前記第２電界効果トラ
ンシスタとのドレインは外部定電圧電源に接続され、 前記第１の整流回路の順バイアス時の正極は、前記第１
電界効果トランジスタのゲート、ソース及び前記第２電
界効果トランジスタのゲートに接続され、 前記第１の整流回路の順バイアス時の負極は接地され、 前記第２電界効果トランジスタのソースは、前記電圧増
幅回路部の前記負荷素子の一方の端及び第４電界効果ト
ランジスタのドレインに接続され、前記負荷素子の他方
の端及び前記第３電界効果トランジスタのドレインは、
前記第４電界効果トランジスタのゲートに接続され、 前記第３電界効果トランジスタのゲートは、信号入力端
子に接続され、 前記第４電界効果トランジスタのソースは、前記第２の
整流回路の順バイアス時の正極に接続され、 前記第２の整流回路の順バイアス時の負極は、信号出力
端子と前記第５電界効果トランジスタのドレインに接続
され、 前記第５電界効果トランジスタのゲートは制御入力端子
に接続されるか又は接地され、前記第５電界効果トラン
ジスタのソースは接地されてなることを特徴とする温度
補償電圧増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986052078U JPH0746973Y2 (ja) | 1986-04-09 | 1986-04-09 | 温度補償電圧増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986052078U JPH0746973Y2 (ja) | 1986-04-09 | 1986-04-09 | 温度補償電圧増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62164411U JPS62164411U (ja) | 1987-10-19 |
| JPH0746973Y2 true JPH0746973Y2 (ja) | 1995-10-25 |
Family
ID=30876924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986052078U Expired - Lifetime JPH0746973Y2 (ja) | 1986-04-09 | 1986-04-09 | 温度補償電圧増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746973Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518847A (ja) * | 1974-07-10 | 1976-01-24 | Nippon Electric Co |
-
1986
- 1986-04-09 JP JP1986052078U patent/JPH0746973Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62164411U (ja) | 1987-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
| US5892400A (en) | Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator | |
| KR950005169B1 (ko) | 평형 차동 증폭기 | |
| KR100210174B1 (ko) | 부동 동작점을 갖는 cmos 상호 컨덕턴스 증폭기 | |
| US4121169A (en) | Amplifier device | |
| US5180966A (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
| US4446383A (en) | Reference voltage generating circuit | |
| US4678947A (en) | Simulated transistor/diode | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| EP0160035B1 (en) | High efficiency igfet operational amplifier | |
| US5619467A (en) | Sense amplifier for semiconductor memory device having feedback circuits | |
| JPS6119134B2 (ja) | ||
| US4697111A (en) | Logic boatstrapping circuit having a feedforward kicker circuit | |
| US4241314A (en) | Transistor amplifier circuits | |
| US4706039A (en) | Amplifier arrangement | |
| JPH0746973Y2 (ja) | 温度補償電圧増幅器 | |
| US5012134A (en) | DC bootstrapped unity gain buffer | |
| JPH0618293B2 (ja) | 演算増幅器 | |
| US4847566A (en) | CMOS Amplifier having enhanced current sinking and capacitance load drive | |
| JP3610070B2 (ja) | 帰還増幅器 | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JP2705169B2 (ja) | 定電流供給回路 | |
| JPH051649B2 (ja) | ||
| US5696453A (en) | GaAs logic circuit with temperature compensation circuitry |