JPH0747873Y2 - 半導体メモリ−をマウントしたプリント配線板 - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、外部へデータを端子より読み出せる半導体メ
モリーをマウントしたプリント配線板のうち、少なくと
も一つの端子が二値状態の高電圧より高い一定の電圧以
上になると別の動作をするメモリーを含むプリント配線
板に係わる。

（従来の技術） 従来の半導体メモリーをマウントしたプリント配線板に
つき、図面を用いて説明する。第３図は従来のプリント
配線板の平面図であり、第２図は同底面図である。

プリント配線板の表面（21）には、第３図に示すように
メモリーと外部機器との電気的接続を図るための端子列
（23）が形成されており、この実施例では多数の端子を
効率良く配置するために、カードの短辺に沿って２列に
形成されており、さらに１列目と２列目とは互いの間に
位置するように（千鳥状に）配置されている。他方、第
２図に示すようにプリント配線板の裏面（22）には半導
体メモリー（24）がマウントされており、プリント配線
パターンにワイヤーボンディング等で接続されている。
このプリント配線パターンと外部接続端子とはエスルー
ホールで接続されており、さらに、プリント配線板の表
裏面は外部接続端子（23）及びメモリーマウント部を除
いて、絶縁及び保護を目的としてエポキシ樹脂が全面に
塗布されている。

（考案が解決しようとする問題点） 上述の様なプリント配線板では、小さな面積に多くのプ
リント配線パターンが施されている。従って互いの配線
パターンどうしの間で結合容量が高くなり易くなる。こ
の様な結合容量が存在すると、一方の電圧が上昇すると
他方の電圧も影響を受け、引きずられる様に電圧が上昇
することとなる。一つの端子が二値状態の高電圧より更
に高い一定の電圧以上になると半導体メモリーが二値状
態の高電圧のときは別の動作をする機能を持っている端
子（以下三値端子と呼ぶ）と、一般に二値端子との間に
結合容量がある場合がある。そのとき、三値端子が中電
圧であり、二値端子が低電圧より高電圧へ変わったと
き、二値端子の高電圧化にひきずられて、三値端子の電
圧が中電圧より少し電圧が引き上がる。この現像が頭著
であることがあり、この様な場合二値状態の高電圧であ
る中電圧より更に高い一定の高電圧になったと半導体メ
モリーが判断し、三値目の動作をし、該読出が発生する
こととなる。

（問題を解決するための手段） 上記の様な問題点を解決する為に、三値端子と、二値状
態の高電圧もしくは低電圧を規定する端子との間に、結
合容量を補償しうる範囲内でかつ高抵抗である印刷抵抗
を施す。

（作用） 本考案によるプリント配線板は、三値端子の電圧が二値
状態の高電圧である中電圧であり、かつこの端子との間
で結合容量を持つ二値端子が高電圧になったとき、三値
端子は結合容量により高電圧になろうとする。そこでこ
の端子は結合容量を補償しうる範囲内でかつ高抵抗であ
る印刷抵抗により二値状態の高電圧もしくは低電圧を規
定する端子とつながっている為に、その抵抗を通って電
流が流れ、その結合容量により中電圧よりの持ち上るべ
き分の電圧が補償され、その分、電圧が中電圧近くまで
アクセス時間内に低下し、別の動作をするまでの時間に
ならないうちに、中電圧帯まで電圧が引き下がる。

（実施例） 本考案による半導体メモリーをマウントしたプリント配
線板につき、図面を用いて詳細に説明を加える。第１図
は本考案のプリント配線板の平面図である。

プリント配線板の表面（21）には、第１図に示すように
従来例と同様にメモリーと外部機器との電気的接続を図
るための端子列（23）が形成されており、他方、裏面
（22）には半導体メモリー（24）がマウントされてお
り、プリント配線パターンにワイヤーボンディング等で
接続されており、さらに、プリント配線板の表裏面は外
部接続端子列（23）及びメモリーマウント部を除いて、
絶縁及び保護を目的としてエポキシ樹脂が全面に塗布さ
れている。なお、ここで述べられている外部接続端子の
中の特定の端子に二値状態の高電圧以上のある一定の高
電圧がかかるとシリコンシグネチャーという別な動作を
半導体メモリーが行なう働きをもつ三値端子があるとこ
ろで、この三値端子は、あるい特定二値端子との間に結
合容量が発生することがあり、例えば本例ではA9端子
（11）と呼ばれる端子がA8端子（12）と呼ばれる端子と
の結合容量が30pF以上ある。もちろん、他の端子におい
ては、A11、CE、A0、A5と呼ばれる端子でもこういう現
象が現れる。そうすると、アクセスタイムになっても、
実際に測定した値にて2.6Vもの電圧が残る。本例の場合
は二値状態の高電圧である中電圧が5Vであり、シリコン
シグネチャー電圧である高電圧が7.5Vがある為に、単に
A8端子（12）を高電圧にしようとしたときA9端子（11）
がすでに中電圧であれば、同じ電圧であっても三値端子
であるA9端子（11）はシリコンシグネチャー動作をす
る。それを防止する為に、シリコンシグネチャー動作を
する端子を二値状態の高電圧もしくは低電圧と抵抗を介
して接続している。本例では、低電圧を示すGND端子（1
3）との間に印刷抵抗（14）を施してある。なお、端子
と端子の間の不導体部の幅は1.04±0.2mmであるが、印
刷のバラツキ、ずれ、導電インキの進展などを考慮し
て、0.4mm程度の幅で各々の端子から印刷パターンをの
ばし、中央部分で接合させている。なお、各々の端子よ
りGND端子（13）への接合部分の印刷パターンは、端子
間電圧を均等にする様に回路長に従って1mmより0.4mm程
度まで印刷パターンの幅を1mm〜0.4mmの間で換えてあ
る。なお、ここで用いられた導電インクは求める抵抗値
により配合は変わるが本例では、フェノールが約30重量
％、カーボンが約70重量％、他に用材としてシンナーが
含まれているものを使った。この様な導電インクを用い
てスクリーン印刷をプリント配線板上に施して印刷抵抗
を設けた。

この様に印刷路を施すと、A9端子とGND端子の間の抵抗
は約25KΩとなり、アクセス時間以内にシグネチャー電
圧にならない155ns以下の早い動作時間内に6V程度に電
圧が下がる。なお、この抵抗値をこれ以上下げすぎる
と、出力電流値が大きくなるが、一般に駆動CPUの出力
保証電流がサブミリアンペア単位であることが多いの
で、あまり下げすぎることはできない。

従って印刷抵抗の抵抗値は10KΩから100KΩの間が適当
と思われる。この様に印刷が行なわれたプリント配線板
は、150℃に加熱して溶剤を揮発させ、次に印刷抵抗上
へフェノール樹脂等他の樹脂でも良いが本例ではエポキ
シ樹脂により印刷抵抗全体が隠れる様に印刷を施す。こ
れば、この印刷抵抗材料が耐水性が完全でなく、また皮
膜強度も充分ではないので、これを補強しようという趣
旨である。もっとも、耐水性、耐性強度性が強いものを
導電インクに使用すれば、これは省略可能なことはもち
ろんである。

この様に処理を終えたプリント配線板に対して、以下の
試験を行ったが、異常は認められなかった。

ｉ） ねじり試験 ±15°にて100回繰返しねじる。

ii） 折曲げ試験 カード長手方向に対して10mmの高さまで折曲げそれを10
0回繰返し折曲げる。

iii） 引っかき試験 筆圧試験機にて、200g（小人の筆圧）及び300g（大人の
筆圧）で引っかき試験を行う。

iv） 高温保持 70℃90％の雰囲気中に48hr保持する。

ｖ） 熱サイクル試験 −10℃（30分）と＋50℃（30分）の条件下で24サイクル
のヒートショックを与える。

（考案の効果） 本考案により、半導体メモリーの一つの端子が二値状態
の高電圧より更に高い一定の電圧以上になると半導体メ
モリーが二値状態の高電圧のときとは別の動作をする機
能を持っており、その端子が二値状態の高電圧状態であ
ったとして、その端子と誤動作をするのに充分な結合容
量を持つ端子が高電圧になっても誤動作が起きなくなっ
た。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す平面図、第２図は、
従来例を示す底面図、第３図は、同平面図である。 （11）……A9端子、（12）……A8端子 （13）……GND端子、（14）……印刷抵抗

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】半導体メモリーと該半導体メモリーより引
   き出した端子が設けられ、かつ該端子の内少なくとも一
   つの端子が二値状態の高電圧より更に高い一定の電圧以
   上になると該半導体メモリーが該二値状態の高電圧のと
   きは他の動作をする機能を持っている端子であり、かつ
   該他の動作をする機能を持っている端子が別の端子との
   間で結合容量を持つプリント配線板において、前記他の
   動作をする機能を持っている端子と二値状態の高電圧も
   しくは低電圧を規定する端子との間に前記結合容量を補
   償しうる範囲内の印刷抵抗が施されている事を特徴とす
   る半導体メモリーをマウントしたプリント配線板。