JPH0748150B2 - カラー表示システム - Google Patents

カラー表示システム

Info

Publication number
JPH0748150B2
JPH0748150B2 JP63167437A JP16743788A JPH0748150B2 JP H0748150 B2 JPH0748150 B2 JP H0748150B2 JP 63167437 A JP63167437 A JP 63167437A JP 16743788 A JP16743788 A JP 16743788A JP H0748150 B2 JPH0748150 B2 JP H0748150B2
Authority
JP
Japan
Prior art keywords
cursor
display
color
latch
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63167437A
Other languages
English (en)
Other versions
JPH0216598A (ja
Inventor
正美 佐藤
Original Assignee
株式会社ピーエフユー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ピーエフユー filed Critical 株式会社ピーエフユー
Priority to JP63167437A priority Critical patent/JPH0748150B2/ja
Publication of JPH0216598A publication Critical patent/JPH0216598A/ja
Publication of JPH0748150B2 publication Critical patent/JPH0748150B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 〔概要〕 複数枚のメモリ・プレーンと,当該メモリ・プレーンか
ら読出された情報にもとづいてアクセスされるカラー・
ルック・アップ・テーブルとを有してカラー表示を行
い,必要に応じてカーソルの色表示を行うカラー表示シ
ステムに関し, カーソルを色表示するに当ってのホスト・プロセッサの
負荷を軽減し,かつカーソルを色表示するためのハード
ウェアの増大を軽減することを目的とし, 上記複数枚のメモリ・プレーンよりも少ない枚数分用意
されたカーソル・パターン・ラッチを,表示制御部によ
るリード/ライト制御可能にもうけると共に,カーソル
・パターン・ラッチから読出された情報にもとづいてア
クセスされるカーソル表示用カラー・ルック・アップ・
テーブルをもうけた構成としている。
〔産業上の利用分野〕
本発明は,複数枚のメモリ・プレーンと,当該メモリ・
プレーンから読出された情報にもとづいてアクセスされ
るカラー・ルック・アップ・テーブルとを有してカラー
表示を行い,必要に応じてカーソルの色表示を行うカラ
ー表示システムに関する。
カラー表示を行い得るディスプレイ上に,ポインティン
グ・デバイスの動きに追従する形で,ビット位置を指示
するカーソルを色表示することが望まれている。
〔従来の技術〕
カラー・ビット・マップ・ディスプレイ上でカーソルを
色表示するに当っては,次の如き対策がとられていた。
第3図および第4図は夫々従来例を示す。図中の符号1
はホスト・プロセッサ,2はメモリ・プレーン,3は表示制
御部,4はカラー・ルック・アップ・テーブル,5はデジタ
ル・アナログ変換器,6はカーソル・パターン・ラッチ,9
はマルチプレクサを表わしている。
図示のメモリ・プレーン2は,1画面上で同時に発色可能
な色の数に対応した枚数分用意されている。例えばメモ
リ・プレーン2が図示の如く4枚用意されているとする
と,1画面上で同時に発色できる色の数は16通りとなる。
ホスト・プロセッサ1は,夫々のメモリ・プレーン2−
i上に,ディスプレイによって表示される画像に対応し
たビット・イメージで情報を書込みかつリフレッシュし
てゆく。表示制御部3は,ディスプレイ上でラスタ・ス
キャンにしたがって画像が表示されてゆくのに対応し
て,図示の場合には4枚のメモリ・プレーンの内容を一
斉に読出し,4ビットの情報として出力する。
第3図図示の場合には,色表示を行うカーソルの画像を
盛り込んだ表示画像を,ホスト・プロセッサ1が生成し
ては,メモリ・プレーン2−0ないし2−3に書込む。
表示制御部3は,夫々のメモリ・プレーンの内容を読出
して,4ビットの情報としてカラー・ルック・アップ・テ
ーブル4に供給する。カラー・ルック・アップ・テーブ
ル4においては,当該4ビットの情報をアドレスとし
て,24個の格納位置をもつRAMをアクセスする。当該RAM
の内容は各格納位置に例えば24ビットの情報を用意され
ている。メモリ・プレーン2−iからの4ビットの情報
が読出されることに対応して,当該4ビットの情報に1
対1に対応づけられた24ビットの情報が上記RAMから読
出され,デジタル・アナログ変換器5に供給される。上
記24ビットの情報は,例えばR.G.Bの夫々に対応して8
ビット分を用意されたものである。このためにRに対応
して256通りの色を指定しておき,Gに対応して同じく256
通りの色を指定しておき,Bに対応して同じく256通りの
色を指定しておくことができる。
したがって,1画面上で同時に発色できる色の数は,メモ
リ・プレーン2が4枚の場合には16通りのものに限られ
るが,当該16通りの各色については,224通りの色の中か
ら予め指定しておくことができる。
第4図図示の場合には,表示制御部3がリード/ライト
制御できる形で,カーソル・パターン・ラッチ6−0な
いし6−3を用意しておくようにしている。そして,ホ
スト・プロセッサ1がメモリ・プレーン2−i上に書込
んだカーソル・パターンについて,表示制御部3が例え
ば表示帰線期間に上記カーソル・パターンを上記カーソ
ル・パターン・ラッチ6−0ないし6−3上にラッチす
る。この状態で,ディスプレイ上でのラスタ・スキャン
に対応して,メモリ・プレーン2−iから情報が読出さ
れてゆくが,表示制御部3は,カーソルを表示すべきラ
スタ・スキャン位置に達したときカーソル・パターン・
ラッチ6−0にないし6−3の内容を読出して,マルチ
プレクサ9を制御する。即ち,メモリ・プレーン2−0
ないし2−3からの情報と,カーソル・パターン・ラッ
チ6−0ないし6−3からの情報と選択させる。マルチ
プレクサ9からの出力は,カラー・ルック・アップ・テ
ーブル4に導びかれる。
〔発明が解決しようとする課題〕
上記第3図図示の場合には,ホスト・プロセッサ1の負
荷が大となる。特にメモリ・プレーン2−iの枚数が大
となりかつカーソルの色表示の種類数(1画面上での種
類数)が大となるにつれて,またカーソルの移動速度が
大となるにつれて,ホスト・プロセッサ1の負荷がきわ
めて大となる。
上記第4図図示の場合には,ホスト・プロセッサ1の負
荷は第3図図示の場合にくらべて軽減されるが,メモリ
・プレーン2−iの枚数と等しい枚数のカーソル・パタ
ーン・ラッチ6−iを必要とする。またマルチプレクサ
9においても,メモリ・プレーン2−0からの情報とカ
ーソル・パターン・ラッチ6−0からの情報とを選択
し,メモリ・プレーン2−1からの情報とカーソル・パ
ターン・ラッチ6−1からの情報とを選択し,……メモ
リ・プレーン2−3からの情報とカーソル・パターン・
ラッチ6−3からの情報とを選択する必要があり,メモ
リ・プレーン2−iの枚数が大となるにつれて,ハード
ウェア量が大となる。
本発明は,カーソルを色表示するに当ってのホスト・プ
ロセッサの負荷を軽減し,かつカーソルを色表示するた
めのハードウェアの増大を軽減することを目的としてい
る。
〔課題を解決するための手段〕
第1図は本発明の原理図を示し,第1図(A)は構成
図,第1図(B)は説明図である。
図中の符号1はホスト・プロセッサ,2−iはメモリ・プ
レーン,3は表示制御部,4はカラー・ルック・アップ・テ
ーブル,5はデジタル・アナログ変換器,6−0,6−1は夫
々カーソル・パターン・ラッチ,7はカーソル表示用カラ
ー・ルック・アップ・テーブル,8はディスプレイを表わ
している。また第1図(B)において,100はディスプレ
イ上の表示を表わし,101は他の色で縁どりされて色表示
されたカーソル,102はカーソル以外の表示部分,103はカ
ーソル表示を除いた画像データ,104は第1の色でのカー
ソル・パターン,105は第2の色でカーソル・パターン,1
06はカーソル・パターン104をラスタ・スキャンに対応
して読出した際の2値情報,107はカーソル・パターン10
5をラスタ・スキャンに対応して読出した際の2値情報
を表わしている。
第1図図示の場合には,カーソル・パターン・ラッチ6
−jとして,メモリ・プレーン2−iの枚数よりも少な
い枚数分用意するようにしている。これは,一般に1画
面上で同時に表示するカーソル表示用の色の種類が比較
的少ないもので足りるからである。第1図(B)図示の
如く,縁どりされ色表示されたカーソル101を表示すれ
ば足りる場合には,2通りの色を表示できればよく,カー
ソル・パターン・ラッチ6は2枚で足りる。
カーソル表示用カラー・ルック・アップ・テーブル7
は,図示の場合には4個分の格納位置をもつ形の例えば
4×24ビットのRAMで構成される。図示のカラー・ルッ
ク・アップ・テーブル4は,図示の場合には16×24ビッ
トのRAMで構成される。
〔作用〕
表示制御部3は例えば水平帰線期間に,カーソル・パタ
ーン104と105とを,カーソル・パターン・ラッチ6−0
と6−1とに書込む。即ち,カーソルに対して縁どりを
行うことを考慮する場合には,ラスタ・スキャンの1ス
キャン・ラインに対応する情報として,例えばカーソル
・パターン・ラッチ6−0の内容とカーソル・パターン
・ラッチ6−1の内容とで, (a)前者の内容中で連続して論理「1」となる個数に
くらべて,後者の内容中で連続して論理「1」となる個
数が大であり, (b)後者の内容中で連続して論理「1」となっている
位置が,前者の内容中で連続して論理「1」となってい
る位置を包含している ようにされる。第1図(B)図示の2値情報106と107と
は,この状態に対応している。
そして,表示制御部3は,ディスプレイ8上のラスタ・
スキャンに対応して,メモリ・プレーン(画像データ10
3が書込まれている)2−0ないし2−3を一斉に読出
し,かつカーソル表示位置に対応してカーソル・パター
ン・ラッチ6−0,6−1の内容を読出す。
カーソル・パターン・ラッチ6−0,6−1から読出され
る2値情報106,107に対応して,表示制御部3は,次の
如くカラー・ルック・アップ・テーブル4とカーソル表
示用カラー・ルック・アップ・テーブル7とを夫々イネ
ーブル状態に制御する。即ち,(i)2値情報106と107
とがパターン「0,0」であればカラー・ルック・アップ
・テーブル4側をイネーブル状態とし,(ii)2値情報
106と107とがパターン「1,0」であればカーソル表示用
カラー・ルック・アップ・テーブル7側をイネーブル状
態とした上で,カーソル・パターン104側を採用し,(i
ii)2値情報106と107とがパターン「1,1」であればカ
ーソル表示用カラー・ルック・アップ・テーブル7側を
イネーブル状態とした上で,カーソル・パターン105側
を採用するようにする。
〔実施例〕
第2図は本発明の実施例構成を示す。図中の符号1ない
し7は第1図に対応し,10−0ないし10−7は夫々パラ
レル・シリヤル変換用シフタ,11,12は夫々論理ゲートを
表わしている。
図示の場合には8枚のメモリ・プレーン2が用意されて
おり,1画面上で同時に256通りの色を表示することがで
きる。またテーブル4および7においては,夫々の格納
位置に対応して24ビットの情報が格納され,Rについて25
6通り,Gについて256通り,Bについて256通りの色が用意
されている。
シフタ10−0ないし10−7は夫々,メモリ・プレーン2
−0ないし2−7からの情報をシリヤル・データに変換
して,カラー・ルック・アップ・テーブル4に供給す
る。
表示制御部3は,カーソル・パターン・ラッチ6−0と
6−1との内容がパターン「0,0」の場合に,論理ゲー
ト11の出力にもとづいて,カラー・ルック・アップ・テ
ーブル4の側をイネーブルにする。また上記「0,0」以
外の場合に,論理ゲート12の出力にもとづて,カーソル
表示用カラー・ルック・アップ・テーブル7の側をイネ
ーブルにする。そして,第1図(B)を参照して説明し
た如く,パターン「1,0」や「1,1」の場合に夫々対応し
た出力を発するように制御する。なお,カラー・ルック
・アップ・テーブル4の出力とカーソル表示用カラー・
ルック・アップ・テーブル7の出力とは,ビット対応に
ドット・オア論理がとられている。
〔発明の効果〕
以上説明した如く,本発明によれば,ホスト・プロセッ
サの負荷を軽減し,かつカーソル・パターン・ラッチな
どのハードウェア量を軽減することができる。特にカー
ソル・パターン・ラッチには,水平帰線期間を利用して
書込むことができるために,カーソル・パターンのラス
タ・スキャンに対応する1ラインについての例えば2色
分を保持できれば足りる。またカーソル表示用カラー・
ルック・アップ・テーブル7は例えば4×24ビットのRA
Mを用意するだけで足りる。また自由に,カーソルに対
して異なった色の縁どりを行うことができる。
【図面の簡単な説明】
第1図は本発明の原理図,第2図は本発明の実施例構
成,第3図および第4図は夫々従来例を示す。 図中,1はホスト・プロセッサ,2はメモリ・プレーン,3は
表示制御部,4はカラー・ルック・アップ・テーブル,5は
デジタル・アナログ変換器,6はカーソル・パターン・ラ
ッチ,7はカーソル表示用カラー・ルック・アップ・テー
ブル,8はディスプレイを表わす。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】1画面上で同時に発色できる色数に対応し
    て用意される複数枚のメモリ・プレーン(2−i)と, 該複数枚のメモリ・プレーン(2−i)の夫々から読出
    された情報にもとづいてアクセスされるカラー・ルック
    ・アップ・テーブル(4)と, 該カラー・ルック・アップ・テーブル(4)からの出力
    にもとづいてアナログ色信号を発生するデジタル・アナ
    ログ変換器(5)と, 上記メモリ・プレーン(2−i)およびカラー・ルック
    ・アップ・テーブル(4)を制御する表示制御部(3)
    と, 上記メモリ・プレーン(2−i)に対して表示データを
    書込むホスト・プロセッサ(1)と, 上記デジタル・アナログ変換器(5)の出力によってカ
    ラー表示を行うディスプレイ(8)と を有するカラー表示システムにおいて, 上記複数枚のメモリ・プレーン(2−i)の数よりも少
    ない枚数分用意されるカーソル・パターン・ラッチ(6
    −j)を上記表示制御部(3)によるリード/ライト制
    御可能にもうけ, かつ当該カーソル・パターン・ラッチ(6−j)の1つ
    のラッチ(6−0)の内容において1スキャン・ライン
    上で論理「1」が連続して並ぶ個数にくらべて,当該カ
    ーソル・パターン・ラッチ(6−j)の他の1つのラッ
    チ(6−1)の内容において,当該1スキャン・ライン
    上で論理「1」が連続して並ぶ個数が大であり,かつ当
    該カーソル・パターン・ラッチ(6−j)の上記他の1
    つのラッチ(6−1)の内容において上記論理「1」が
    連続して並ぶ位置が,上記1つのラッチ(6−0)の内
    容において上記論理「1」が連続して並ぶ位置を包含し
    ているよう当該カーソル・パターン・ラッチ(6−j)
    にパターン・データがセットされると共に, 上記カーソル・パターン・ラッチ(6−j)から読出さ
    れた情報にもとづいてアクセスされるカーソル表示用カ
    ラー・ルック・アップ・テーブル(7)をもうけ, 上記表示制御部(3)がカーソルの表示態様に対応し
    て,上記カラー・ルック・アップ・テーブル(4)と上
    記カーソル表示用カラー・ルック・アップ・テーブル
    (7)とを選択的に制御して,上記デジタル・アナログ
    変換器(5)に信号を供給するようにした ことを特徴とするカラー表示システム。
JP63167437A 1988-07-05 1988-07-05 カラー表示システム Expired - Lifetime JPH0748150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63167437A JPH0748150B2 (ja) 1988-07-05 1988-07-05 カラー表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63167437A JPH0748150B2 (ja) 1988-07-05 1988-07-05 カラー表示システム

Publications (2)

Publication Number Publication Date
JPH0216598A JPH0216598A (ja) 1990-01-19
JPH0748150B2 true JPH0748150B2 (ja) 1995-05-24

Family

ID=15849692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63167437A Expired - Lifetime JPH0748150B2 (ja) 1988-07-05 1988-07-05 カラー表示システム

Country Status (1)

Country Link
JP (1) JPH0748150B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287991A (ja) * 1987-05-21 1988-11-25 松下電器産業株式会社 カ−ソル制御装置

Also Published As

Publication number Publication date
JPH0216598A (ja) 1990-01-19

Similar Documents

Publication Publication Date Title
US5299309A (en) Fast graphics control system capable of simultaneously storing and executing graphics commands
JPH0222957B2 (ja)
JP3259272B2 (ja) 画像表示制御装置および方法
JPS62172388A (ja) 表示システム
US4323891A (en) Cursor display control system for a raster scan type display system
JPH0748150B2 (ja) カラー表示システム
JPS6184687A (ja) グラフィックディスプレイ装置
JPS63132286A (ja) グラフイツク表示装置
JPS60135995A (ja) 色コ−ド変換メモリ
KR100228265B1 (ko) 고속데이타 처리시스템의 그래픽 처리 서브시스템
JPS61103195A (ja) フレ−ムメモリ書込み制御方式
JPH0443594B2 (ja)
JPS61128323A (ja) グラフイツクデイスプレイ装置
JPS61180290A (ja) 図形表示装置
JPH02110495A (ja) 色コード変換メモリ
JPS60230695A (ja) カラ−crt表示制御方式
JPS6198385A (ja) 表示制御装置
JPS6147984A (ja) 画像表示装置
JPH0230516B2 (ja)
JPS61264380A (ja) 記憶回路
JPH01248189A (ja) カーソル表示制御回路
JPS63178294A (ja) 図形表示装置
JPS61209481A (ja) 文字表示装置
JPH0236954B2 (ja)
JPS6298390A (ja) デイスプレイ装置