JPH0216598A - カラー表示システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 複数枚のメモリ・プレーンンと、当１亥メモリ・プレー
ンから読出された情報にもとづいてアクセスされるカラ
ー・ルック・アップ・テーブルとを有してカラー表示を
行い、必要に応じてカーソルの色表示を行うカラー表示
システムに関し。

カーソルを色表示するに当ってのホスト・プロセッサの
負荷を軽減し、かつカーソルを色表示するためのハード
ウェアの増大を軽減することを目的とし。

上記複数枚のメモリ・プレーンよりも少ない枚数分用量
されたカーソル・パターン・ラッチを表示制御部による
リード／ライト制御可能にもうけると共に、カーソル・
パターン・ラッチから読出された情報にもとづいてアク
セスされるカーソル表示用カラー・ルック・アップ・テ
ーブルをもうけた構成としている。

〔産業上の利用分野〕

本発明は、複数枚のメモリ・プレーンと、当該メモリ・
プレーンから読出された情報にもとづいてアクセスされ
るカラー・ルック・アップ・テーブルとを存してカラー
表示を行い、必要に応してカーソルの色表示を行うカラ
ー表示システムに関する。

カラー表示を行い得るディスプレイ上に、ボインティン
グ・デバイスの動きに追従する形で、ビット位置を指示
するカーソルを色表示することが望まれている。

〔従来の技術〕

カラー・ビット・マツプ・ディスプレイ上でカーソルを
色表示するに当っては１次の如き対策がとられていた。

第３図および第４図は夫々従来例を示す。図中の符号１
はホスト・プロセッサ、２はメモリ・プレーン、３は表
示制御部、４はカラー・ルック・アップ・テーブル、５
はデジタル・アナログ変換器、６はカーソル・パターン
・ラッチ、９はマルチプレクサを表わしている。

図示のメモリ・プレーン２は、１画面上で同時に発色可
能な色の数に対応した枚数分用量されている。例えばメ
モリ・プレーン２が図示の如く４枚用意されているとす
ると、１画面上で同時に発色できる色の数は１６通りと
なる。

ホスト・プロセッサｌは、夫々のメモリ・プレーン’ｌ
−を上に、ディスプレイによって表示される画像に対応
したビット・イメージで情報を書込みかつリフレッシュ
してゆく。表示制御部３は。

ディスプレイ上でラスタ・スキャンにしたがって画像が
表示されてゆくのに対応して１図示の場合には４枚のメ
モリ・プレーンの内容を一斉に読出し、４ビツトの情報
として出力する。

第３図図示の場合には１色表示を行うカーソルの画像を
盛り込んだ表示画像を、ホスト・プロセッサ１が生成し
ては、メモリ・プレーン２−０ないし２−３に書込む０
表示制御部３は、夫々のメモリ・プレーンの内容を読出
して９４ビツトの情報としてカラー・ルック・アップ・
テーブル４に供給する。カラー・ルック・アップ・テー
ブル４においては、当該４ビツトの情報をアドレスとし
て、２４個の格納位置をもつＲＡＭをアクセスする。当
該ＲＡＭの内容は各格納位置毎に例えば２４ビツトの情
報を用意されている。メモリ・プレーン２−１からの４
ビツトの情報が読出されることに対応して、当該４ビツ
トの情報に１対１に対応づけられた２４ビツトの情報が
上記ＲＡＭから読出され、デジタル・アナログ変換器５
に供給される。上記２４ビツトの情報は２例えばＲ，Ｇ
。

Ｂの夫々に対応して８ビツト分を用意されたものである
。このためにＲに対応して２５６通りの色を指定してお
き、Ｇに対応して同じく２５６通りの色を指定しておき
、Ｂに対応して同じく２５６通りの色を指定しておくこ
とができる。

したがって、１画面上で同時に発色できる色の数は、メ
モリ・プレーン２が４枚の場合には１６通りのものに限
られるが、当該１６通りの各色については、２２４通り
の色の中から予め指定しておくことができる。

第４図図示の場合には１表示制御部３がリード／ライト
制御できる形で、カーソル・パターン・ラッチ６−０な
いし６−３を用意しておくようにしている。そして、ホ
スト・プロセッサ１がメモリ・プレーン２−ｉ上に書込
んだカーソル・パターンについて１表示制御部３が例え
ば表示帰線期間に上記カーソル・パターンを上記カーソ
ル・パターン・ラッチ６−０ないし６−３上にランチす
る。この状態で、ディスプレイ上でのラスタ・スキャン
に対応して、メモリ・プレーン２−ｉから情報が読出さ
れてゆくが１表示制御部３は、カーソルを表示すべきラ
スタ・スキャン位置に達したときカーソル・パターン・
ラッチ６−０ないし６−３の内容を読出して、マルチプ
レクサ９を制御する。即ち、メモリ・プレーン２−０な
いし２−３からの情報と、カーソル・パターン・ラッチ
６０ないし６−３からの情報と選択させる。マルチプレ
クサ９からの出力は、カラー・ルック・アップ・テーブ
ル４に導びかれる。

〔発明が解決しようとする課題〕

上記第３図図示の場合には、ホスト・プロセッサ１の負
荷が大となる。特にメモリ・プレーン２ｉの枚数が大と
なりかつカーソルの色表示の種類数（１画面上での種類
数）が大となるにつれて。

またカーソルの移動速度が大となるにつれて、ホスト・
プロセッサｌの負荷がきわめて大となる。

上記第４図図示の場合には、ホスト・プロセッサ１の負
荷は第３図図示の場合にくらべて軽減されるが、メモリ
・プレーン２−ｉの枚数と等しい枚数のカーソル・パタ
ーン・ラッチ６−ｉを必要とする。またマルチプレクサ
９においても２メモリ・プレーン２−０からの情報とカ
ーソル・パターン・ラッチ６−０からの情報とを選択し
、メモリ・プレーン２−１からの情報とカーソル・バタ
ン・ラッチ６−１からの情報とを選択し、・・・・・・
メモリ・プレーン２−３からの情報とカーソル・パター
ン・ラッチ６−３からの情報とを選択する必要があり、
メモリ・プレーン２−１の枚数が大となるにつれて、ハ
ードウェア量が大となる。

本発明は、カーソルを色表示するに当ってのホスト・プ
ロセッサの負荷を軽減し、かつカーソルを色表示するた
めのハードウェアの増大を軽減することを目的としてい
る。

〔課題を解決するための手段〕

第１図は本発明の原理図を示し、第１図（Ａ）は構成図
、第１図（Ｂ）は説明図である。

図中の符号１はホスト・プロセッサ、２−１はメモリ・
プレーン、３は表示制御部、４はカラー・ルック・アッ
プ・テーブル、５はデジタル・アナログ変換器、６−０
．６−１は夫々カーソル・パターン・ラッチ、７はカー
ソル表示用カラー・ルック・アップ・テーブル、８はデ
ィスプレイを表わしている。また第１図（Ｂ）において
、１゜Ｏはディスプレイ上の表示を表わし、１ｏ１は他
ノ色で縁どりされて色表示されたカーソル、１０２はカ
ーソル以外の表示部分、１ｏ３はカーソル表示を除いた
画像データ、１０４は第１の色でのカーソル・パターン
、ｉｏｓは第２の色でのカーソル・パターン、１０６は
カーソル・パターン１０４をラスタ・スキャンに対応し
て読出した際の２値情報、１０７はカーソル・パターン
１０５ｔ−ラスタ・スキャンに対応して読出した際の２
値情報を表わしている。

第１図図示の場合には、カーソル・パターン・ラッチ６
−ｊとして、メモリ・プレーン２−ｉの枚数よりも少な
い枚数分用意するようにしている。

これは、一般に１画面上で同時に表示するカーソル表示
用の色のＭＩＤが比較的少ないもので足りるからである
。第１図（Ｂ）図示の如く、縁どりさＲ色表示されたカ
ーソル１０１を表示すれば足りる場合には、２通りの色
を表示できればよく、カーソル・パターン・ラッチ６は
２枚で足りる。

カーソル表示用カラー・ルック・アップ・テーブル７は
２図示の場合には４個分の格納位置をもつ形の例えば４
×２４ビツトのＲＡＭで構成される。図示のカラー・ル
ック・アップ・テーブル４は１図示の場合には１６Ｘ２
４ビツトのＲＡＭで構成される。

〔作用〕

表示制御部３は例えば水平帰線期間に、カーソル・パタ
ーン１０４と１０５とを、カーソル・パターン・ラッチ
６−０と６−１とに書込む。そして１表示制御部３は、
ディスプレイ８上のラスタ・スキャンに対応して１メモ
リ・プレーン（画像データ１０３が書込まれている）２
−〇ないし２３を一斉に読出し、かつカーソル表示位置
に対応してカーソル・パターン・ラッチ６−０．６１の
内容を読出す。

カーソル・パターン・ラフチロ−０，６−，１から続出
される２値情報１０６，１０７に対応して。

表示制御部３は１次の如くカラー・ルック・アップ・テ
ーブル４とカーソル表示用カラー・ルック・アップ・テ
ーブル７とを夫々イネーブル状態に制御する。即ち、（
ｉ）２値情ｔｌ１０６と１０７とがパターンｒｏ、ＯＪ
であればカラー・ルック・アップ・テーブル４側をイネ
ーブル状態とし。

（ｉｉ）２値情報１０６と１０７とがパターン「１゜０
」であればカーソル表示用カラー・ルック・アップ・テ
ーブル７側をイネーブル状態とした上で。

カーソル・パターン１０４側を採用し、　　（ｉｉｉ）
　　２値情報１０６と１０７とがパターンｒｌ、ＩＪで
あればカーソル表示用カラー・ルック・アップ・テーブ
ル７側をイネーブル状態とした上で、カーソル・パター
ン１０５側を採用するようにする。

〔実施例〕

第２図は本発明の実施例構成を示す。図中の符号１ない
し７は第１図に対応し、１ｏ−ｏないし１０−７は夫々
パラレル・シリサル変換用シック１１．１２は夫々論理
ゲートを表わしている。

図示の場合には８枚のメモリ・プレーン２が用意されて
おり、１画面上で同時に２５６通りの色を表示すること
ができる。またテーブル４および７においては、夫々の
格納位置に対応して２４ビ・ノドの情報が格納され、Ｒ
について２５６通り。

Ｇについて２５６通り、Ｂについて２５６通りの色が用
意されている。

シフタ１０−０ないし１０−７は夫々、メモリ・プレー
ン２−０ないし２−７からの情報をシリャル・データに
変換して、カラー・ルック・アップ・テーブル４に供給
する。

表示制御部３は、カーソル・パターン・ラッチ６−〇と
６−１との内容がパターンｒｏ、ＯＪの場合に、論理ゲ
ート１１の出力にもとづいて、カラー・ルック・アップ
・テーブル４の側をイネーブルにする。また上記ｒｏ、
ＯＪ以外の場合に。

論理ゲート１２の出力にもとづいて、カーソル表示用カ
ラー・ルック・アップ・テーブル７の側をイネーブルに
する。そして、第１図（Ｂ）を参照して説明した如く、
パターンｒｌ、ＯＪや「１゜１」の場合に夫々対応した
出力を発するように制御する。なお、カラー・ルック・
アップ・テーブル４の出力とカーソル表示用カラー・ル
ック・アップ・テーブル７の出力とは、ビット対応にド
ツト・オア論理がとられている。

〔発明の効果〕

以上説明した如く３本発明によれば、ホスト・プロセッ
サの負荷を軽減し、かつカーソル・パターン・ラッチな
どのハードウェア量を軽減することができる。特にカー
ソル・パターン・ラッチには、水平帰線期間を利用して
書込むことができるために、カーソル・パターンのラス
タ・スキャンに対応するｌラインについての例えば２色
分を保持できれば足りる。またカーソル表示用カラー・
ルック・アップ・テーブル７は例えば４×２４ビツトの
ＲＡＭを用意するだけで足りる。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の実施例構成
、第３図および第４図は夫々従来例を示す。 図中、ｌはホスト・プロセッサ、２はメモリ・プレーン
５３は表示制御部、４はカラー・ルック・アップ・テー
ブル、５はデジタル・アナログ変換器、６はカーソル・
パターン・ラッチ、７はカーソル表示用カラー・ルック
・アップ・テーブル８はディスプレイを表わす。 特許出願人株式会社ビーエフニー

Claims (1)

1. 【特許請求の範囲】 １画面上で同時に発色できる色数に対応して用意される
   複数枚のメモリ・プレーン（２−ｉ）と、該複数枚のメ
   モリ・プレーン（２−ｉ）の夫々から読出された情報に
   もとづいてアクセスされるカラー・ルック・アップ・テ
   ーブル（４）と、該カラー・ルック・アップ・テーブル
   （４）からの出力にもとづいてアナログ色信号を発生す
   るデジタル・アナログ変換器（５）と、上記メモリ・プ
   レーン（２−ｉ）およびカラー・ルック・アップ・テー
   ブル（４）を制御する表示制御部（３）と、上記メモリ
   ・プレーン（２−ｉ）に対して表示データを書込むホス
   ト・プロセッサ（１）と、上記デジタル・アナログ変換
   器（５）の出力によってカラー表示を行うディスプレイ
   （８）とを有するカラー表示システムにおいて、 上記複数枚のメモリ・プレーン（２−ｉ）の数よりも少
   ない枚数分用意されるカーソル・パターン・ラッチ（６
   −ｊ）を上記表示制御部（３）によるリード／ライト制
   御可能にもうけると共に、上記カーソル・パターン・ラ
   ッチ（６−ｊ）から読出された情報にもとづいてアクセ
   スされるカーソル表示用カラー・ルック・アップ・テー
   ブル（７）をもうけ、上記表示制御部（３）がカーソル
   の表示態様に対応して、上記カラー・ルック・アップ・
   テーブル（４）と上記カーソル表示用カラー・ルック・
   アップ・テーブル（７）とを選択的に制御して、上記デ
   ジタル・アナログ変換器（５）に信号を供給するように
   した ことを特徴とするカラー表示システム。