JPH0748634B2 - ディジタル適応フィルタ - Google Patents

Description

【発明の詳細な説明】 背景 最小平均二乗（LMS）適応信号処理は、即時重み更新を
要求する適応フィルタを用いる。ディジタルプロセッサ
の場合これは、入力信号がサンプリングされ、適応フィ
ルタ出力が計算され、かつ入力サンプルから減算され、
さらに結果として生じるエラーが、単一のクロックサイ
クルの間に重みを更新するのに使用されることを意味す
る。この手続は数組の動作が逐次的に行なわれることを
必要とし、それがプロセッサのサンプリング速度と、し
たがってスループットとを制限する。この発明は、ディ
ジタル適応プロセッサのスループットが実質的に、たと
えば10またはそれ以上の率だけ、増加されることを可能
にするディジタル適応フィルタを提供することを目的と
する。

図面の簡単な説明 第１図は、従来の適応フィルタを表わし、かつ 第２図は、この発明に従って構成された適応フィルタを
表わす。

技術説明 第１図に示されるのは、16の重みアキュムレータ22a−2
2pが利用される、従来のディジタル適応フィルタ10の一
例である。この装置の作動中、ライン12上の入力信号
は、アナログ−ディジタル変換器14によってサンプリン
グされ、ライン15に伝えられ脱相関関係（decorrelatio
n）遅延装置17を介してライン19へ伝えられる。ライン1
9上の信号は「基準チャネル信号」と呼ばれる。基準チ
ャネル信号は次に、16のタップ遅延を与える遅延タップ
手段としてのタップ18a−18pを介して信号遅延手段とし
てのタップ付遅延線16の下へシフトされる。タップ上の
信号は、タップの値と、アキュムレータ22a−22pに記憶
されたその時点での重みの値とを乗算する一連の乗算器
20a−20pへライン19a−19pを介して伝えられる。

乗算器の出力結果は次に、合計器24a−24h、26a−26d、
28a−28b、および30からなる４段階の合計器において合
計され、ライン32上に狭帯域チャネル信号を提供する。
ライン32上の合計された狭帯域チャネル信号は減算器33
によって、ライン34上のディジタル化された入力信号か
ら減算される。ライン38上の信号はディジタルエラー信
号であり、それはライン39上にエラーフィードバックチ
ャネル信号として乗算器42a−42pへ向けて、タップの値
18a−18pとともに供給され、ライン21a−21pを介してア
キュムレータ22a−22pの重みの値を更新し、かつそれは
またディジタル−アナログ変換器41へ供給され、出力信
号を与える。

第１図の従来の回路は、低クロック速度で十分に作動す
るが、アナログ−ディジタル変換器14およびディジタル
−アナログ変換器41を制御するクロックの周波数が増加
すると、上述の逐次的動作のすべてを行なうのに１クロ
ックサイクルでは十分な時間がないであろう。この発明
を表わす、第２図に示された回路は、上述の動作が逐次
に対して等価的に同時に行なわれることを特定する。し
たがって、各動作ごとに許容される時間は、10またはそ
れ以上の率だけ増加するかもしれない。上に挙げられた
例においては、連続する７つの動作が一つのクロックサ
イクル内においてなされねばならない。しかしこの発明
においては、これらの一連の動作は等価的に同時に行な
われる。したがって、各動作に対してクロックサイクル
の全時間を割当てることができる。すると各動作が利用
することができる時間は７倍されるので、実行されるべ
き時間の割当と、クロック周波数と、したがってスルー
プットとが７の率だけ増加され得る。しかしながら、こ
れらの動作を同時に行なうことによって、クロックサイ
クルのある整数倍の遅延が狭帯域チャネルおよびエラー
フィードバックチャネルに現われ、それがLMSアルゴリ
ズムの即時更新基準を乱す。この発明は、これらの時間
遅延を補償するための手段を組入れる。

第２図の実施例においては、発生するかもしれない整数
倍のクロック遅延サイクルは、各クロック遅延サイクル
に対する１タップの追加によりクロック周波数が増加す
るにつれて補償される。たとえば、第２図の回路に示さ
れるように、１つのクロック遅延サイクルが生じる16ビ
ットの適応フィルタのために、遅延ライン16上には17の
タップ（18a−18q）がある。第１のタップ18aは、一番
左のアキュムレータ22aに記憶された重みの値を表わす
信号をも受信する一番左の乗算器20aに接続される。同
様に、タップ18b−18pの各々が、アキュムレータ22b−2
2pの１つから記憶された重みの値をそれぞれ受信する第
１の乗算手段としての乗算器20b−20pの対応する１つに
接続される。ディジタルエラーフィードバックチャネル
信号は、アキュムレータの重みの値を更新するために、
遅延タップ手段としてのタップ18b−18qをタップ遅延と
してのタップ値とともに乗算器42a−42pへ供給される。
従来技術の回路との重要な違いは、重みアキュムレータ
の重み値を更新するために用いられるタップ値すなわち
タップが、狭帯域チャネル信号を発生する際に用いられ
たタップから１タップだけシフトされることである。

１個の遅延サイクルのために追加されるものとして図に
おいては、図面を簡潔にするために、１個のタップのみ
が示されるが、狭帯域チャネルおよびエラーフィードバ
ックチャネルを介しての整数クロック遅延は、遅延の長
さによって必要とされるだけ追加タップを加えることに
よって、同様に補償されるかもしれないということが明
らかである。乗算器20a−20pは、タップ18aが乗算器20a
に、タップ18bが乗算器20bにというように、乗算器20p
に結合される最後のタップ18pまでが結合されることに
よって、タップ18a−18bとともに狭帯域チャネル信号を
形成するのに用いられる。重みの更新は、エラーフィー
ドバックチャネル信号を乗算器42a−42pへ供給すること
によって達成されるが、乗算器42a−42pにはまた、タッ
プ18a−18pから回路全体の遅延を補償するために必要と
されるタップの数だけ変位されたタップの値が供給され
る。

たとえば、図示された実施例においては、遅延ライン上
に設けられた追加遅延タップは１つだけなので、乗算器
42aはタップ18bに接続される。３クロックサイクル遅延
時間が必要ならば、そのときは遅延ラインの左端上に３
つの追加タップが設けられねばならないであろう。これ
らのタップの第１は乗算器20aに接続されるであろう
し、第２は乗算器20bに接続されるであろうし、さらに
第３は乗算器20cに接続されるであろう。しかしなが
ら、この場合、乗算器42aに接続されるであろう第１の
タップは、そのとき遅延ラインの左から４番目のタップ
となるであろうし、遅延ラインの左手から５番目のタッ
プは乗算器42bに接続されるであろう。このような方法
で、３クロックサイクル遅延は、乗算器20aがタップ18a
上の信号をアキュムレータ22aからの重みで乗算した時
間と、エラーフィードバックチャネル信号が乗算器42a
に印加された時間との間に提供されるであろう。エラー
フィードバックチャネル信号は次に、遅延ラインの左手
側から４番目のタップ上にそのとき同時に現われた信号
とともに、アキュムレータ22aに記憶された重みの値を
更新するのに使用されるであろう。

この装置のタイミングは、一番左のタップの基準チャネ
ル信号の発生が予測値を提供し、その予測値が、そのと
きアキュムレータ22aに記憶されていた重みの値を用い
てエラーフィードバックチャネル内へエラー信号を提供
するという具合である。その同じ基準チャネル信号が、
乗算器42a−42pのうちの、遅延されたタップに関連する
１つにエラーフィードバック信号が到達すると同時に、
遅延ラインに沿ってその特定のタップに到達すると、そ
れが結合された重みアキュムレータは望ましい同期化を
達成するために更新されるであろう。

特定の一実施例が開示されてきたが、この特許はこの発
明範囲内に包含されるすべての実施例を含むことが意図
されている。

フロントページの続き (56)参考文献 特開 昭59−22430（ＪＰ，Ａ) 特開 昭63−15513（ＪＰ，Ａ) 特開 昭64−84910（ＪＰ，Ａ) 米国特許4726036（ＵＳ，Ａ) 米国特許4773034（ＵＳ，Ａ) 英国特許2022954（ＧＢ，Ａ) 英国特許2100537（ＧＢ，Ａ) 欧州特許出願公開201281（ＥＰ，Ａ) 欧州特許出願公開98748（ＥＰ，Ａ) 欧州特許出願公開308501（ＥＰ，Ａ) ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ａｃｏｕｓｔｉｃｓ，Ｓｐｅｅｃ ｈ， ａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅ ｓｓｉｎｇ，Ｖｏｌｕｍｅ ＡＳＳＰ−31 ｎｏ．４，Ａｕｇｕｓｔ 1983，ＩＥＥ Ｅ，（Ｎｅｗ Ｙｏｒｋ，ＵＳ），Ｄ. Ｒ．Ｍｏｒｇａｎ：“Ｅｆｆｅｃｔ ｏｆ ｇｒａｄｉｅｎｔ ｎｏｉｓｅ ｏｎ ｔｈｅ ａｄａｐｔｉｖｅ ｃａｎｃｅｌ ｌａｔｉｏｎ ｏｆ ａ ｓｉｎｕｓｏｉ ｄ ｉｎ ｗｈｉｔｅ ｎｏｉｓｅ”，ｐ ａｇｅｓ 1043−1045

Claims (2)

【特許請求の範囲】
1. 【請求項１】アナログ入力信号を受けるための信号入力
   手段と、 前記信号入力手段が受けたアナログ入力信号をデジタル
   変換して第１のデジタル信号を生成するためのアナログ
   ／デジタル変換手段と、 前記第１のデジタル信号を遅延して基準チャネル信号を
   生成するための脱相関関係遅延手段と、 前記基準チャネル信号のタップ遅延を各々が与えるため
   の互いに直列に接続される複数の遅延タップ手段を含む
   信号遅延手段と、 各々が個々独立でありかつ調整可能な重み値を保持しか
   つ出力する複数の重みアキュムレータ手段と、 前記複数の重みアキュムレータ手段と数が等しくかつ対
   応して設けられ、各々が対応の重みアキュムレータ手段
   の重み値と前記複数の遅延タップ手段の１つのタップ遅
   延との乗算を行なう複数の第１の乗算手段と、 前記複数の第１の乗算手段の出力を総和して狭帯域チャ
   ネル上に狭帯域チャネル信号を生成するための総和手段
   と、 前記アナログ／デジタル変換手段からの第１のデジタル
   信号から前記狭帯域チャネル信号を減算し、該減算結果
   を示すエラーフィードバックチャネル信号をエラーフィ
   ードバックチャネル上に出力するための減算手段と、 前記複数の第１の乗算手段の数と等しくかつ前記複数の
   重みアキュムレータ手段に対応して設けられ、各々が前
   記エラーフィードバックチャネル信号と前記複数の遅延
   タップ手段の１つのタップ遅延との乗算を行なう複数の
   第２の乗算手段とを備え、 前記複数の重みアキュムレータ手段の各々は、対応の第
   ２の乗算手段の出力に従ってその重み値を更新する手段
   を含み、かつ 同じ重みアキュムレータ手段に対応して設けられる第１
   の乗算手段および第２の乗算手段は、該第１の乗算手段
   が、該第２の乗算手段が結合される遅延タップ手段より
   も所定数だけ前記信号遅延手段において前段に設けられ
   た遅延タップ手段に結合され、これにより該第１および
   第２の乗算手段が前記狭帯域チャネルおよびエラーフィ
   ードバックチャネルにおける遅延を補償して同じタップ
   遅延を用いて乗算するように前記重みアキュムレータ手
   段に結合される、デジタル適応フィルタ。
2. 【請求項２】前記アナログ／デジタル変換手段はクロッ
   ク信号に応答してデジタル変換動作を実行し、かつ前記
   信号遅延手段は前記クロック信号に等しい周期のクロッ
   ク信号に従ってタップ遅延のシフト動作を実行し、 前記第１および第２の乗算手段が結合される遅延タップ
   手段の前記所定数の段数の差は前記狭帯域チャネルおよ
   び前記エラーフィードバックチャネルを介しての信号伝
   搬の全遅延に対応するクロックサイクルの数に等しい、
   請求項１記載のデジタル適応フィルタ。