JPH0748824B2 - 固体撮像素子用クロツク発生器 - Google Patents
固体撮像素子用クロツク発生器Info
- Publication number
- JPH0748824B2 JPH0748824B2 JP61314313A JP31431386A JPH0748824B2 JP H0748824 B2 JPH0748824 B2 JP H0748824B2 JP 61314313 A JP61314313 A JP 61314313A JP 31431386 A JP31431386 A JP 31431386A JP H0748824 B2 JPH0748824 B2 JP H0748824B2
- Authority
- JP
- Japan
- Prior art keywords
- cyclic shift
- shift register
- flip
- clock
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 125000004122 cyclic group Chemical group 0.000 claims description 37
- 238000003384 imaging method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、固体撮像素子における水平クロックを分周す
る際に、同期性雑音の発生を防いだクロック発生器に関
するものである。
る際に、同期性雑音の発生を防いだクロック発生器に関
するものである。
従来固体撮像カラーカメラでは、クロック発生回路から
同期性雑音が発生しやすいという欠点を避けるために、
固体撮像素子の水平クロックφHfCKをカラーサブキャリ
ア周波数fSC、例えばNTSC方式では3.58MHzの整数倍に選
ぶようなことによって解決してきた。しかし、小型化で
かつ解像度を向上する場合、この様な方法ではカラーサ
ブキャリア周波数の整数倍の周波数に合った画素数を選
ばなければならないので、大きな段階的画素数増加とな
り、設計が非常に困難となる。
同期性雑音が発生しやすいという欠点を避けるために、
固体撮像素子の水平クロックφHfCKをカラーサブキャリ
ア周波数fSC、例えばNTSC方式では3.58MHzの整数倍に選
ぶようなことによって解決してきた。しかし、小型化で
かつ解像度を向上する場合、この様な方法ではカラーサ
ブキャリア周波数の整数倍の周波数に合った画素数を選
ばなければならないので、大きな段階的画素数増加とな
り、設計が非常に困難となる。
そこで、従来小型化する場合は必要最小限度の画素数を
増加するため、カラーサブキャリア周波数の整数倍でな
い画素数を選択する方法が提案されている（1986年テレ
ビジョン学会全国大会３−10）。この場合、第３図に示
すように水平走査周期の同期信号fH（以下水平同期信号
と略す。）と水平クロックφHfCKとの位相関係を一定と
するため、水平クロックを分周回路31によって分周し、
水平同期信号を発生させ、水晶発振器33から作られる比
較用水平同期信号fH′と常に位相比較し、低域フィルタ
32を介して電圧制御発振器30の発振周波数を制御して水
平クロックφHfCKの周波数を制御する必要を生じる。こ
こで使用する分周回路31は、第４図に示すように３段の
フリップ・フロップからなる1/5分周器40と７段のフリ
ップ・フロップからなる1/101分周器41で構成されてい
るカウンタや第５図に示すように505段のフリップ・フ
ロップからなる巡回型シフトレジスタによって構成され
てきた。
増加するため、カラーサブキャリア周波数の整数倍でな
い画素数を選択する方法が提案されている（1986年テレ
ビジョン学会全国大会３−10）。この場合、第３図に示
すように水平走査周期の同期信号fH（以下水平同期信号
と略す。）と水平クロックφHfCKとの位相関係を一定と
するため、水平クロックを分周回路31によって分周し、
水平同期信号を発生させ、水晶発振器33から作られる比
較用水平同期信号fH′と常に位相比較し、低域フィルタ
32を介して電圧制御発振器30の発振周波数を制御して水
平クロックφHfCKの周波数を制御する必要を生じる。こ
こで使用する分周回路31は、第４図に示すように３段の
フリップ・フロップからなる1/5分周器40と７段のフリ
ップ・フロップからなる1/101分周器41で構成されてい
るカウンタや第５図に示すように505段のフリップ・フ
ロップからなる巡回型シフトレジスタによって構成され
てきた。
このような従来の固体撮像素子用クロック発生器におい
て、第４図のように、水平クロックをカウンタにより分
周し、水平同期信号fHを生成する場合、フリップ・フロ
ップの段数は少なくてすむがカウンタの分周ノイズが水
平クロックφHfCKに混入し、画像に同期性雑音を発生さ
せ、また、第５図のように、水平クロックφHfCKを多段
の巡回型シフトレジスタにより水平同期信号を生成する
場合、分周ノイズはないが、多段のシフトレジスタを高
速で駆動するため回路消費電力が増大するとともに固体
撮像素子に好ましくない周辺回路の発熱を生じるという
欠点がある。
て、第４図のように、水平クロックをカウンタにより分
周し、水平同期信号fHを生成する場合、フリップ・フロ
ップの段数は少なくてすむがカウンタの分周ノイズが水
平クロックφHfCKに混入し、画像に同期性雑音を発生さ
せ、また、第５図のように、水平クロックφHfCKを多段
の巡回型シフトレジスタにより水平同期信号を生成する
場合、分周ノイズはないが、多段のシフトレジスタを高
速で駆動するため回路消費電力が増大するとともに固体
撮像素子に好ましくない周辺回路の発熱を生じるという
欠点がある。
本発明の固体撮像素子用クロック発生器は、水平走査周
波数の整数倍の周波数をクロック周波数とし、それぞれ
互いに公約数をもたない段数の異なる複数個の巡回型シ
フトレジスタとその巡回型シフトレジスタのそれぞれの
出力から、水平同期信号を生成するための一致回路とを
有している。ここで、それぞれ互いに公約数を持たない
段数の異なる複数個の巡回型シフトレジスタを用いる理
由は、誤動作を発生しない最小の素子数で回路を構成す
るためである。仮に互いが共通の公約数をもっていると
すれば、複数の分周比で一致出力が発生されてしまい、
判定する唯一の水平同期信号が特定できないことは明ら
かである。故に、それぞれの巡回型シフトレジスタの段
数は、各巡回型シフトレジスタの最大公約数を最大分周
とし、所望する分周をその最大分周以下となるように、
それぞれ互いに公約数を持たない段数に設定すれば良い
わけである。
波数の整数倍の周波数をクロック周波数とし、それぞれ
互いに公約数をもたない段数の異なる複数個の巡回型シ
フトレジスタとその巡回型シフトレジスタのそれぞれの
出力から、水平同期信号を生成するための一致回路とを
有している。ここで、それぞれ互いに公約数を持たない
段数の異なる複数個の巡回型シフトレジスタを用いる理
由は、誤動作を発生しない最小の素子数で回路を構成す
るためである。仮に互いが共通の公約数をもっていると
すれば、複数の分周比で一致出力が発生されてしまい、
判定する唯一の水平同期信号が特定できないことは明ら
かである。故に、それぞれの巡回型シフトレジスタの段
数は、各巡回型シフトレジスタの最大公約数を最大分周
とし、所望する分周をその最大分周以下となるように、
それぞれ互いに公約数を持たない段数に設定すれば良い
わけである。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の回路図であり、第３図の
破線で囲まれた分周回路31に相当する。この回路が第５
図の多段の巡回型シフトレジスタ108を用いた回路と異
なる点は、それぞれ互いに公約数をもたない段数の異な
る３個の巡回型シフトレジスタ、すなわち７段の巡回型
シフトレジスタ101、９段の巡回型シフトレジスタ102、
10段の巡回型シフトレジスタ103で構成されており、さ
らに、各巡回型シフトレジスタ101〜103はクロック周波
数を入力し、各シフトレジスタからは所望する分周比を
それぞれのシフトレジスタの段数で除して、その剰余に
１を加えた値に相当する段からの出力を取り出し、AND
ゲートより構成された一致回路10,11に入力され、それ
らの出力が従来と同様のＳ−Ｒフリップフロップのセッ
ト・リセットに入力されていることである。次に動作を
簡単に説明する。まず同図の水平クロックΦHfckは各巡
回型シフトレジスタ101〜103を各フリップ・フロップに
与えられる。一致回路10に出力が得られるのは、水平ク
ロックが505回入力されたとき、すなわち、７段の巡回
型シフトレジスタ101の２段目のフリップ・フロップ（5
05＝72＊７＋１ 余り1,1＋１＝２）と９段の巡回型シ
フトレジスタ102の２段目のフリップ・フロップ（505＝
56＊９＋１ 余り1,1＋１＝２）と10段の巡回型シフト
レジスタ103の６段目のフリップ・フロップ（505＝50＊
10＋５ 余り5,5＋１＝６）にそれぞれ論理“1"がある
ときであり、これによりＳ−Ｒフリップ・フロップ13が
セットする。同様に一致回路11に出力が得られるのは水
平クロックが50回入力されたとき、すなわち、７段の巡
回型シフトレジスタ101の２段目のフリップ・フロップ
と９段の巡回型シフトレジスタ102の６段目のフリップ
・フロップと10段の巡回型シフトレジスタ103の１段目
のフリップ・フロップにそれぞれ論理“1"があるときで
あり、これによりＳ−Ｒフリップ・フロップ13がリセッ
トし、フリップ・フロップ13によって水平同期信号fHが
生成され、水平同期信号端子15に出力が得られる。この
サイクルは水平クロックが505回入力されるごとに繰り
返される。すなわち一致回路10の出力は論理ゲート12に
入力され、水平クロックのタイミングと共に、その出力
でそれぞれの巡回型シフトレジスタの１段目のフリップ
フロップをセットし、２段目以降のフリップフロップを
リセットする信号が出て、初期状態に設定されて、再び
上記動作を繰り返す。
破線で囲まれた分周回路31に相当する。この回路が第５
図の多段の巡回型シフトレジスタ108を用いた回路と異
なる点は、それぞれ互いに公約数をもたない段数の異な
る３個の巡回型シフトレジスタ、すなわち７段の巡回型
シフトレジスタ101、９段の巡回型シフトレジスタ102、
10段の巡回型シフトレジスタ103で構成されており、さ
らに、各巡回型シフトレジスタ101〜103はクロック周波
数を入力し、各シフトレジスタからは所望する分周比を
それぞれのシフトレジスタの段数で除して、その剰余に
１を加えた値に相当する段からの出力を取り出し、AND
ゲートより構成された一致回路10,11に入力され、それ
らの出力が従来と同様のＳ−Ｒフリップフロップのセッ
ト・リセットに入力されていることである。次に動作を
簡単に説明する。まず同図の水平クロックΦHfckは各巡
回型シフトレジスタ101〜103を各フリップ・フロップに
与えられる。一致回路10に出力が得られるのは、水平ク
ロックが505回入力されたとき、すなわち、７段の巡回
型シフトレジスタ101の２段目のフリップ・フロップ（5
05＝72＊７＋１ 余り1,1＋１＝２）と９段の巡回型シ
フトレジスタ102の２段目のフリップ・フロップ（505＝
56＊９＋１ 余り1,1＋１＝２）と10段の巡回型シフト
レジスタ103の６段目のフリップ・フロップ（505＝50＊
10＋５ 余り5,5＋１＝６）にそれぞれ論理“1"がある
ときであり、これによりＳ−Ｒフリップ・フロップ13が
セットする。同様に一致回路11に出力が得られるのは水
平クロックが50回入力されたとき、すなわち、７段の巡
回型シフトレジスタ101の２段目のフリップ・フロップ
と９段の巡回型シフトレジスタ102の６段目のフリップ
・フロップと10段の巡回型シフトレジスタ103の１段目
のフリップ・フロップにそれぞれ論理“1"があるときで
あり、これによりＳ−Ｒフリップ・フロップ13がリセッ
トし、フリップ・フロップ13によって水平同期信号fHが
生成され、水平同期信号端子15に出力が得られる。この
サイクルは水平クロックが505回入力されるごとに繰り
返される。すなわち一致回路10の出力は論理ゲート12に
入力され、水平クロックのタイミングと共に、その出力
でそれぞれの巡回型シフトレジスタの１段目のフリップ
フロップをセットし、２段目以降のフリップフロップを
リセットする信号が出て、初期状態に設定されて、再び
上記動作を繰り返す。
各巡回型シフトレジスタ101〜103には必ず一つのフリッ
プ・フロップに論理“1"の状態があり、他のフリップ・
フロップは論理“0"の状態となっている。そのため、回
路全体では常に各巡回型シフトレジスタ101〜103の一つ
の論理“1"がシフトしているだけであるので、消費電力
変動がなく、得られる画像には同期性雑音の発生がな
い。
プ・フロップに論理“1"の状態があり、他のフリップ・
フロップは論理“0"の状態となっている。そのため、回
路全体では常に各巡回型シフトレジスタ101〜103の一つ
の論理“1"がシフトしているだけであるので、消費電力
変動がなく、得られる画像には同期性雑音の発生がな
い。
また、このとき１個の巡回型シフトレジスタを用いた場
合は、第５図に示すようにフリップ・フロップが505段
も必要であるが、同図ではフリップ・フロップが26段と
非常に少なくてすみ、素子数を減らすことができる。
合は、第５図に示すようにフリップ・フロップが505段
も必要であるが、同図ではフリップ・フロップが26段と
非常に少なくてすみ、素子数を減らすことができる。
〔実施例２〕 第２図は本発明の他の実施例のブロック図である。同図
は、それぞれ互いに公約数をもたない段数の異なる４個
の巡回型シフトレジスタ104〜107と水平同期信号を得る
一致回路から構成されている。一致回路20の出力は水平
クロックが404回入力したときに得られ、これがＳ−Ｒ
フリップ・フロップ23にセットされる。同様に一致回路
21の出力は水平クロックが40回入力したときに得られ、
これがＳ−Ｒフリップ・フロップ23にリセットされる。
よって、フリップ・フロップ23から水平同期信号が生成
される。このとき１個の巡回型シフトレジスタを用いた
場合は、フリップ・フロップが404段必要であるが、同
図ではフリップフロップが19段と少なくてすむという利
点がある。
は、それぞれ互いに公約数をもたない段数の異なる４個
の巡回型シフトレジスタ104〜107と水平同期信号を得る
一致回路から構成されている。一致回路20の出力は水平
クロックが404回入力したときに得られ、これがＳ−Ｒ
フリップ・フロップ23にセットされる。同様に一致回路
21の出力は水平クロックが40回入力したときに得られ、
これがＳ−Ｒフリップ・フロップ23にリセットされる。
よって、フリップ・フロップ23から水平同期信号が生成
される。このとき１個の巡回型シフトレジスタを用いた
場合は、フリップ・フロップが404段必要であるが、同
図ではフリップフロップが19段と少なくてすむという利
点がある。
以上説明したように本発明は、それぞれ互いに公約数を
もたない段数の異なる複数個の巡回型シフトレジスタを
有し、その巡回型シフトレジスタのそれぞれの一致出力
を利用して固体撮像素子の水平クロックを分周し、かつ
水平同期信号を生成しており、これにより同期性雑音が
発生しないばかりでなく、シフトレジスタの段数が減
り、回路消費電力を小さくすることができる他、IC化の
場合回路規模が小さくなるため、歩留りが良くなり、価
格が下がるといった効果がある。
もたない段数の異なる複数個の巡回型シフトレジスタを
有し、その巡回型シフトレジスタのそれぞれの一致出力
を利用して固体撮像素子の水平クロックを分周し、かつ
水平同期信号を生成しており、これにより同期性雑音が
発生しないばかりでなく、シフトレジスタの段数が減
り、回路消費電力を小さくすることができる他、IC化の
場合回路規模が小さくなるため、歩留りが良くなり、価
格が下がるといった効果がある。
【図面の簡単な説明】 第１図は本発明の固体撮像素子用クロック発生器の一実
施例を示すブロック図であり、同様に第２図は本発明の
他の実施例を示すブロック図である。第３図は、水平同
期信号fHと水平クロックφHfCKとの位相関係を一定とす
るための回路のブロック図である。第４図、第５図は第
３図の分周回路31の従来例を示したブロック図である。 101……７段の巡回型シフトレジスタ、102……９段の巡
回型シフトレジスタ、103……10段の巡回型シフトレジ
スタ、104……３段の巡回型シフトレジスタ、105……４
段の巡回型シフトレジスタ、106……５段の巡回型シフ
トレジスタ、107……７段の巡回型シフトレジスタ、108
……505段の巡回型シフトレジスタ、10,11,20,21……一
般回路、12,22,50……論理ゲート、13,23,51……Ｓ−Ｒ
フリップ・フロップ、14……水平クロック端子、15……
水平同期信号端子、30……電圧制御型発振器、31……分
周回路、32……低域フィルタ、33……水晶発振器、34…
…位相比較器、35……比較用水平同期信号端子、36……
カラーサブキャリア周波数、37……同期信号発生器、40
……1/5分周器、41……1/101分周器。
施例を示すブロック図であり、同様に第２図は本発明の
他の実施例を示すブロック図である。第３図は、水平同
期信号fHと水平クロックφHfCKとの位相関係を一定とす
るための回路のブロック図である。第４図、第５図は第
３図の分周回路31の従来例を示したブロック図である。 101……７段の巡回型シフトレジスタ、102……９段の巡
回型シフトレジスタ、103……10段の巡回型シフトレジ
スタ、104……３段の巡回型シフトレジスタ、105……４
段の巡回型シフトレジスタ、106……５段の巡回型シフ
トレジスタ、107……７段の巡回型シフトレジスタ、108
……505段の巡回型シフトレジスタ、10,11,20,21……一
般回路、12,22,50……論理ゲート、13,23,51……Ｓ−Ｒ
フリップ・フロップ、14……水平クロック端子、15……
水平同期信号端子、30……電圧制御型発振器、31……分
周回路、32……低域フィルタ、33……水晶発振器、34…
…位相比較器、35……比較用水平同期信号端子、36……
カラーサブキャリア周波数、37……同期信号発生器、40
……1/5分周器、41……1/101分周器。
Claims (1)
- 【請求項１】水平走査周波数の整数倍の周波数をクロッ
ク周波数とし、該クロック周波数をそれぞれ互いに公約
数を持たない段数の異なる複数個の巡回型シフトレジス
タに入力し、各シフトレジスタからは所望する分周比を
それぞれのシフトレジスタの段数で除して、その剰余に
１を加えた値に相当する段からの出力を取り出し、各出
力が一致したことを検出して、該検出結果を水平走査同
期信号として生成することを特徴とする固体撮像素子用
クロック発生器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314313A JPH0748824B2 (ja) | 1986-12-24 | 1986-12-24 | 固体撮像素子用クロツク発生器 |
| US07/137,705 US4866740A (en) | 1986-12-24 | 1987-12-24 | Frequency divider of pulses using ring-counters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314313A JPH0748824B2 (ja) | 1986-12-24 | 1986-12-24 | 固体撮像素子用クロツク発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63161776A JPS63161776A (ja) | 1988-07-05 |
| JPH0748824B2 true JPH0748824B2 (ja) | 1995-05-24 |
Family
ID=18051844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314313A Expired - Lifetime JPH0748824B2 (ja) | 1986-12-24 | 1986-12-24 | 固体撮像素子用クロツク発生器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4866740A (ja) |
| JP (1) | JPH0748824B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5226063A (en) * | 1990-04-27 | 1993-07-06 | Sanyo Electric Co., Ltd. | Counter for an image pickup system |
| JPH05152938A (ja) * | 1991-11-27 | 1993-06-18 | Nec Yamagata Ltd | カウンタ回路 |
| JP2765684B2 (ja) * | 1991-11-29 | 1998-06-18 | シャープ株式会社 | Ｃｃｄ駆動用集積回路 |
| DE4308979A1 (de) * | 1993-03-20 | 1994-09-22 | Philips Patentverwaltung | Zähler- und/oder Teileranordnung |
| JP3825722B2 (ja) * | 2002-07-02 | 2006-09-27 | 東芝エルエスアイシステムサポート株式会社 | 半導体回路装置 |
| EP1700869A1 (en) * | 2005-03-11 | 2006-09-13 | 3M Innovative Properties Company | Recovery of fluorinated surfactants from a basic anion exchange resin having quaternary ammonium groups |
| JP5061570B2 (ja) * | 2006-10-13 | 2012-10-31 | 日産自動車株式会社 | 電力変換装置および電力変換方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609311A (en) * | 1969-05-26 | 1971-09-28 | Centaur Mini Computer Devices | Coincident counting system |
| US3745315A (en) * | 1969-09-26 | 1973-07-10 | Bell Telephone Labor Inc | Ripple-through counters having minimum output propagation delay times |
| US3697879A (en) * | 1971-08-31 | 1972-10-10 | Eltee Pulsitron | On-off pulse time control |
| CH1419273A4 (ja) * | 1973-10-04 | 1976-01-30 | ||
| US3980960A (en) * | 1975-10-09 | 1976-09-14 | Computer Identics Corporation | Signal width and width ratio determining apparatus |
| US4330751A (en) * | 1979-12-03 | 1982-05-18 | Norlin Industries, Inc. | Programmable frequency and duty cycle tone signal generator |
| JPS57186836A (en) * | 1981-05-14 | 1982-11-17 | Nec Corp | Counting circuit |
| US4596027A (en) * | 1982-08-25 | 1986-06-17 | Gte Products Corporation | Counter/divider apparatus |
| JPS59104870A (ja) * | 1982-12-07 | 1984-06-16 | Matsushita Electric Ind Co Ltd | 固体撮像装置の駆動回路 |
| JPS59186480A (ja) * | 1983-04-08 | 1984-10-23 | Fuji Photo Film Co Ltd | 固体撮像装置 |
-
1986
- 1986-12-24 JP JP61314313A patent/JPH0748824B2/ja not_active Expired - Lifetime
-
1987
- 1987-12-24 US US07/137,705 patent/US4866740A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4866740A (en) | 1989-09-12 |
| JPS63161776A (ja) | 1988-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011150373A (ja) | 表示パネル制御回路および表示パネル制御方法 | |
| US4500909A (en) | Synchronizing signal generating apparatus | |
| JPH0748824B2 (ja) | 固体撮像素子用クロツク発生器 | |
| EP0810736A1 (en) | PLL frequency synthesizer | |
| US5226063A (en) | Counter for an image pickup system | |
| US4970588A (en) | Video monitoring apparatus with plural inputs | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| CA1139887A (en) | Device for dividing a recurrent input signal by a non-integer divisor f, notably by f=n-1/2 | |
| EP0064298B1 (en) | Pulse generating circuit for a television camera using solid state image sensor | |
| US20020191094A1 (en) | CCD clock alignment circuit using a frequency locked clock multiplier | |
| JPH04115623A (ja) | クロック分周回路 | |
| US5101118A (en) | Synchronization compensating circuit for use in scanning type display circuit | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JP2621268B2 (ja) | 周波数分周回路 | |
| JP3024130B2 (ja) | 任意位相抽出回路 | |
| KR950002413B1 (ko) | 전하결합소자(ccd) 구동 ic 회로 | |
| JPH0698333A (ja) | Ｃｃｄ駆動装置 | |
| JPS5926674Y2 (ja) | 同期式分周回路 | |
| JP2779042B2 (ja) | 複合同期信号発生装置 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JP3118809B2 (ja) | 同期回路 | |
| JPH02113679A (ja) | 固体撮像装置用同期信号発生回路 | |
| JP2001119711A (ja) | 信号生成回路及びカウンタ | |
| JPH0583587A (ja) | 同期信号発生回路 | |
| JPH0884069A (ja) | 可変分周器 |