JPH0749771A - 近似値を丸める方法 - Google Patents
近似値を丸める方法Info
- Publication number
- JPH0749771A JPH0749771A JP6059043A JP5904394A JPH0749771A JP H0749771 A JPH0749771 A JP H0749771A JP 6059043 A JP6059043 A JP 6059043A JP 5904394 A JP5904394 A JP 5904394A JP H0749771 A JPH0749771 A JP H0749771A
- Authority
- JP
- Japan
- Prior art keywords
- register
- square root
- dividend
- approximate
- rounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/4824—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices using signed-digit representation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
- G06F7/5525—Roots or inverse roots of single operands
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5355—Using iterative approximation not using digit recurrence, e.g. Newton Raphson or Goldschmidt
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4873—Dividing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
- G06F7/49957—Implementation of IEEE-754 Standard
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 除算または平方根の計算の最終的な近似値を
丸める方向を素早く決定する方法を得ること。 【構成】 除算または平方根の計算の最終的な近似値を
丸める方向を素早く決定するために比較回路１２０を設
ける。平方根の場合、平方根の最終的な近似値を自乗
し、演算数と比較する。丸めをどうするかは、演算数と
近似された平方根との大小に基づく。除算では、商の最
終的な近似値に除数を乗じ、被除数と比較する。被除数
と計算された積との大小に基づいて丸めの方向が決定さ
れる。
丸める方向を素早く決定する方法を得ること。 【構成】 除算または平方根の計算の最終的な近似値を
丸める方向を素早く決定するために比較回路１２０を設
ける。平方根の場合、平方根の最終的な近似値を自乗
し、演算数と比較する。丸めをどうするかは、演算数と
近似された平方根との大小に基づく。除算では、商の最
終的な近似値に除数を乗じ、被除数と比較する。被除数
と計算された積との大小に基づいて丸めの方向が決定さ
れる。
Description
【０００１】
【産業上の利用分野】この発明は、全般的に集積回路、
更に具体的に言えば、除算数および平方根の計算を効率
的に行う方法に関する。
更に具体的に言えば、除算数および平方根の計算を効率
的に行う方法に関する。
【０００２】
【従来の技術および問題点】計算機、信号処理装置およ
びプロセス制御装置のような多くのシステムでは、高速
の計算が設計の重要な観点である。このようなシステム
は、高速の計算を行うために、次第に高度に並列の設計
を用いたＬＳＩ集積回路に頼っている。並列方式を利用
して整数および浮動少数点乗算を行う特殊な集積回路が
いろいろ利用し得る。しかし、除算および平方根を求め
る集積回路は一般的に直列であり、そのためにその有効
性が低下する。除算は、周知の収斂アルゴリズムを用い
ることにより、他の回路と共に高速乗算器によって実施
することができる。一般的に、高速並列乗算器は２つの
主な部分に分割することをできる。第１の部分は、部分
積発生器と、部分積を和および桁上げのストリームに還
元する加算器アレイを含んでいる。第２の部分が、桁上
げおよび和のストリームを加算する最終加算器を含む。
第２の部分は桁上げチェーンに関係するから、最終的な
加算は、部分積の発生および加算と大体同じ長さの時間
を使う。両半分の間にパイプライン・レジスタを挿入し
て、乗算器のスループットを高める場合が多い。これ
は、後半分が初めの計算を完了する間、前半分が次の動
作を開始することができるからである。
びプロセス制御装置のような多くのシステムでは、高速
の計算が設計の重要な観点である。このようなシステム
は、高速の計算を行うために、次第に高度に並列の設計
を用いたＬＳＩ集積回路に頼っている。並列方式を利用
して整数および浮動少数点乗算を行う特殊な集積回路が
いろいろ利用し得る。しかし、除算および平方根を求め
る集積回路は一般的に直列であり、そのためにその有効
性が低下する。除算は、周知の収斂アルゴリズムを用い
ることにより、他の回路と共に高速乗算器によって実施
することができる。一般的に、高速並列乗算器は２つの
主な部分に分割することをできる。第１の部分は、部分
積発生器と、部分積を和および桁上げのストリームに還
元する加算器アレイを含んでいる。第２の部分が、桁上
げおよび和のストリームを加算する最終加算器を含む。
第２の部分は桁上げチェーンに関係するから、最終的な
加算は、部分積の発生および加算と大体同じ長さの時間
を使う。両半分の間にパイプライン・レジスタを挿入し
て、乗算器のスループットを高める場合が多い。これ
は、後半分が初めの計算を完了する間、前半分が次の動
作を開始することができるからである。
【０００３】その結果、高速並列乗算器は、収斂アルゴ
リズムの毎回の繰り返しに対し、少なくとも３クロック
・サイクルを必要とする。このため、除算および平方根
の計算は、他の計算に較べてかなりの時間を必要とす
る。従って、業界には、高速で除算および平方根の計算
ができるプロセッサに対する要望がある。
リズムの毎回の繰り返しに対し、少なくとも３クロック
・サイクルを必要とする。このため、除算および平方根
の計算は、他の計算に較べてかなりの時間を必要とす
る。従って、業界には、高速で除算および平方根の計算
ができるプロセッサに対する要望がある。
【０００４】
【問題点を解決するための手段】この発明では、従来の
除算および平方根の計算に伴う欠点および問題点を実質
的になくすか又は防止するプロセッサを提供する。この
発明では、除算または平方根の計算の最終的な近似値を
丸めるべき方向を素早く決定するために、比較回路を設
ける。除算では、商の最終的な近似値に除数を乗じ、被
除数と比較する。被除数が計算された積より大きいか、
それより小さいか又はそれに等しいかに基づいて丸めの
方向が決められる。平方根の場合、平方根の最終的な近
似値を自乗し、演算数と比較する。丸めをどうするか
は、演算数が近似された平方根の自乗より大きいか、そ
れより小さいか又はそれに等しいかに基づく。この発明
では、演算数の最下位ビットだけを近似値の対応するビ
ットと比較し、その両側の保護ビットだけを用いればよ
いから、最小限の比較回路を用いて、最終的な近似値の
丸めを速やかに行うことができると言う利点が得られ
る。この発明並びにその利点が更によく理解されるよう
に、図面を参照して説明する。
除算および平方根の計算に伴う欠点および問題点を実質
的になくすか又は防止するプロセッサを提供する。この
発明では、除算または平方根の計算の最終的な近似値を
丸めるべき方向を素早く決定するために、比較回路を設
ける。除算では、商の最終的な近似値に除数を乗じ、被
除数と比較する。被除数が計算された積より大きいか、
それより小さいか又はそれに等しいかに基づいて丸めの
方向が決められる。平方根の場合、平方根の最終的な近
似値を自乗し、演算数と比較する。丸めをどうするか
は、演算数が近似された平方根の自乗より大きいか、そ
れより小さいか又はそれに等しいかに基づく。この発明
では、演算数の最下位ビットだけを近似値の対応するビ
ットと比較し、その両側の保護ビットだけを用いればよ
いから、最小限の比較回路を用いて、最終的な近似値の
丸めを速やかに行うことができると言う利点が得られ
る。この発明並びにその利点が更によく理解されるよう
に、図面を参照して説明する。
【０００５】
【実施例】この発明の好ましい実施例は、図１および図
２を見れば最もよく理解されよう。図面全体にわたっ
て、同様な部分および対応する部分には同じ参照番号を
用いている。図１は、この発明のプロセッサの回路図を
示す。この発明のプロセッサ１０が３つの段階に別けて
示されている。すなわち、入力段１２、計算段１４およ
び出力段１６である。入力段は、Ａ入力データ・バス２
０ａおよびＢ入力データ・バス２０ｂで構成された入力
データ・バス２０に接続される一時レジスタ１８を有す
る。バリティ検査装置２２ａ，２２ｂが各々入力データ
・バス２０ａ，２０ｂに接続されると共に、バリティ線
２４ａ，２４ｂに接続される。バリティ検査装置２２
ａ，２２ｂからはパリディ誤り線２６ａ，２６ｂが出力
される。入力データ・バス２０ａ，２０ｂは、一時レジ
スタ１８の出力と共に、形式論理回路２８にも接続され
る。形式制御信号３０および「クロック・モード」信号
３１が形式論理回路２８に入力される。形式論理回路２
８の出力がＡおよびＢ入力レジスタ３３，３４に接続さ
れる。イネーブル信号線３６，３８が各々Ａ入力レジス
タおよびＢ入力レジスタ３４に接続される。ＡおよびＢ
入力レジスタ３３，３４が一連のマルチプレックサ４
０，４２，４４，４６に接続される。Ａ入力レジスタ３
３がマルチプレックサ４０およびマルチプレックサ４４
に接続され、Ｂ入力レジスタ３４がマルチプレックサ４
２およびマルチプレックサ４６に接続される。マルチプ
レックサ４０，４２の出力パイプライン・レジスタ５０
および変換器／丸め装置５２を持つ乗算器４８に入力さ
れる。マルチプレックサ４４，４６がパイプライン・レ
ジスタ５６および正規化装置５８を持つＡＬＵ５４に接
続される。乗算器４８およびＡＬＵ５４が命令レジスタ
６０に接続されるが、このレジスタが命令バス６２に接
続されている。乗算器４８の出力が積レジスタ６５に接
続され、ＡＬＵ５４の出力が和レジスタ６６に接続され
る。積レジスタ６５および和レジスタ６６の出力が、マ
ルチプレックサ６８，７０に接続される。積レジスタ６
５の出力がマルチプレックサ４２，４４にも接続され、
和レジスタ６６の出力がマルチプレックサ４０，４６に
接続される。マルチプレックサ６８，７０が各々制御信
号線７２，７４に接続される。
２を見れば最もよく理解されよう。図面全体にわたっ
て、同様な部分および対応する部分には同じ参照番号を
用いている。図１は、この発明のプロセッサの回路図を
示す。この発明のプロセッサ１０が３つの段階に別けて
示されている。すなわち、入力段１２、計算段１４およ
び出力段１６である。入力段は、Ａ入力データ・バス２
０ａおよびＢ入力データ・バス２０ｂで構成された入力
データ・バス２０に接続される一時レジスタ１８を有す
る。バリティ検査装置２２ａ，２２ｂが各々入力データ
・バス２０ａ，２０ｂに接続されると共に、バリティ線
２４ａ，２４ｂに接続される。バリティ検査装置２２
ａ，２２ｂからはパリディ誤り線２６ａ，２６ｂが出力
される。入力データ・バス２０ａ，２０ｂは、一時レジ
スタ１８の出力と共に、形式論理回路２８にも接続され
る。形式制御信号３０および「クロック・モード」信号
３１が形式論理回路２８に入力される。形式論理回路２
８の出力がＡおよびＢ入力レジスタ３３，３４に接続さ
れる。イネーブル信号線３６，３８が各々Ａ入力レジス
タおよびＢ入力レジスタ３４に接続される。ＡおよびＢ
入力レジスタ３３，３４が一連のマルチプレックサ４
０，４２，４４，４６に接続される。Ａ入力レジスタ３
３がマルチプレックサ４０およびマルチプレックサ４４
に接続され、Ｂ入力レジスタ３４がマルチプレックサ４
２およびマルチプレックサ４６に接続される。マルチプ
レックサ４０，４２の出力パイプライン・レジスタ５０
および変換器／丸め装置５２を持つ乗算器４８に入力さ
れる。マルチプレックサ４４，４６がパイプライン・レ
ジスタ５６および正規化装置５８を持つＡＬＵ５４に接
続される。乗算器４８およびＡＬＵ５４が命令レジスタ
６０に接続されるが、このレジスタが命令バス６２に接
続されている。乗算器４８の出力が積レジスタ６５に接
続され、ＡＬＵ５４の出力が和レジスタ６６に接続され
る。積レジスタ６５および和レジスタ６６の出力が、マ
ルチプレックサ６８，７０に接続される。積レジスタ６
５の出力がマルチプレックサ４２，４４にも接続され、
和レジスタ６６の出力がマルチプレックサ４０，４６に
接続される。マルチプレックサ６８，７０が各々制御信
号線７２，７４に接続される。
【０００６】マルチプレックサ６８の出力がＣレジスタ
７６に接続される。Ｃレジスタ７６の出力がマルチプレ
ックサ４０−４６に接続される。Ｃレジスタ７８がクロ
ック信号線７８に接続される。出力段１６は、Ｙマルチ
プレックサ７０、状態レジスタ８０、パリティ発生器８
２およびマスター／スレーブ比較回路８４で構成され
る。マルチプレックサ７０の出力がパリティ発生器８
２、マスター／スレーブ比較回路８４およびバッファ８
６に接続される。状態レジスタ８０がマスター／スレー
ブ比較回路８４およびバッファ８８，９０に接続され
る。バッファ８６の出力が出力データ・バス９２および
マスター／スレーブ比較回路８４に接続される。バッフ
ァ８８，９０の出力が状態バス９４に接続される。バッ
ファ８６−９０が各々制御線９６，９８，１００によっ
て制御される。状態装置１０２が乗算器４８および除算
／平方根回路１０４（その接続は図示されていないが、
ＡおよびＢ入力レジスタ３３，３４とマルチプレックサ
４０−４６にも同様に）接続される。除算／平方根回路
１０４が乗算器４８、Ｂレジスタ３４、マルチプレック
サ４０および「影の」Ｃレジスタ１０６にも接続され
る。影のＣレジスタ１０６は、整数の除算および平方根
の計算を助けるため、ＡＬＵ５４による整数から浮動小
数点の数への変換結果を記憶するために使われる。除算
／平方根回路が図２に詳しく示されている。
７６に接続される。Ｃレジスタ７６の出力がマルチプレ
ックサ４０−４６に接続される。Ｃレジスタ７８がクロ
ック信号線７８に接続される。出力段１６は、Ｙマルチ
プレックサ７０、状態レジスタ８０、パリティ発生器８
２およびマスター／スレーブ比較回路８４で構成され
る。マルチプレックサ７０の出力がパリティ発生器８
２、マスター／スレーブ比較回路８４およびバッファ８
６に接続される。状態レジスタ８０がマスター／スレー
ブ比較回路８４およびバッファ８８，９０に接続され
る。バッファ８６の出力が出力データ・バス９２および
マスター／スレーブ比較回路８４に接続される。バッフ
ァ８８，９０の出力が状態バス９４に接続される。バッ
ファ８６−９０が各々制御線９６，９８，１００によっ
て制御される。状態装置１０２が乗算器４８および除算
／平方根回路１０４（その接続は図示されていないが、
ＡおよびＢ入力レジスタ３３，３４とマルチプレックサ
４０−４６にも同様に）接続される。除算／平方根回路
１０４が乗算器４８、Ｂレジスタ３４、マルチプレック
サ４０および「影の」Ｃレジスタ１０６にも接続され
る。影のＣレジスタ１０６は、整数の除算および平方根
の計算を助けるため、ＡＬＵ５４による整数から浮動小
数点の数への変換結果を記憶するために使われる。除算
／平方根回路が図２に詳しく示されている。
【０００７】入力段１２は、いろいろのバスの設計に対
処するために、融通性のある入力モードを持つように設
計されている。形式制御信号は、２倍精度入力に対する
４つの形式の内の１つを示す２ビット信号で構成され
る。取り得る形式が表１に示されている。 表１ ２倍精度入力データの形式モード ロード順序 第１クロックで一時レジス 第２クロックでＡ／Ｂ タに、そして第２クロック レジスタにロードされ でＡ／Ｂレジスタにロード るデータ されるデータ CONFIG 1 CONFIG ０ Ａバス Ｂバス Ａバス Ｂバス ０ ０ Ｂ演算数 Ｂ演算数 Ａ演算数 Ａ演算数 （ＭＳＨ） （ＬＳＨ） （ＭＳＨ） （ＬＳＨ） ０ １ Ａ演算数 Ｂ演算数 Ａ演算数 Ｂ演算数 （ＬＳＨ） （ＬＳＨ） （ＭＳＨ） （ＭＳＨ） １ ０ Ａ演算数 Ｂ演算数 Ａ演算数 Ｂ演算数 （ＭＳＨ） （ＭＳＨ） （ＬＳＨ） （ＬＳＨ） １ １ Ａ演算数 Ａ演算数 Ｂ演算数 Ｂ演算数 （ＭＳＨ） （ＬＳＨ） （ＭＳＨ） （ＬＳＨ） ＭＳＨ＝上位の半分 ＬＳＨ＝下位の半分 各々の場合、第１のクロック・サイクルで、データがＡ
およびＢ入力データ・バスに２０ａ，２０ｂから一時レ
ジスタ１８にロードされる。第２のクロック・サイクル
の立ち上がりで、ＡおよびＢ入力データ・バスに２０
ａ，２０ｂにある新しいデータと、一時レジスタ１８に
あるデータが、適当なレジスタに転送される。形式制御
信号３０は、ユーザが自分のデータをいるいろの形にす
ることができるようにする。表１で、Ｂ演算数はＢレジ
スタ３４にロードされる演算数を指し、Ａ演算数はＡレ
ジスタ３３にロードされる演算数を指す。
処するために、融通性のある入力モードを持つように設
計されている。形式制御信号は、２倍精度入力に対する
４つの形式の内の１つを示す２ビット信号で構成され
る。取り得る形式が表１に示されている。 表１ ２倍精度入力データの形式モード ロード順序 第１クロックで一時レジス 第２クロックでＡ／Ｂ タに、そして第２クロック レジスタにロードされ でＡ／Ｂレジスタにロード るデータ されるデータ CONFIG 1 CONFIG ０ Ａバス Ｂバス Ａバス Ｂバス ０ ０ Ｂ演算数 Ｂ演算数 Ａ演算数 Ａ演算数 （ＭＳＨ） （ＬＳＨ） （ＭＳＨ） （ＬＳＨ） ０ １ Ａ演算数 Ｂ演算数 Ａ演算数 Ｂ演算数 （ＬＳＨ） （ＬＳＨ） （ＭＳＨ） （ＭＳＨ） １ ０ Ａ演算数 Ｂ演算数 Ａ演算数 Ｂ演算数 （ＭＳＨ） （ＭＳＨ） （ＬＳＨ） （ＬＳＨ） １ １ Ａ演算数 Ａ演算数 Ｂ演算数 Ｂ演算数 （ＭＳＨ） （ＬＳＨ） （ＭＳＨ） （ＬＳＨ） ＭＳＨ＝上位の半分 ＬＳＨ＝下位の半分 各々の場合、第１のクロック・サイクルで、データがＡ
およびＢ入力データ・バスに２０ａ，２０ｂから一時レ
ジスタ１８にロードされる。第２のクロック・サイクル
の立ち上がりで、ＡおよびＢ入力データ・バスに２０
ａ，２０ｂにある新しいデータと、一時レジスタ１８に
あるデータが、適当なレジスタに転送される。形式制御
信号３０は、ユーザが自分のデータをいるいろの形にす
ることができるようにする。表１で、Ｂ演算数はＢレジ
スタ３４にロードされる演算数を指し、Ａ演算数はＡレ
ジスタ３３にロードされる演算数を指す。
【０００８】一時レジスタ１８は、１倍精度バスにある
２倍精度数を１つのクロック・サイクルでロードするこ
とができるようにするために設けられている。Ａバス２
０ａの内容が一時レジスタの上側の３２ビットにロード
される。Ｂバス２０ｂの内容が下側の３２ビットにロー
ドされる。クロック・モード信号（３１）が、データを
一時レジスタに記憶するためのクロックの縁を決定す
る。クロック・モード信号３１が低である時、データが
クロックの立ち上がりでロードされる。クロック・モー
ド信号３１が高である時、データがクロックの立ち下が
りでロードされる。ＡおよびＢバス２０ａ，２０ｂ並び
に一時レジスタ１８の内容が次の立ち上がりでＡおよび
Ｂレジスタ３３，３４にロードされるからである。４つ
のマルチプレックサ４０−４６が、乗算器４８およびＡ
ＬＵ５４に接続される演算数を選択する。マルチプレッ
クサ４０−４６がＡ入力レジスタ３３、Ｂ入力レジスタ
３４、積レジスタ６４、和レジスタ６６またはＣレジス
タ７６から演算数を選択する。このマルチプレックサの
形式が、データの流れの遅滞を大幅に少なくする。ＡＬ
Ｕ５４が加算および減算の機能と、整数および浮動少数
点の数の間の変換、および１倍精度および２倍精度の数
の間の変換を行う。この発明の重要な特徴として、ＡＬ
Ｕは乗算器４８とは独立に、またはそれと並列に動作さ
せることができる。ＡＬＵ５４がパイプライン・レジス
タ５６および丸め装置／正規化装置５８を持っている。
２倍精度数を１つのクロック・サイクルでロードするこ
とができるようにするために設けられている。Ａバス２
０ａの内容が一時レジスタの上側の３２ビットにロード
される。Ｂバス２０ｂの内容が下側の３２ビットにロー
ドされる。クロック・モード信号（３１）が、データを
一時レジスタに記憶するためのクロックの縁を決定す
る。クロック・モード信号３１が低である時、データが
クロックの立ち上がりでロードされる。クロック・モー
ド信号３１が高である時、データがクロックの立ち下が
りでロードされる。ＡおよびＢバス２０ａ，２０ｂ並び
に一時レジスタ１８の内容が次の立ち上がりでＡおよび
Ｂレジスタ３３，３４にロードされるからである。４つ
のマルチプレックサ４０−４６が、乗算器４８およびＡ
ＬＵ５４に接続される演算数を選択する。マルチプレッ
クサ４０−４６がＡ入力レジスタ３３、Ｂ入力レジスタ
３４、積レジスタ６４、和レジスタ６６またはＣレジス
タ７６から演算数を選択する。このマルチプレックサの
形式が、データの流れの遅滞を大幅に少なくする。ＡＬ
Ｕ５４が加算および減算の機能と、整数および浮動少数
点の数の間の変換、および１倍精度および２倍精度の数
の間の変換を行う。この発明の重要な特徴として、ＡＬ
Ｕは乗算器４８とは独立に、またはそれと並列に動作さ
せることができる。ＡＬＵ５４がパイプライン・レジス
タ５６および丸め装置／正規化装置５８を持っている。
【０００９】乗算器４８は、基本的な乗算機能ａ×ｂを
実施する。演算数は１倍精度または２倍精度の数であっ
てよく、乗算が行われる前に、絶対値に変換することが
できる。パイプライン・レジスタ５０，５６を不作動に
して、通りすぎモードにすることができる。ＡＬＵ５４
および乗算器４８の両方が同時に動作する「チェーン
形」命令では、幾つかの機能を実施することができる。
ＡＬＵ動作は、ａ＋ｂ、ａ−ｂ、２−ａ、ｂ−ａを実行
するように選ぶことができる。ＡＬＵおよび乗算器の結
果に負の符号をつけることができ、ＡＬＵ５４および乗
算器４８に対して同一性機能、すなわちａ＋０およびｂ
×１を選ぶことができる。ＡＬＵおよび乗算器の動作結
果を、システム・クロックの立ち上がりで、２つの出力
レジスタ、すなわち和レジスタ６６と積レジスタ６５に
ラッチすることができる。積レジスタ６５が乗算器の動
作の結果を保持し、和レジスタ６６がＡＬＬＵの動作結
果を保持する。Ｃレジスタは、ＡＬＵまたは乗算器の動
作の結果を、乗算器４８またはＡＬＵ５４にフィードバ
ックする前に、一時的に記憶するために利用するするこ
とができ、あるいはそれが定数を保持することができ
る。Ｃレジスタ７６に対するデータ源が、制御信号線７
２を介してマルチプレックサ６８によって選択される。
実施する。演算数は１倍精度または２倍精度の数であっ
てよく、乗算が行われる前に、絶対値に変換することが
できる。パイプライン・レジスタ５０，５６を不作動に
して、通りすぎモードにすることができる。ＡＬＵ５４
および乗算器４８の両方が同時に動作する「チェーン
形」命令では、幾つかの機能を実施することができる。
ＡＬＵ動作は、ａ＋ｂ、ａ−ｂ、２−ａ、ｂ−ａを実行
するように選ぶことができる。ＡＬＵおよび乗算器の結
果に負の符号をつけることができ、ＡＬＵ５４および乗
算器４８に対して同一性機能、すなわちａ＋０およびｂ
×１を選ぶことができる。ＡＬＵおよび乗算器の動作結
果を、システム・クロックの立ち上がりで、２つの出力
レジスタ、すなわち和レジスタ６６と積レジスタ６５に
ラッチすることができる。積レジスタ６５が乗算器の動
作の結果を保持し、和レジスタ６６がＡＬＬＵの動作結
果を保持する。Ｃレジスタは、ＡＬＵまたは乗算器の動
作の結果を、乗算器４８またはＡＬＵ５４にフィードバ
ックする前に、一時的に記憶するために利用するするこ
とができ、あるいはそれが定数を保持することができ
る。Ｃレジスタ７６に対するデータ源が、制御信号線７
２を介してマルチプレックサ６８によって選択される。
【００１０】Ｃレジスタは、外部データ・バスから直接
的にロードされない。しかし、ＡＬＵまたは乗算器だけ
を使い、外部データ入力を必要としない動作の間、Ａ演
算数として値を入力することにより、１サイクルを無駄
にせずにロードすることができる。Ｂ演算数は、ＡＬＵ
では０、または乗算器では１に強制的にすることができ
るから、０を加算することにより、または１を乗ずるこ
とにより、その後Ｃレジスタ７６に対する入力源を選ぶ
ことによって、Ａ演算数をＣレジスタに送ることができ
る。パリティ発生器８２が、各々のバイトに対しあるい
は出力の各ワードに対し、Ｙマルチプレックサの出力７
０に対してパリティ・ビットを発生する。マスター／ス
レーブ比較回路８４は、Ｙ出力マルチプレックサ７０か
らのデータ・バイトおよび状態レジスタ８０の出力を、
外部出力バス９２および状態バス９４のデータと比較す
るために設けられている。データ・バイトが等しくなけ
れば、マスター／スレーブ比較回路８４のマスター／ス
レーブ誤り出力ピンに高信号が発生される。ＡＬＵにお
ける比較動作の間、ＡおよびＢ演算数が等しい時、状態
レジスタ８０のＡＥＱＢ出力が高になる。比較の間、Ａ
演算数がＢ演算数より大きければ、状態レジスタ８０で
ＡＧＴＢ出力が高になる。ＡＬＵでも乗算器でも、比較
以外の動作を行う時、ＡＥＱＢ信号をゼロ検出として使
う。
的にロードされない。しかし、ＡＬＵまたは乗算器だけ
を使い、外部データ入力を必要としない動作の間、Ａ演
算数として値を入力することにより、１サイクルを無駄
にせずにロードすることができる。Ｂ演算数は、ＡＬＵ
では０、または乗算器では１に強制的にすることができ
るから、０を加算することにより、または１を乗ずるこ
とにより、その後Ｃレジスタ７６に対する入力源を選ぶ
ことによって、Ａ演算数をＣレジスタに送ることができ
る。パリティ発生器８２が、各々のバイトに対しあるい
は出力の各ワードに対し、Ｙマルチプレックサの出力７
０に対してパリティ・ビットを発生する。マスター／ス
レーブ比較回路８４は、Ｙ出力マルチプレックサ７０か
らのデータ・バイトおよび状態レジスタ８０の出力を、
外部出力バス９２および状態バス９４のデータと比較す
るために設けられている。データ・バイトが等しくなけ
れば、マスター／スレーブ比較回路８４のマスター／ス
レーブ誤り出力ピンに高信号が発生される。ＡＬＵにお
ける比較動作の間、ＡおよびＢ演算数が等しい時、状態
レジスタ８０のＡＥＱＢ出力が高になる。比較の間、Ａ
演算数がＢ演算数より大きければ、状態レジスタ８０で
ＡＧＴＢ出力が高になる。ＡＬＵでも乗算器でも、比較
以外の動作を行う時、ＡＥＱＢ信号をゼロ検出として使
う。
【００１１】プロセッサ１０は、ＦＡＳＴモードで動作
するようにプログラムすることができる。ＦＡＳＴモー
ドでは正規化解除した全ての入力および出力が強制的に
ゼロにされる。正規化解除された入力は、ゼロの指数、
ゼロでない仮数および仮数の一番左のビット（隠れたま
たは暗黙のビット）にゼロを持つ浮動小数点の形を持っ
ている。正規化解除された数は、正規化が完了する前
に、バイアスされた指数フィールドをゼロにデクレメン
トすることによって生ずる。正規化解除された数を乗算
器に入力することができないから、それを最初にＡＬＵ
によって折り返し数に変換しなければならない。正規化
解除された数の仮数が、それを左へシフトすることによ
って、正規化された時、指数フィールドは全部ゼロから
負の２の補数にデクレメントされる。プロセッサ１０
は、４つのＩＥＥＥ標準丸めモードを支援する。支援さ
れた丸めモードは、最近への丸め、ゼロへの丸め（切捨
て）、無限大への丸め（切上げ）および負の無限大への
丸め（切下げ）である。プロセッサが乗算および加算の
機能を同時に遂行することができることにより、積の和
を計算するには、プロセッサ１０は、ＡＬＵが前の計算
のフィードバックに対して動作している間、乗算器にあ
る外部データ入力に作用することができる。逆に、和の
積の計算では、乗算器が前の計算からのフィードバック
に作用している間、ＡＬＵが外部データ入力に作用す
る。
するようにプログラムすることができる。ＦＡＳＴモー
ドでは正規化解除した全ての入力および出力が強制的に
ゼロにされる。正規化解除された入力は、ゼロの指数、
ゼロでない仮数および仮数の一番左のビット（隠れたま
たは暗黙のビット）にゼロを持つ浮動小数点の形を持っ
ている。正規化解除された数は、正規化が完了する前
に、バイアスされた指数フィールドをゼロにデクレメン
トすることによって生ずる。正規化解除された数を乗算
器に入力することができないから、それを最初にＡＬＵ
によって折り返し数に変換しなければならない。正規化
解除された数の仮数が、それを左へシフトすることによ
って、正規化された時、指数フィールドは全部ゼロから
負の２の補数にデクレメントされる。プロセッサ１０
は、４つのＩＥＥＥ標準丸めモードを支援する。支援さ
れた丸めモードは、最近への丸め、ゼロへの丸め（切捨
て）、無限大への丸め（切上げ）および負の無限大への
丸め（切下げ）である。プロセッサが乗算および加算の
機能を同時に遂行することができることにより、積の和
を計算するには、プロセッサ１０は、ＡＬＵが前の計算
のフィードバックに対して動作している間、乗算器にあ
る外部データ入力に作用することができる。逆に、和の
積の計算では、乗算器が前の計算からのフィードバック
に作用している間、ＡＬＵが外部データ入力に作用す
る。
【００１２】表２は、データ演算数の組を乗算し、その
結果を累算すると言う、積の和の計算に関係する基本的
な動作に使われる動作を示している。表２では、４つの
積の和を計算している。表２で、Ｐ（ ）およびＳ
（ ）は、各々積レジスタ６５および和レジスタ６６に
記憶されている量を指す。 表２ １倍精度の積の和クロック・サイクル 乗算器／ＡＬＵ動作 １ Ａ1 ，Ｂ1 をロードする Ａ1 ＊Ｂ1 ２ Ｐ（Ａ1 Ｂ1 ）をＳへ通す Ａ2 ，Ｂ2 をロードする ３ Ｓ（Ａ1 Ｂ1 ）＋Ｐ（Ａ2 Ｂ2 ） Ａ3 ，Ｂ3 をロードする Ａ3 ＊Ｂ3 ４ Ｓ（Ａ1 Ｂ1 ＋Ａ2 Ｂ2 ）＋Ｐ（Ａ3 Ｂ3 ） Ａ4 ，Ｂ4 をロードする Ａ4 ＊Ｂ4 ５ Ｓ（Ａ1 Ｂ1 ＋Ａ2 Ｂ2 ＋Ａ3 Ｂ3 ）＋Ｐ（Ａ4 Ｂ4 ） ６ 新しい命令 積の和または和の積の長いストリームを計算する場合、
この発明のプロセッサ１０は、略計算を完了するのに必
要な時間のままである。従って、この発明は、従来のプ
ロセッサに較べて、速度を著しく改善するという技術的
な利点がある。
結果を累算すると言う、積の和の計算に関係する基本的
な動作に使われる動作を示している。表２では、４つの
積の和を計算している。表２で、Ｐ（ ）およびＳ
（ ）は、各々積レジスタ６５および和レジスタ６６に
記憶されている量を指す。 表２ １倍精度の積の和クロック・サイクル 乗算器／ＡＬＵ動作 １ Ａ1 ，Ｂ1 をロードする Ａ1 ＊Ｂ1 ２ Ｐ（Ａ1 Ｂ1 ）をＳへ通す Ａ2 ，Ｂ2 をロードする ３ Ｓ（Ａ1 Ｂ1 ）＋Ｐ（Ａ2 Ｂ2 ） Ａ3 ，Ｂ3 をロードする Ａ3 ＊Ｂ3 ４ Ｓ（Ａ1 Ｂ1 ＋Ａ2 Ｂ2 ）＋Ｐ（Ａ3 Ｂ3 ） Ａ4 ，Ｂ4 をロードする Ａ4 ＊Ｂ4 ５ Ｓ（Ａ1 Ｂ1 ＋Ａ2 Ｂ2 ＋Ａ3 Ｂ3 ）＋Ｐ（Ａ4 Ｂ4 ） ６ 新しい命令 積の和または和の積の長いストリームを計算する場合、
この発明のプロセッサ１０は、略計算を完了するのに必
要な時間のままである。従って、この発明は、従来のプ
ロセッサに較べて、速度を著しく改善するという技術的
な利点がある。
【００１３】除算／平方根回路１０４が図２に詳しく示
されている。除算／平方根回路１０４は、Ａレジスタ３
３、Ｂレジスタ３４および影のＣレジスタ１０６に接続
されたシード発生器１０８を含む。シード発生器１０８
の出力が、乗算器４８に接続されたマルチプレックサ４
０，４２に接続されている。Ｄ１レジスタ１１０がＤマ
ルチプレックサ１１２に接続され、これがＤ２レジスタ
１１４に接続されている。Ｄ２レジスタがマルチプレッ
クサ４０に接続される。Ｄ２レジスタ１１０およびＤマ
ルチプレックサが、乗算器４８の符号つきディジット乗
算アレイ１１６に接続される。比較レジスタ１１８が、
Ａレジスタ３３および符号つきディジット乗算アレイ１
１６から入力を受け取る。比較レジスタ１１８の出力が
比較論理回路１２０に接続され、この論理回路が乗算器
４８の変換器／丸め装置５２に対して出力する。補正発
生器１２２がパイプライン・レジスタ５０と変換器／丸
め装置５２の間に接続される。状態制御装置１０２がＡ
およびＢレジスタ、シード発生器１０８、Ｄ１レジスタ
１１０、Ｄマルチプレックサ１１２、Ｄ２レジスタ１１
４、比較レジスタ１１８、比較論理回路１２０、マルチ
プレックサ４０，４２、パイプライン・レジスタ５０、
補正発生器１２２、変換器／丸め装置５２、および積レ
ジスタ６５に接続されている。除算の際、浮動小数点入
力の指数を減算する指数処理回路は図２に示めされてい
ない。
されている。除算／平方根回路１０４は、Ａレジスタ３
３、Ｂレジスタ３４および影のＣレジスタ１０６に接続
されたシード発生器１０８を含む。シード発生器１０８
の出力が、乗算器４８に接続されたマルチプレックサ４
０，４２に接続されている。Ｄ１レジスタ１１０がＤマ
ルチプレックサ１１２に接続され、これがＤ２レジスタ
１１４に接続されている。Ｄ２レジスタがマルチプレッ
クサ４０に接続される。Ｄ２レジスタ１１０およびＤマ
ルチプレックサが、乗算器４８の符号つきディジット乗
算アレイ１１６に接続される。比較レジスタ１１８が、
Ａレジスタ３３および符号つきディジット乗算アレイ１
１６から入力を受け取る。比較レジスタ１１８の出力が
比較論理回路１２０に接続され、この論理回路が乗算器
４８の変換器／丸め装置５２に対して出力する。補正発
生器１２２がパイプライン・レジスタ５０と変換器／丸
め装置５２の間に接続される。状態制御装置１０２がＡ
およびＢレジスタ、シード発生器１０８、Ｄ１レジスタ
１１０、Ｄマルチプレックサ１１２、Ｄ２レジスタ１１
４、比較レジスタ１１８、比較論理回路１２０、マルチ
プレックサ４０，４２、パイプライン・レジスタ５０、
補正発生器１２２、変換器／丸め装置５２、および積レ
ジスタ６５に接続されている。除算の際、浮動小数点入
力の指数を減算する指数処理回路は図２に示めされてい
ない。
【００１４】近年、配置の複雑さを少なくする１つの方
法として、符号ディジット乗算が導入されている。符号
ディジット乗算が、ＩＥＥＥトランザクションズ・オン
・コンピュータズ誌、Ｃ−３４巻、第９号（１９８５年
９月号）第７８９〜７９５頁所載のＮ．タガギ、Ｈ．ヤ
スウラおよびＳ．ヤジマの論文「冗長２進加算トリーを
用いた高速ＶＬＳＩ乗算アルゴリズム」、およびこの出
願と同日に出願された米国特許出願番号１４９，７７９
号、発明の名称「高速乗算器」に記載されている。符号
つきディジット数は桁上げチェーンなしに加算すること
ができるから、符号つきディジット乗算器の前半である
符号つきディジット乗算アレイ１１６が、部分積を桁上
げ伝搬の加算を伴わない１個の数い還元することができ
る。乗算器の後半分である変換器／丸め装置５２は、符
号つきディジットの結果を通常の大きさの数に変換する
ために依然として必要である。図示の実施例のプロセッ
サ１０では、Ａレジスタ３３を使って被除数を保持し、
Ｂレジスタ３４を使って除数を保持する。被除数および
除数は、入力部分１２を使って、外部からロードするこ
とができる。Ｄ１およびＤ２レジスタを使って、パイプ
ライン・レジスタ５０と同じく、除算の中間結果を保持
する。積レジスタ６４が中間の結果および商を保持す
る。比較レジスタ１１８が、商を丸めるのに使うため、
中間の結果を保持する。
法として、符号ディジット乗算が導入されている。符号
ディジット乗算が、ＩＥＥＥトランザクションズ・オン
・コンピュータズ誌、Ｃ−３４巻、第９号（１９８５年
９月号）第７８９〜７９５頁所載のＮ．タガギ、Ｈ．ヤ
スウラおよびＳ．ヤジマの論文「冗長２進加算トリーを
用いた高速ＶＬＳＩ乗算アルゴリズム」、およびこの出
願と同日に出願された米国特許出願番号１４９，７７９
号、発明の名称「高速乗算器」に記載されている。符号
つきディジット数は桁上げチェーンなしに加算すること
ができるから、符号つきディジット乗算器の前半である
符号つきディジット乗算アレイ１１６が、部分積を桁上
げ伝搬の加算を伴わない１個の数い還元することができ
る。乗算器の後半分である変換器／丸め装置５２は、符
号つきディジットの結果を通常の大きさの数に変換する
ために依然として必要である。図示の実施例のプロセッ
サ１０では、Ａレジスタ３３を使って被除数を保持し、
Ｂレジスタ３４を使って除数を保持する。被除数および
除数は、入力部分１２を使って、外部からロードするこ
とができる。Ｄ１およびＤ２レジスタを使って、パイプ
ライン・レジスタ５０と同じく、除算の中間結果を保持
する。積レジスタ６４が中間の結果および商を保持す
る。比較レジスタ１１８が、商を丸めるのに使うため、
中間の結果を保持する。
【００１５】シード発生器１０８が、除数をＢとして１
／Ｂまでの近似値を計算する。シード発生器は典型的に
は論理アレイである。設計を簡単にするため、シード発
生器１０８には、正規化した浮動少数点数だけを入力す
る。従って、ＡＬＵ５４からの除数を整数から浮動小数
点に変換した結果を保持するため、影のＣレジスタ１０
６が必要である。符号つきディジット乗算アレイ１１６
が、Ａマルチプレックサ４０によって選択された数に、
Ｂマルチプレックサ４２によって選択された数を乗じ
て、符号ディジット積を求める。入力の値は符号つきデ
ィジットでも、大きさの表示であってもよい補正発生器
１２２が、除算では、２の値から符号つきディジット乗
算の結果を減算し、平方根の計算では、３／２の値から
それを減算すると共にシフト機能をも行う。変換器／丸
め装置５２は、符号つきディジット数を同じ値を持つ大
きさの数に変換するように作用し得る。変換器／丸め装
置５２の丸め装置の部分が、入力数を適当なＩＥＥＥ形
式の数に丸める。動作について説明すると、この発明の
プロセッサ１０は、商の最終的な丸めを含めて７クロッ
ク・サイクルで２４ビット数の乗算を行うことができ
る。クロック・サイクル０で、Ｂレジスタ３４にある数
（除数）に応答して、シード発生器１０８でシードが発
生される。通常、シードを発生するには、最上位の８ビ
ットが使われる。シードＳ０は、除数をＢとして大体１
／Ｂに選ばれる。ルックアップＲＡＭまたはＰＬＡが、
シードを発生するのに便利な方法である。
／Ｂまでの近似値を計算する。シード発生器は典型的に
は論理アレイである。設計を簡単にするため、シード発
生器１０８には、正規化した浮動少数点数だけを入力す
る。従って、ＡＬＵ５４からの除数を整数から浮動小数
点に変換した結果を保持するため、影のＣレジスタ１０
６が必要である。符号つきディジット乗算アレイ１１６
が、Ａマルチプレックサ４０によって選択された数に、
Ｂマルチプレックサ４２によって選択された数を乗じ
て、符号ディジット積を求める。入力の値は符号つきデ
ィジットでも、大きさの表示であってもよい補正発生器
１２２が、除算では、２の値から符号つきディジット乗
算の結果を減算し、平方根の計算では、３／２の値から
それを減算すると共にシフト機能をも行う。変換器／丸
め装置５２は、符号つきディジット数を同じ値を持つ大
きさの数に変換するように作用し得る。変換器／丸め装
置５２の丸め装置の部分が、入力数を適当なＩＥＥＥ形
式の数に丸める。動作について説明すると、この発明の
プロセッサ１０は、商の最終的な丸めを含めて７クロッ
ク・サイクルで２４ビット数の乗算を行うことができ
る。クロック・サイクル０で、Ｂレジスタ３４にある数
（除数）に応答して、シード発生器１０８でシードが発
生される。通常、シードを発生するには、最上位の８ビ
ットが使われる。シードＳ０は、除数をＢとして大体１
／Ｂに選ばれる。ルックアップＲＡＭまたはＰＬＡが、
シードを発生するのに便利な方法である。
【００１６】シードＦ０に除数Ｂを乗じて、結果Ｇ１を
求める。Ｇ１は1/Ｂまでの近似値にＢを乗じたものに等
しいから、これは１に値が等しい筈である。この乗算
は、シードをＡマルチプレックサ４０に送り、除数をＢ
マルチプレックサ４２に送ることによって行われる。値
Ｇ１が、パイプライン・レジスタ５０およびＤ１レジス
タ１１０に記憶される。クロックサイクル１で、Ａレジ
スタ３３からの被除数Ａにシード発生器１０８からのシ
ードＦ０を乗ずることにより、商の第１近似値Ｑ１を求
める。被除数をＡマルチプレックサ４０に通し、シード
をＢマルチプレックサ４２に通す。やはりクロック・サ
イクル１の間、Ｇ１をＤマルチプレックサ１１２を介し
てＤ２レジスタ１１４に通すと共に、パイプライン・レ
ジスタ５０から補正発生器１２２に通し、そこでそれを
２つの値から減算して、大きさの数Ｆ１に変換する。値
Ｆ１を積レジスタ６５に記憶する。Ｑ１を符号つきディ
ジット乗算アレイ１１６から出力し、Ｄ１レジスタ１１
０に記憶する。クロック・サイクル２で、現在Ｄ２レジ
スタ１１４に記憶されているＧ１をＡマルチプレックサ
４０に通して、積レジスタ６４に記憶されているＦ１と
乗ずる。このＦ１はＢマルチプレックサ４２を通して送
られる。結果Ｇ２は、１に対して一層近い近似値であ
る。Ｇ２がＤ１レジスタ１１０に記憶され、第１の商の
近似値Ｑ１をＤ１レジスタからＤマルチプレックサ１１
２を介してＤ２レジスタ１１４に移す。
求める。Ｇ１は1/Ｂまでの近似値にＢを乗じたものに等
しいから、これは１に値が等しい筈である。この乗算
は、シードをＡマルチプレックサ４０に送り、除数をＢ
マルチプレックサ４２に送ることによって行われる。値
Ｇ１が、パイプライン・レジスタ５０およびＤ１レジス
タ１１０に記憶される。クロックサイクル１で、Ａレジ
スタ３３からの被除数Ａにシード発生器１０８からのシ
ードＦ０を乗ずることにより、商の第１近似値Ｑ１を求
める。被除数をＡマルチプレックサ４０に通し、シード
をＢマルチプレックサ４２に通す。やはりクロック・サ
イクル１の間、Ｇ１をＤマルチプレックサ１１２を介し
てＤ２レジスタ１１４に通すと共に、パイプライン・レ
ジスタ５０から補正発生器１２２に通し、そこでそれを
２つの値から減算して、大きさの数Ｆ１に変換する。値
Ｆ１を積レジスタ６５に記憶する。Ｑ１を符号つきディ
ジット乗算アレイ１１６から出力し、Ｄ１レジスタ１１
０に記憶する。クロック・サイクル２で、現在Ｄ２レジ
スタ１１４に記憶されているＧ１をＡマルチプレックサ
４０に通して、積レジスタ６４に記憶されているＦ１と
乗ずる。このＦ１はＢマルチプレックサ４２を通して送
られる。結果Ｇ２は、１に対して一層近い近似値であ
る。Ｇ２がＤ１レジスタ１１０に記憶され、第１の商の
近似値Ｑ１をＤ１レジスタからＤマルチプレックサ１１
２を介してＤ２レジスタ１１４に移す。
【００１７】クロック・サイクル３で、Ｑ１にＦ１を乗
ずることにより、商の第２の近似値Ｑ２を求める。現在
Ｄ２レジスタ１１４にあるＱ１をＡマルチプレックサ４
０を介して符号つきディジット乗算アレイ１１６に送
り、未だ積レジスタ６４に記憶されているＦ１をＢマル
チプレックサ４２に通す。第２の近似の商Ｑ２がＤ２レ
ジスタ１１４に記憶される。やはりクロック・サイクル
３の間、パイプライン・レジスタ５０に記憶されている
Ｇ２を補正発生器１１２で２から減算し、大きさの数Ｆ
２に変換し、それを積レジスタ６５に記憶する。クロッ
ク・サイクル４で、Ｑ２にＦ２を乗ずることにより、商
の最終的な近似値Ｑf （第３の商の近似値）を求める。
Ｑ２をＤ２レジスタ１１４からＡマルチプレックサ４０
に通し、Ｆ２を積レジスタ６５からＢマルチプレックサ
４２に通す。最終的な近似の商Ｑf をパイプライン・レ
ジスタ５０およびＤ２レジスタ１１４に記憶する。２４
ビットの除算では、最終的な近似値は、無限に精密な結
果の最下位ビットの１／４以内になることが判ってい
る。クロック・サイクル５で、Ｑf にもとの除数Ｂ（こ
れは未だＢレジスタ３４に記憶されている）を乗ずるこ
とにより、近似の被除数を求める。Ｂ×Ｑf の結果は、
Ｑf がＡ／Ｂを近似するから、被除数Ａを近似する筈で
ある。
ずることにより、商の第２の近似値Ｑ２を求める。現在
Ｄ２レジスタ１１４にあるＱ１をＡマルチプレックサ４
０を介して符号つきディジット乗算アレイ１１６に送
り、未だ積レジスタ６４に記憶されているＦ１をＢマル
チプレックサ４２に通す。第２の近似の商Ｑ２がＤ２レ
ジスタ１１４に記憶される。やはりクロック・サイクル
３の間、パイプライン・レジスタ５０に記憶されている
Ｇ２を補正発生器１１２で２から減算し、大きさの数Ｆ
２に変換し、それを積レジスタ６５に記憶する。クロッ
ク・サイクル４で、Ｑ２にＦ２を乗ずることにより、商
の最終的な近似値Ｑf （第３の商の近似値）を求める。
Ｑ２をＤ２レジスタ１１４からＡマルチプレックサ４０
に通し、Ｆ２を積レジスタ６５からＢマルチプレックサ
４２に通す。最終的な近似の商Ｑf をパイプライン・レ
ジスタ５０およびＤ２レジスタ１１４に記憶する。２４
ビットの除算では、最終的な近似値は、無限に精密な結
果の最下位ビットの１／４以内になることが判ってい
る。クロック・サイクル５で、Ｑf にもとの除数Ｂ（こ
れは未だＢレジスタ３４に記憶されている）を乗ずるこ
とにより、近似の被除数を求める。Ｂ×Ｑf の結果は、
Ｑf がＡ／Ｂを近似するから、被除数Ａを近似する筈で
ある。
【００１８】クロック・サイクル６で、近似の被除数を
もとの被除数と比較して、どちらが大きいか、被除数お
よび近似の被除数が等しくないかどうかを決定する。こ
の結果に基づいて、Ｑf を４つのＩＥＥＥモードの商を
もとめることができ、それをレジスタＰに記憶する。こ
の発明のプロセッサ１０は、平方根の計算にも使うこと
ができる。平方根の計算では、演算数ＡがＡレジスタ３
３に記憶されている。クロック・サイクル０で、シード
発生器１０８でシードＦ０を発生する。シードＦ０は、
演算数Ａの平方根の逆数の近似値である。シードＦ０を
Ｂマルチプレックサ４２を介して符号つきディジット乗
算アレイ１１６に送り、演算数Ａを乗ずる。結果Ｒ１が
平方根の第１の近似値であり、Ｄ１およびＤ２レジスタ
１１０，１１４に記憶される。サイクル１で、Ｒ１にシ
ードＦ０を乗じて、Ｇ１とするが、これは“１”の値を
近似する筈である。Ｇ１をパイプライン・レジスタ５０
に記憶する。サイクル２で、Ｒ１にもう一度シードＦ０
を乗じて、再びＧ１にし、これをＤ２レジスタ１１４に
記憶する。Ｇ１がパイプライン・レジスタに記憶されて
いて、それを３から減算し、補正発生器１２２で２で除
す。“２”の除算は、３からの減算の後、数を右にシフ
トすることによって行うことができる。その結果を大き
さの数Ｆ１に変換し、積レジスタ６５に記憶する。
もとの被除数と比較して、どちらが大きいか、被除数お
よび近似の被除数が等しくないかどうかを決定する。こ
の結果に基づいて、Ｑf を４つのＩＥＥＥモードの商を
もとめることができ、それをレジスタＰに記憶する。こ
の発明のプロセッサ１０は、平方根の計算にも使うこと
ができる。平方根の計算では、演算数ＡがＡレジスタ３
３に記憶されている。クロック・サイクル０で、シード
発生器１０８でシードＦ０を発生する。シードＦ０は、
演算数Ａの平方根の逆数の近似値である。シードＦ０を
Ｂマルチプレックサ４２を介して符号つきディジット乗
算アレイ１１６に送り、演算数Ａを乗ずる。結果Ｒ１が
平方根の第１の近似値であり、Ｄ１およびＤ２レジスタ
１１０，１１４に記憶される。サイクル１で、Ｒ１にシ
ードＦ０を乗じて、Ｇ１とするが、これは“１”の値を
近似する筈である。Ｇ１をパイプライン・レジスタ５０
に記憶する。サイクル２で、Ｒ１にもう一度シードＦ０
を乗じて、再びＧ１にし、これをＤ２レジスタ１１４に
記憶する。Ｇ１がパイプライン・レジスタに記憶されて
いて、それを３から減算し、補正発生器１２２で２で除
す。“２”の除算は、３からの減算の後、数を右にシフ
トすることによって行うことができる。その結果を大き
さの数Ｆ１に変換し、積レジスタ６５に記憶する。
【００１９】クロック・サイクル３で、Ｆ１を積レジス
タ６５から符号つきデジット乗算アレイ１１６に送り、
Ｄ２レジスタ１１４に記憶されている値Ｇ１を乗ずる。
Ｆ１×Ｇ１に等しい中間の結果Ｉ２をＤ２レジスタ１１
４に記憶する。サイクル４では、Ｆ１にＩ２に乗じてＧ
２を求め、それをパイプライン・レジスタ５０に記憶す
る。Ｒ１をＤ１からＤ２に転送する。サイクル５で、未
だ積レジスタ６５にあるＦ１に、Ｄ２レジスタ１１４に
記憶されているＲ１を乗じる。積は、平方根の第２の近
似値であり、これがＤ２レジスタ１１４に記憶される。
パイプライン・レジスタ５０に記憶されているＤ２を３
から減算し、補正発生器１２２で２で除す。その結果を
大きさの数Ｆ２に変換し、それを積レジスタに記憶す
る。クロック・サイクル６で、Ｆ２にＲ２を乗じて、平
方根の最終的な近似値Ｒfを求める。Ｒf をパイプライ
ン・レジスタ５０およびＤ２レジスタ１１４に記憶す
る。クロック・サイクル７で、Ｒf を大きさの数に変換
し、積レジスタ６４に記憶する。
タ６５から符号つきデジット乗算アレイ１１６に送り、
Ｄ２レジスタ１１４に記憶されている値Ｇ１を乗ずる。
Ｆ１×Ｇ１に等しい中間の結果Ｉ２をＤ２レジスタ１１
４に記憶する。サイクル４では、Ｆ１にＩ２に乗じてＧ
２を求め、それをパイプライン・レジスタ５０に記憶す
る。Ｒ１をＤ１からＤ２に転送する。サイクル５で、未
だ積レジスタ６５にあるＦ１に、Ｄ２レジスタ１１４に
記憶されているＲ１を乗じる。積は、平方根の第２の近
似値であり、これがＤ２レジスタ１１４に記憶される。
パイプライン・レジスタ５０に記憶されているＤ２を３
から減算し、補正発生器１２２で２で除す。その結果を
大きさの数Ｆ２に変換し、それを積レジスタに記憶す
る。クロック・サイクル６で、Ｆ２にＲ２を乗じて、平
方根の最終的な近似値Ｒfを求める。Ｒf をパイプライ
ン・レジスタ５０およびＤ２レジスタ１１４に記憶す
る。クロック・サイクル７で、Ｒf を大きさの数に変換
し、積レジスタ６４に記憶する。
【００２０】クロック・サイクル８で、積レジスタ６５
に記憶されているＲf にＤ２レジスタ１１４に記憶され
ているＲf を乗じ、パイプライン・レジスタ５０に記憶
する。平方根の近似値を自乗した結果は、Ａレジスタ３
３に記憶されている演算数を近似する筈である。クロッ
ク・サイクル９で、最終的な近似の平方根Ｒf の自乗を
Ａレジスタ３３に記憶されているもとの演算数と比較し
て、どちらが大きいか、または等しいかどうかを決定す
る。この結果に基づいて、Ｒf を４つのＩＥＥＥモード
の内の何れかで直接的に丸めて、正しいＩＥＥＥ平方根
をもとめることができ、それを積レジスタ６５に記憶す
る。比較レジスタ１１８、比較論理回路１２０および変
換器／丸め装置５２で構成される丸め回路は、従来に較
べてかなりの利点がある。比較論理回路１２０は、符号
つきディジット数を普通の数と比較するように作用する
ことができ、このため最終的な乗算を丸める前に、普通
の数に変換しなくてもよい。比較論理回路１２０は、普
通の数の最下位ビットだけを符号つきディジット数の最
下位ビットおよびガード・ビットと比較すればよい。精
度を達成するのに必要な繰り返しの回数は、演算数の任
意のビット長に対して予め決定されているから、これら
のビットだけを比較すればよい。
に記憶されているＲf にＤ２レジスタ１１４に記憶され
ているＲf を乗じ、パイプライン・レジスタ５０に記憶
する。平方根の近似値を自乗した結果は、Ａレジスタ３
３に記憶されている演算数を近似する筈である。クロッ
ク・サイクル９で、最終的な近似の平方根Ｒf の自乗を
Ａレジスタ３３に記憶されているもとの演算数と比較し
て、どちらが大きいか、または等しいかどうかを決定す
る。この結果に基づいて、Ｒf を４つのＩＥＥＥモード
の内の何れかで直接的に丸めて、正しいＩＥＥＥ平方根
をもとめることができ、それを積レジスタ６５に記憶す
る。比較レジスタ１１８、比較論理回路１２０および変
換器／丸め装置５２で構成される丸め回路は、従来に較
べてかなりの利点がある。比較論理回路１２０は、符号
つきディジット数を普通の数と比較するように作用する
ことができ、このため最終的な乗算を丸める前に、普通
の数に変換しなくてもよい。比較論理回路１２０は、普
通の数の最下位ビットだけを符号つきディジット数の最
下位ビットおよびガード・ビットと比較すればよい。精
度を達成するのに必要な繰り返しの回数は、演算数の任
意のビット長に対して予め決定されているから、これら
のビットだけを比較すればよい。
【００２１】整数の除算は、ＡＬＵ５４を用いて被乗数
を浮動小数点表示に変換することによって実施すること
ができる。整数から浮動小数点表示への変換の結果を影
のＣレジスタ１０６に記憶する。影のＣレジスタ１０６
に記憶されている値から、シードを発生する。商を計算
した後、ＡＬＵ５４を使って、浮動小数点の結果を整数
表示に変換する。ここで説明したプロセッサは、除算お
よび平方根の計算を行う時、従来の装置に較べて重要な
利点がある。符号つきディジット乗算アレイ１１６とＤ
１およびＤ２レジスタ１１０，１１４の間のフィードバ
ック通路は、パイプライン・レジスタ５０および変換回
路５２より前にあり、それに伴う遅延を避けている。更
に、簡単な定数減算器およびレベル・シフタを使って、
パイプライン・レジスタの後で補正発生器を構成するこ
とができる。従って、変換に普通使われているデータ通
路を、必要な減算を行うためにも使う。変換器がデータ
通路内に残っているため減算の後、その値を大きさの数
に変換する。これは符号つきディジット乗算アレイ１１
６の設計を簡単にする。それは、Ｂマルチプレックサ４
２に関連するポートが大きさの数だけを受け取ればよい
からである。最終的な答えを大きさの数に変換するため
にも変換器が必要であるが、除算に何ら遅延を追加しな
いことに注意されたい。
を浮動小数点表示に変換することによって実施すること
ができる。整数から浮動小数点表示への変換の結果を影
のＣレジスタ１０６に記憶する。影のＣレジスタ１０６
に記憶されている値から、シードを発生する。商を計算
した後、ＡＬＵ５４を使って、浮動小数点の結果を整数
表示に変換する。ここで説明したプロセッサは、除算お
よび平方根の計算を行う時、従来の装置に較べて重要な
利点がある。符号つきディジット乗算アレイ１１６とＤ
１およびＤ２レジスタ１１０，１１４の間のフィードバ
ック通路は、パイプライン・レジスタ５０および変換回
路５２より前にあり、それに伴う遅延を避けている。更
に、簡単な定数減算器およびレベル・シフタを使って、
パイプライン・レジスタの後で補正発生器を構成するこ
とができる。従って、変換に普通使われているデータ通
路を、必要な減算を行うためにも使う。変換器がデータ
通路内に残っているため減算の後、その値を大きさの数
に変換する。これは符号つきディジット乗算アレイ１１
６の設計を簡単にする。それは、Ｂマルチプレックサ４
２に関連するポートが大きさの数だけを受け取ればよい
からである。最終的な答えを大きさの数に変換するため
にも変換器が必要であるが、除算に何ら遅延を追加しな
いことに注意されたい。
【００２２】補正発生器１２２における定数の減算およ
び大きさの数へのその後の変換が、次の乗算と並列に行
われ、除算の速度を更に高める。ウォーレス・パイプラ
イン乗算器を用い、和および桁上げのストリームの両方
をフィードバックすることにより、同様な方式をとるこ
とができることに注意されたい。この場合、別のレベル
の加算器を追加して、１つでなく２つの数のフィードバ
ックに対処する。従って、この発明は、パイプライン・
レジスタおよび変換器に伴う遅延を避けると共に、定数
の減算（並びに平方根では２つの除算）と共に、乗算を
同時に実施することにより、除算および平方根関数を速
やかに計算するという大きな利点がある。更に、この回
路は、最終的な結果をＩＥＥＥの記法に丸める時の速度
を高めるという別の利点がある。この発明を詳しく説明
したが、特許請求の範囲によって定められたこの発明の
範囲ない、種々の変更、置換を行うことができることは
承知されたい。以上の説明に関連して更に下記の項を開
示する。 （１）除数による被除数の除算または演算数の平方根の
選ばれた一方を計算する装置において、当該乗算回路に
対する２つの数入力の積を計算する第１の部分、および
該積を予定の数値表示に変換する第２の部分を有する乗
算回路と、前記第２の部分における変換の前に、前記第
１の部分によって計算された積を前記乗算回路に対する
一方の入力に供給するフィードバック回路とを有する装
置。 （２）（１）項に記載した装置において、乗算回路が第
１の部分および第２の部分の間に接続されていて、一定
の値から積を減算する減算器を有する装置。 （３）（２）項に記載した装置において、乗算回路が第
１の部分および減算器の間に接続されたパイプライン・
レジスタを有する装置。 （４）（１）項に記載した装置において、乗算回路が符
号つきディジット積を発生する回路を有する装置。 （５）（４）項に記載した装置において、乗算回路が、
一方の入力が符号つきディジット数であるような２つの
入力数の積を計算するように作用し得る装置。 （６）（１）項に記載した装置において、フィードバッ
ク回路が第１の部分の出力および乗算回路の一方の入力
の間に接続された第１のメモリを有する装置。 （７）（７）項に記載した装置において、更にフィード
バック回路が入力を第１の部分の出力に接続されている
マルチプレックサと、該マルチプレックサの出力および
乗算回路の一方の入力の間に接続された第２のメモリと
を有する装置。 （８）（１）項に記載した装置において、前記選ばれた
一方が除算であり、乗算回路の一方の入力に接続されて
いて、除数の逆数の近似値を発生するシード発生器を有
する装置。 （９）（１）項に記載した装置において、第２の部分が
丸め回路を有し、更に第２の部分に接続されていて 、
商および除数の積を被除数と比較して、丸めの方向を決
定する比較回路を有する装置。 （１０）（１）項に記載した装置において、前記選ばれ
た一方が平方根であり、前記第２の部分が丸め回路を有
し、更に乗算回路の一方の入力に接続されていて、演算
数の平方根の逆数の近似値を発生するシード発生器を有
する装置。 （１１）（１）項に記載した装置において、前記選ばれ
た一方が平方根であり、前記第２の部分が丸め回路を有
し、更に前記第２の部分に接続されていて、計算された
平方根の自乗を演算数と比較して、丸め方向を決定する
比較回路を有する装置。 （１２）（１）項に記載した装置において、第２の部分
が符号つきディジット表示を大きさお表示に変換するよ
うに作用し得る装置。 （１３）被除数および除数の除算の商の近似値を丸める
方法において、前記商の近似値に除数を乗じて近似被除
数を求め、該近似被除数を被除数と比較し、近似被除数
が被除数より小さい場合、商の近似値を切上げ、近似被
除数が被除数より大きい場合、商の近似値を切下げる工
程を含む方法。 （１４）（１３）項に記載した方法において、比較する
工程が、被除数の最下位ビットを近似の被除数の対応す
るビットならびに該対応するビットの両側にあるビット
と共に比較する工程を含む方法。 （１５）（１３）項に記載した方法において、乗算する
工程が、商の近似値に除数を乗じて近似の被除数の符号
つきディジット表示を求める工程を含む方法。 （１６）（１３）項に記載した方法において、比較する
工程が、除数を符号つきディジット表示と比較する工程
を含む方法。 （１７）演算数の平方根の計算で平方根の近似値を丸め
る方法において、平方根の近似値を自乗して近似演算数
を求め、該近似演算数を演算数と比較し、近似演算数が
演算数より小さい場合、演算数の近似値を切上げ、近似
演算数が演算数より大きい場合、演算数の近似値を切下
げる工程を含む方法。 （１８）（１７）項に記載した方法において、比較する
工程が、演算数の最下位ビットを近似の演算数の対応す
るビットならびに該対応するビットの両側にあるビット
と比較する工程を含む方法。 （１９）（１７）項に記載した方法において、乗算する
工程が演算数の近似値を自乗して、近似の演算数の符号
つきディジット表示を求める工程を含む方法。 （２０）（１７）項に記載した方法において、比較する
工程が、演算数を前記符号つきディジット表示と比較す
ることを含む方法。 （２１）除算および平方根関数を計算するように作用し
得るプロセッサ１０が、乗算アレイ１１６、パイプライ
ン・レジスタ５０、補正発生器１２２および変換器／丸
め装置５２をもつ乗算器４８を有する。乗算アレイ１１
６によって発生された積が乗算器４８にフィードバック
され、乗算回路の他の部分に伴う遅延を避ける。乗算ア
レイ１１６の積出力の定数からの減算を行う補正発生器
１２２が、乗算アレイ１１６および変換器／丸め装置５
２の間に設けられている。従って、次の推定値を計算す
るのに必要な減算は、他の乗算と並列に実施することが
でき、計算を行うのに必要な時間を更に短縮する。比較
回路１２０が、最終的な近似値を演算数と比較して、丸
めの方向を素早く決定するように作用し得る。 （２２）除算または平方根の計算の最終的な近似値を丸
めるべき方向を素早く決定するために比較回路１２０を
設ける。平方根の場合、平方根の最終的な近似値を自乗
し、演算数と比較する。丸めをどうするかは、演算数と
近似された平方根との大小に基づく。除算では、商の最
終的な近似値に除数を乗じ、被除数と比較する。被除数
と計算された積との大小に基づいて丸めの方向が決定さ
れる。
び大きさの数へのその後の変換が、次の乗算と並列に行
われ、除算の速度を更に高める。ウォーレス・パイプラ
イン乗算器を用い、和および桁上げのストリームの両方
をフィードバックすることにより、同様な方式をとるこ
とができることに注意されたい。この場合、別のレベル
の加算器を追加して、１つでなく２つの数のフィードバ
ックに対処する。従って、この発明は、パイプライン・
レジスタおよび変換器に伴う遅延を避けると共に、定数
の減算（並びに平方根では２つの除算）と共に、乗算を
同時に実施することにより、除算および平方根関数を速
やかに計算するという大きな利点がある。更に、この回
路は、最終的な結果をＩＥＥＥの記法に丸める時の速度
を高めるという別の利点がある。この発明を詳しく説明
したが、特許請求の範囲によって定められたこの発明の
範囲ない、種々の変更、置換を行うことができることは
承知されたい。以上の説明に関連して更に下記の項を開
示する。 （１）除数による被除数の除算または演算数の平方根の
選ばれた一方を計算する装置において、当該乗算回路に
対する２つの数入力の積を計算する第１の部分、および
該積を予定の数値表示に変換する第２の部分を有する乗
算回路と、前記第２の部分における変換の前に、前記第
１の部分によって計算された積を前記乗算回路に対する
一方の入力に供給するフィードバック回路とを有する装
置。 （２）（１）項に記載した装置において、乗算回路が第
１の部分および第２の部分の間に接続されていて、一定
の値から積を減算する減算器を有する装置。 （３）（２）項に記載した装置において、乗算回路が第
１の部分および減算器の間に接続されたパイプライン・
レジスタを有する装置。 （４）（１）項に記載した装置において、乗算回路が符
号つきディジット積を発生する回路を有する装置。 （５）（４）項に記載した装置において、乗算回路が、
一方の入力が符号つきディジット数であるような２つの
入力数の積を計算するように作用し得る装置。 （６）（１）項に記載した装置において、フィードバッ
ク回路が第１の部分の出力および乗算回路の一方の入力
の間に接続された第１のメモリを有する装置。 （７）（７）項に記載した装置において、更にフィード
バック回路が入力を第１の部分の出力に接続されている
マルチプレックサと、該マルチプレックサの出力および
乗算回路の一方の入力の間に接続された第２のメモリと
を有する装置。 （８）（１）項に記載した装置において、前記選ばれた
一方が除算であり、乗算回路の一方の入力に接続されて
いて、除数の逆数の近似値を発生するシード発生器を有
する装置。 （９）（１）項に記載した装置において、第２の部分が
丸め回路を有し、更に第２の部分に接続されていて 、
商および除数の積を被除数と比較して、丸めの方向を決
定する比較回路を有する装置。 （１０）（１）項に記載した装置において、前記選ばれ
た一方が平方根であり、前記第２の部分が丸め回路を有
し、更に乗算回路の一方の入力に接続されていて、演算
数の平方根の逆数の近似値を発生するシード発生器を有
する装置。 （１１）（１）項に記載した装置において、前記選ばれ
た一方が平方根であり、前記第２の部分が丸め回路を有
し、更に前記第２の部分に接続されていて、計算された
平方根の自乗を演算数と比較して、丸め方向を決定する
比較回路を有する装置。 （１２）（１）項に記載した装置において、第２の部分
が符号つきディジット表示を大きさお表示に変換するよ
うに作用し得る装置。 （１３）被除数および除数の除算の商の近似値を丸める
方法において、前記商の近似値に除数を乗じて近似被除
数を求め、該近似被除数を被除数と比較し、近似被除数
が被除数より小さい場合、商の近似値を切上げ、近似被
除数が被除数より大きい場合、商の近似値を切下げる工
程を含む方法。 （１４）（１３）項に記載した方法において、比較する
工程が、被除数の最下位ビットを近似の被除数の対応す
るビットならびに該対応するビットの両側にあるビット
と共に比較する工程を含む方法。 （１５）（１３）項に記載した方法において、乗算する
工程が、商の近似値に除数を乗じて近似の被除数の符号
つきディジット表示を求める工程を含む方法。 （１６）（１３）項に記載した方法において、比較する
工程が、除数を符号つきディジット表示と比較する工程
を含む方法。 （１７）演算数の平方根の計算で平方根の近似値を丸め
る方法において、平方根の近似値を自乗して近似演算数
を求め、該近似演算数を演算数と比較し、近似演算数が
演算数より小さい場合、演算数の近似値を切上げ、近似
演算数が演算数より大きい場合、演算数の近似値を切下
げる工程を含む方法。 （１８）（１７）項に記載した方法において、比較する
工程が、演算数の最下位ビットを近似の演算数の対応す
るビットならびに該対応するビットの両側にあるビット
と比較する工程を含む方法。 （１９）（１７）項に記載した方法において、乗算する
工程が演算数の近似値を自乗して、近似の演算数の符号
つきディジット表示を求める工程を含む方法。 （２０）（１７）項に記載した方法において、比較する
工程が、演算数を前記符号つきディジット表示と比較す
ることを含む方法。 （２１）除算および平方根関数を計算するように作用し
得るプロセッサ１０が、乗算アレイ１１６、パイプライ
ン・レジスタ５０、補正発生器１２２および変換器／丸
め装置５２をもつ乗算器４８を有する。乗算アレイ１１
６によって発生された積が乗算器４８にフィードバック
され、乗算回路の他の部分に伴う遅延を避ける。乗算ア
レイ１１６の積出力の定数からの減算を行う補正発生器
１２２が、乗算アレイ１１６および変換器／丸め装置５
２の間に設けられている。従って、次の推定値を計算す
るのに必要な減算は、他の乗算と並列に実施することが
でき、計算を行うのに必要な時間を更に短縮する。比較
回路１２０が、最終的な近似値を演算数と比較して、丸
めの方向を素早く決定するように作用し得る。 （２２）除算または平方根の計算の最終的な近似値を丸
めるべき方向を素早く決定するために比較回路１２０を
設ける。平方根の場合、平方根の最終的な近似値を自乗
し、演算数と比較する。丸めをどうするかは、演算数と
近似された平方根との大小に基づく。除算では、商の最
終的な近似値に除数を乗じ、被除数と比較する。被除数
と計算された積との大小に基づいて丸めの方向が決定さ
れる。
【図１】この発明のプロセッサのアーキテクチュアを示
す。
す。
【図２】除算または平方根の計算に使われる回路の詳し
いブロック図。
いブロック図。
３３ Ａ入力レジスタ ３４ Ｂ入力レジスタ ４０，４２，４４，４６ マルチプレックサ ４８ 乗算器 ５２ 変換器／丸め装置 ６５ 積レジスタ ６６ 和レジスタ １１０ Ｄ１レジスタ １１４ Ｄ２レジスタ １１６ 符号つきディジット乗算アレイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デール シー．アール アメリカ合衆国 テキサス州 ダラス，ア パートメント ナンバー 129，アムバー トン パークウェイ 9221 (72)発明者 ディン ティー．ヌゴ アメリカ合衆国 テキサス州 アービン グ，アパートメント ナンバー 371，ダ ブリュ．ノースゲイト ドライブ 4512 (72)発明者 ポール シー ．ウォング アメリカ合衆国 テキサス州 ダラス，ア パートメント ナンバー エル203， フ ォーリスト レーン 9659 (72)発明者 マリア ビー．エル．ヒポナ アメリカ合衆国 テキサス州 ダラス，ア パートメント ナンバー 1810，マッカラ ム ブールバード 7220 (72)発明者 ジム ドッドリル アメリカ合衆国 ノースカロライナ州 ダ ーハム，アパートメント ナンバー 48, ダンポント ドライブ 500
Claims (2)
- 【請求項１】 演算数の平方根の計算で平方根の近似値
を丸める方法において、平方根の近似値を自乗して近似
演算数を求め、該近似演算数を演算数と比較し、近似演
算数が演算数より小さい場合、演算数の近似値を切上
げ、近似演算数が演算数より大きい場合、演算数の近似
値を切下げる工程を含む方法。 - 【請求項２】 被除数及び除数の除算で商の近似値を丸
める方法において、前記商の近似値に除数を乗じて近似
被除数を求め、該近似被除数を被除数と比較し、近似被
除数が被除数より小さい場合、商の近似値を切上げ、近
似被除数が被除数より大きい場合、商の近似値を切下げ
る工程を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US150363 | 1988-01-29 | ||
| US07/150,363 US4878190A (en) | 1988-01-29 | 1988-01-29 | Floating point/integer processor with divide and square root functions |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1019385A Division JP2598507B2 (ja) | 1988-01-29 | 1989-01-27 | 除算または平方根計算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749771A true JPH0749771A (ja) | 1995-02-21 |
Family
ID=22534180
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1019385A Expired - Fee Related JP2598507B2 (ja) | 1988-01-29 | 1989-01-27 | 除算または平方根計算装置 |
| JP6059043A Pending JPH0749771A (ja) | 1988-01-29 | 1994-03-29 | 近似値を丸める方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1019385A Expired - Fee Related JP2598507B2 (ja) | 1988-01-29 | 1989-01-27 | 除算または平方根計算装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4878190A (ja) |
| EP (1) | EP0326415B1 (ja) |
| JP (2) | JP2598507B2 (ja) |
| KR (1) | KR100242274B1 (ja) |
| DE (1) | DE68927966T2 (ja) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01195574A (ja) * | 1988-01-29 | 1989-08-07 | Nec Corp | ディジタル信号処理装置 |
| EP0394499B1 (en) * | 1988-11-04 | 1997-10-08 | Hitachi, Ltd. | Apparatus for multiplication, division and extraction of square root |
| JP2705162B2 (ja) * | 1988-11-29 | 1998-01-26 | 松下電器産業株式会社 | 演算処理装置 |
| US5025407A (en) * | 1989-07-28 | 1991-06-18 | Texas Instruments Incorporated | Graphics floating point coprocessor having matrix capabilities |
| US5144570A (en) * | 1989-08-02 | 1992-09-01 | Cyrix Corporation | Normalization estimator |
| US5040138A (en) * | 1989-08-02 | 1991-08-13 | Cyrix Corporation | Circuit for simultaneous arithmetic calculation and normalization estimation |
| US5184318A (en) * | 1989-09-05 | 1993-02-02 | Cyrix Corporation | Rectangular array signed digit multiplier |
| US5060182A (en) * | 1989-09-05 | 1991-10-22 | Cyrix Corporation | Method and apparatus for performing the square root function using a rectangular aspect ratio multiplier |
| US5144576A (en) * | 1989-09-05 | 1992-09-01 | Cyrix Corporation | Signed digit multiplier |
| US5159566A (en) * | 1989-09-05 | 1992-10-27 | Cyrix Corporation | Method and apparatus for performing the square root function using a rectangular aspect ratio multiplier |
| US5212661A (en) * | 1989-10-16 | 1993-05-18 | Matsushita Electric Industrial Co., Ltd. | Apparatus for performing floating point arithmetic operation and rounding the result thereof |
| US5305247A (en) * | 1989-12-29 | 1994-04-19 | Motorola, Inc. | Method and processor for high-speed convergence factor determination |
| WO1991010188A1 (en) * | 1989-12-29 | 1991-07-11 | Motorola, Inc. | Method and processor for high-speed convergence factor determination |
| US5128891A (en) * | 1990-04-02 | 1992-07-07 | Advanced Micro Devices, Inc. | High speed divider with square root capability |
| US5305446A (en) * | 1990-09-28 | 1994-04-19 | Texas Instruments Incorporated | Processing devices with improved addressing capabilities, systems and methods |
| US5390304A (en) * | 1990-09-28 | 1995-02-14 | Texas Instruments, Incorporated | Method and apparatus for processing block instructions in a data processor |
| US5826101A (en) * | 1990-09-28 | 1998-10-20 | Texas Instruments Incorporated | Data processing device having split-mode DMA channel |
| US5809309A (en) * | 1990-09-28 | 1998-09-15 | Texas Instruments Incorporated | Processing devices with look-ahead instruction systems and methods |
| US5097434A (en) * | 1990-10-03 | 1992-03-17 | The Ohio State University Research Foundation | Hybrid signed-digit/logarithmic number system processor |
| US5206823A (en) * | 1990-12-13 | 1993-04-27 | Micron Technology, Inc. | Apparatus to perform Newton iterations for reciprocal and reciprocal square root |
| US5220524A (en) * | 1990-12-13 | 1993-06-15 | Micron Technology, Inc. | Machine method to perform newton iterations for reciprocals |
| US5157624A (en) * | 1990-12-13 | 1992-10-20 | Micron Technology, Inc. | Machine method to perform newton iterations for reciprocal square roots |
| US5278782A (en) * | 1991-06-03 | 1994-01-11 | Matsushita Electric Industrial Co., Ltd. | Square root operation device |
| JP2722858B2 (ja) * | 1991-06-03 | 1998-03-09 | 松下電器産業株式会社 | 開平演算装置 |
| US5272660A (en) * | 1992-06-01 | 1993-12-21 | Motorola, Inc. | Method and apparatus for performing integer and floating point division using a single SRT divider in a data processor |
| US5377134A (en) * | 1992-12-29 | 1994-12-27 | International Business Machines Corporation | Leading constant eliminator for extended precision in pipelined division |
| US5367702A (en) * | 1993-01-04 | 1994-11-22 | Texas Instruments Incorporated | System and method for approximating nonlinear functions |
| JPH06282416A (ja) * | 1993-03-30 | 1994-10-07 | Mitsubishi Electric Corp | 除算器及びそれを備えた計算機 |
| US5338938A (en) * | 1993-04-09 | 1994-08-16 | Martin Marietta Energy Systems, Inc. | Gamma radiation field intensity meter |
| JP2889842B2 (ja) * | 1994-12-01 | 1999-05-10 | 富士通株式会社 | 情報処理装置及び情報処理方法 |
| US5729481A (en) * | 1995-03-31 | 1998-03-17 | International Business Machines Corporation | Method and system of rounding for quadratically converging division or square root |
| US5742840A (en) | 1995-08-16 | 1998-04-21 | Microunity Systems Engineering, Inc. | General purpose, multiple precision parallel operation, programmable media processor |
| US6643765B1 (en) | 1995-08-16 | 2003-11-04 | Microunity Systems Engineering, Inc. | Programmable processor with group floating point operations |
| US5787025A (en) * | 1996-02-28 | 1998-07-28 | Atmel Corporation | Method and system for performing arithmetic operations with single or double precision |
| US5764555A (en) * | 1996-03-13 | 1998-06-09 | International Business Machines Corporation | Method and system of rounding for division or square root: eliminating remainder calculation |
| US6026423A (en) * | 1996-03-29 | 2000-02-15 | Siemens Energy & Automation, Inc. | Fractional precision integer square root processor and method for use with electronic circuit breaker systems |
| US5768170A (en) * | 1996-07-25 | 1998-06-16 | Motorola Inc. | Method and apparatus for performing microprocessor integer division operations using floating point hardware |
| US5844830A (en) * | 1996-08-07 | 1998-12-01 | Sun Microsystems, Inc. | Executing computer instrucrions by circuits having different latencies |
| US5973705A (en) * | 1997-04-24 | 1999-10-26 | International Business Machines Corporation | Geometry pipeline implemented on a SIMD machine |
| US6256653B1 (en) * | 1997-10-23 | 2001-07-03 | Advanced Micro Devices, Inc. | Multi-function bipartite look-up table |
| ITRM20030354A1 (it) | 2003-07-17 | 2005-01-18 | Micron Technology Inc | Unita' di controllo per dispositivo di memoria. |
| US7747667B2 (en) * | 2005-02-16 | 2010-06-29 | Arm Limited | Data processing apparatus and method for determining an initial estimate of a result value of a reciprocal operation |
| US8015228B2 (en) * | 2005-02-16 | 2011-09-06 | Arm Limited | Data processing apparatus and method for performing a reciprocal operation on an input value to produce a result value |
| US8620980B1 (en) | 2005-09-27 | 2013-12-31 | Altera Corporation | Programmable device with specialized multiplier blocks |
| US8301681B1 (en) | 2006-02-09 | 2012-10-30 | Altera Corporation | Specialized processing block for programmable logic device |
| US8386550B1 (en) | 2006-09-20 | 2013-02-26 | Altera Corporation | Method for configuring a finite impulse response filter in a programmable logic device |
| US8140608B1 (en) | 2007-05-31 | 2012-03-20 | Nvidia Corporation | Pipelined integer division using floating-point reciprocal |
| US7962543B2 (en) * | 2007-06-01 | 2011-06-14 | Advanced Micro Devices, Inc. | Division with rectangular multiplier supporting multiple precisions and operand types |
| US8938485B1 (en) * | 2008-02-12 | 2015-01-20 | Nvidia Corporation | Integer division using floating-point reciprocal |
| US8959137B1 (en) | 2008-02-20 | 2015-02-17 | Altera Corporation | Implementing large multipliers in a programmable integrated circuit device |
| US8713084B2 (en) * | 2008-02-25 | 2014-04-29 | International Business Machines Corporation | Method, system and computer program product for verifying floating point divide operation results |
| US8745118B2 (en) * | 2008-02-25 | 2014-06-03 | International Business Machines Corporation | Verifying floating point square root operation results |
| US8626816B2 (en) * | 2008-02-26 | 2014-01-07 | International Business Machines Corporation | Method, system and computer program product for detecting errors in fixed point division operation results |
| US8402078B2 (en) * | 2008-02-26 | 2013-03-19 | International Business Machines Corporation | Method, system and computer program product for determining required precision in fixed-point divide operations |
| US8655937B1 (en) | 2009-04-29 | 2014-02-18 | Nvidia Corporation | High precision integer division using low precision hardware operations and rounding techniques |
| US8650236B1 (en) | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
| US8601044B2 (en) | 2010-03-02 | 2013-12-03 | Altera Corporation | Discrete Fourier Transform in an integrated circuit device |
| US8645451B2 (en) * | 2011-03-10 | 2014-02-04 | Altera Corporation | Double-clocked specialized processing block in an integrated circuit device |
| US8949298B1 (en) | 2011-09-16 | 2015-02-03 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US9053045B1 (en) | 2011-09-16 | 2015-06-09 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US8543634B1 (en) | 2012-03-30 | 2013-09-24 | Altera Corporation | Specialized processing block for programmable integrated circuit device |
| US8996600B1 (en) | 2012-08-03 | 2015-03-31 | Altera Corporation | Specialized processing block for implementing floating-point multiplier with subnormal operation support |
| US9207909B1 (en) | 2012-11-26 | 2015-12-08 | Altera Corporation | Polynomial calculations optimized for programmable integrated circuit device structures |
| US9189200B1 (en) | 2013-03-14 | 2015-11-17 | Altera Corporation | Multiple-precision processing block in a programmable integrated circuit device |
| US9348795B1 (en) | 2013-07-03 | 2016-05-24 | Altera Corporation | Programmable device using fixed and configurable logic to implement floating-point rounding |
| US9684488B2 (en) | 2015-03-26 | 2017-06-20 | Altera Corporation | Combined adder and pre-adder for high-radix multiplier circuit |
| US9983850B2 (en) * | 2015-07-13 | 2018-05-29 | Samsung Electronics Co., Ltd. | Shared hardware integer/floating point divider and square root logic unit and associated methods |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55116143A (en) * | 1979-03-02 | 1980-09-06 | Hitachi Ltd | Data processor |
| JPS61243532A (ja) * | 1985-04-22 | 1986-10-29 | Toshiba Corp | 演算装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631230A (en) * | 1970-09-24 | 1971-12-28 | Ibm | Binary arithmetic unit implementing a multiplicative steration for the exponential, logarithm, quotient and square root functions |
| JPS5520508A (en) * | 1978-06-29 | 1980-02-14 | Panafacom Ltd | Processor for division |
| US4638449A (en) * | 1983-06-15 | 1987-01-20 | International Business Machines Corporation | Multiplier architecture |
| JPS60142738A (ja) * | 1983-12-30 | 1985-07-27 | Hitachi Ltd | 内挿近似を使用する除算装置 |
| US4724529A (en) * | 1985-02-14 | 1988-02-09 | Prime Computer, Inc. | Method and apparatus for numerical division |
| CA1252213A (en) * | 1986-08-28 | 1989-04-04 | Andrew G. Deczky | Digital signal processor with divide function |
| JPH01195574A (ja) * | 1988-01-29 | 1989-08-07 | Nec Corp | ディジタル信号処理装置 |
-
1988
- 1988-01-29 US US07/150,363 patent/US4878190A/en not_active Expired - Lifetime
-
1989
- 1989-01-27 JP JP1019385A patent/JP2598507B2/ja not_active Expired - Fee Related
- 1989-01-27 EP EP89300821A patent/EP0326415B1/en not_active Expired - Lifetime
- 1989-01-27 DE DE68927966T patent/DE68927966T2/de not_active Expired - Fee Related
- 1989-01-28 KR KR1019890000957A patent/KR100242274B1/ko not_active Expired - Lifetime
-
1994
- 1994-03-29 JP JP6059043A patent/JPH0749771A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55116143A (en) * | 1979-03-02 | 1980-09-06 | Hitachi Ltd | Data processor |
| JPS61243532A (ja) * | 1985-04-22 | 1986-10-29 | Toshiba Corp | 演算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01266628A (ja) | 1989-10-24 |
| EP0326415A2 (en) | 1989-08-02 |
| JP2598507B2 (ja) | 1997-04-09 |
| DE68927966T2 (de) | 1997-07-24 |
| KR890012222A (ko) | 1989-08-25 |
| EP0326415B1 (en) | 1997-04-16 |
| DE68927966D1 (de) | 1997-05-22 |
| US4878190A (en) | 1989-10-31 |
| KR100242274B1 (ko) | 2000-02-01 |
| EP0326415A3 (en) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598507B2 (ja) | 除算または平方根計算装置 | |
| JP3152953B2 (ja) | パイプライン浮動小数点プロセッサ | |
| US5046038A (en) | Method and apparatus for performing division using a rectangular aspect ratio multiplier | |
| US7395304B2 (en) | Method and apparatus for performing single-cycle addition or subtraction and comparison in redundant form arithmetic | |
| US6049865A (en) | Method and apparatus for implementing floating point projection instructions | |
| US5341321A (en) | Floating point arithmetic unit using modified Newton-Raphson technique for division and square root | |
| EP0421092B1 (en) | Method and apparatus for performing mathematical functions using polynomial approximation and a rectangular aspect ratio multiplier | |
| JP2557190B2 (ja) | 引き数簡約の最適化システム | |
| US5671170A (en) | Method and apparatus for correctly rounding results of division and square root computations | |
| JP2618604B2 (ja) | データ・バスからのデータ入力を制御する方法 | |
| GB2294565A (en) | Floating point arithmetic unit | |
| JPH02196328A (ja) | 浮動小数点演算装置 | |
| JPH07104778B2 (ja) | 浮動小数点数演算処理装置 | |
| US5261001A (en) | Microcircuit for the implementation of RSA algorithm and ordinary and modular arithmetic, in particular exponentiation, with large operands | |
| EP0416309B1 (en) | Method and apparatus for performing the square root function using a rectangular aspect ratio multiplier | |
| US8060551B2 (en) | Method and apparatus for integer division | |
| EP0416308A2 (en) | Rectangular array signed digit multiplier | |
| US5222230A (en) | Circuitry for transferring data from a data bus and temporary register into a plurality of input registers on clock edges | |
| Erle et al. | Decimal floating-point multiplication | |
| US7539720B2 (en) | Low latency integer divider and integration with floating point divider and method | |
| JPH0687218B2 (ja) | 浮動小数点数演算処理装置及び除数倍数生成装置 | |
| EP0361886A2 (en) | Improved floating point computation unit | |
| JPH0540605A (ja) | 浮動小数点乗算装置 | |
| Jaiswal et al. | Taylor series based architecture for quadruple precision floating point division | |
| Lang et al. | Division unit for binary integer decimals |