JPH0749869Y2 - Transistor switching circuit - Google Patents

Transistor switching circuit

Info

Publication number
JPH0749869Y2
JPH0749869Y2 JP1986148755U JP14875586U JPH0749869Y2 JP H0749869 Y2 JPH0749869 Y2 JP H0749869Y2 JP 1986148755 U JP1986148755 U JP 1986148755U JP 14875586 U JP14875586 U JP 14875586U JP H0749869 Y2 JPH0749869 Y2 JP H0749869Y2
Authority
JP
Japan
Prior art keywords
transistor
switching transistor
control
voltage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986148755U
Other languages
Japanese (ja)
Other versions
JPS6356829U (en
Inventor
修二 静原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP1986148755U priority Critical patent/JPH0749869Y2/en
Publication of JPS6356829U publication Critical patent/JPS6356829U/ja
Application granted granted Critical
Publication of JPH0749869Y2 publication Critical patent/JPH0749869Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案はリレー、モータ、ソレノイド等を駆動するのに
好適なトランジスタスイツチング回路に関し、ソレノイ
ド等の短絡時またはモータ拘束時に流れる大電流時にも
耐えるトランジスタスイツチング回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a transistor switching circuit suitable for driving a relay, a motor, a solenoid, etc., even when a large current flows when the solenoid, etc. is short-circuited or the motor is restrained. The present invention relates to a durable transistor switching circuit.

(従来技術) 従来のトランジスタスイツチング回路は第3図に示す如
く構成されていた。すなわち、電源BATに直列に電流検
出抵抗1およびスイツチングトランジスタ2が接続され
ていた。
(Prior Art) A conventional transistor switching circuit is constructed as shown in FIG. That is, the current detection resistor 1 and the switching transistor 2 were connected in series to the power supply B AT .

したがつて負荷RLに流れる電流が増加すると、抵抗1の
電圧降下が増加し、この電圧降下が検出トランジスタ3
のVBE(ON)まで上昇すると、トランジスタ2のベース・
エミツタ間がトランジスタ3により短絡され、トランジ
スタ2がカツトオフするようになつている。
Therefore, when the current flowing through the load R L increases, the voltage drop of the resistor 1 increases, and this voltage drop increases.
When V BE (ON) rises, the base of transistor 2
The emitters are short-circuited by the transistor 3 so that the transistor 2 is cut off.

なお、トランジスタ4は制御端子Cに印加された電圧で
オン状態に制御されて、トランジスタスイツチング回路
をオン状態にする制御用のトランジスタである。
The transistor 4 is a control transistor that is turned on by the voltage applied to the control terminal C to turn on the transistor switching circuit.

(考案が解決しようとする問題点) 上記した如き従来のトランジスタスイツチング回路によ
るときは、電源と負荷との間にスイツチングトランジス
タおよび電流検出抵抗を接続しているため、負荷に供給
される電圧は電流検出抵抗の電圧降下分およびスイツチ
ングトランジスタのVCE(ON)だけ低くなる問題点があつ
た。
(Problems to be solved by the invention) When the conventional transistor switching circuit as described above is used, since the switching transistor and the current detection resistor are connected between the power supply and the load, the voltage supplied to the load Has a problem that the voltage drop of the current detection resistor and V CE (ON) of the switching transistor are lowered.

特に電池駆動の機器においては、電源供給路中の損失が
特に問題となる。
Particularly in battery-driven equipment, loss in the power supply path is a particular problem.

本考案は上記の問題点を解消して、負荷への電圧供給路
中の電圧降下を減少させることのできるトランジスタス
イツチング回路を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems and provide a transistor switching circuit capable of reducing the voltage drop in the voltage supply path to the load.

(問題点を解決するための手段) 上記の問題点を解決するために本考案は下記の如く構成
した。
(Means for Solving Problems) In order to solve the above problems, the present invention has the following configuration.

エミッタとコレクタを電源と負荷との間に直列に接続し
たスイッチングトランジスタと、 スイッチングトランジスタのベースに第1抵抗を介して
接続され、かつ制御電圧によりオン・オフ駆動されてス
イッチングトランジスタをオン・オフ駆動する第1制御
トランジスタと、 コレクタをスイッチングトランジスタのベースに、エミ
ッタをスイッチングトランジスタのエミッタに接続し、
ベースを第2抵抗を介してスイッチングトランジスタの
コレクタに接続してスイッチングトランジスタのコレク
タ・エミッタ間の電圧を検出し、かつこの電圧がベース
・エミッタ間オン電圧を超えたときオン状態になり、ス
イッチングトランジスタを第1制御トランジスタによる
制御に優先してオフ状態にする第2制御トランジスタ
と、 コレクタを第2制御トランジスタのベースに、エミッタ
を第2制御トランジスタのエミッタに接続し、かつ電源
からベースへの供給電圧を時定数回路を介して供給し負
荷への電源供給開始後所定期間オン状態として第2制御
トランジスタをオフ状態に制御する第3制御トランジス
タと を備えた。
A switching transistor in which an emitter and a collector are connected in series between a power supply and a load, and a base of the switching transistor is connected via a first resistor, and is turned on / off by a control voltage to drive the switching transistor on / off. Connect the first control transistor and the collector to the base of the switching transistor and the emitter to the emitter of the switching transistor,
The base is connected to the collector of the switching transistor via the second resistor to detect the collector-emitter voltage of the switching transistor, and when this voltage exceeds the base-emitter on-voltage, the switching transistor is turned on and the switching transistor is turned on. And a second control transistor for turning off the first control transistor in preference to the control by the first control transistor, a collector connected to the base of the second control transistor, an emitter connected to the emitter of the second control transistor, and a power supply to the base. A third control transistor for controlling the second control transistor to be in an off state by supplying a voltage through a time constant circuit and turning on the power supply to the load for a predetermined period after the power supply to the load is started.

(作用) 本考案において、スイツチングトランジスタは、制御電
圧によつてオン・オフ駆動される第1制御トランジスタ
によつてオン・オフ駆動され、スイツチングトランジス
タがオン中は負荷にスイツチングトランジスタを介して
電源の電圧が印加されることになる。しかるに電源と負
荷との間にはスイツチングトランジスタのみが直列に接
続されているため、従来の如く電流検出用の抵抗により
発生する電圧降下はなく、電源の電圧が負荷に印加され
ることになる。
(Operation) In the present invention, the switching transistor is turned on / off by the first control transistor which is turned on / off by the control voltage, and the switching transistor is connected to the load while the switching transistor is on. The power supply voltage is applied. However, since only the switching transistor is connected in series between the power supply and the load, there is no voltage drop caused by the current detection resistor as in the past, and the power supply voltage is applied to the load. .

また、スイツチングトランジスタのエミツタ・コレクタ
電圧は第2制御トランジスタにより検出されており、ス
イツチングトランジスタのコレクタ・エミツタ間電圧が
所定値を超えると第1制御トランジスタの制御に優先し
てスイツチングトランジスタが第2制御トランジスタに
よりオフ状態に制御される。
Further, the emitter-collector voltage of the switching transistor is detected by the second control transistor. When the collector-emitter voltage of the switching transistor exceeds a predetermined value, the switching transistor has priority over the control of the first control transistor. The second control transistor controls the off state.

この結果、負荷電流が増加するとスイツチングトランジ
スタに流れる電流が増加し、スイツチングトランジスタ
のコレクタ・エミツタ間の電圧は増加し、これは第2制
御トランジスタにより検出されて、スイツチングトラン
ジスタは第1制御トランジスタによる制御に優先してオ
フ状態にされて保護される。さらにまた、第1制御トラ
ンジスタをオフ状態にしないとスイツチングトランジス
タをオン状態に制御することができない。
As a result, when the load current increases, the current flowing through the switching transistor increases, and the collector-emitter voltage of the switching transistor increases, which is detected by the second control transistor and the switching transistor is controlled by the first control transistor. The transistor is protected by being turned off in priority to the control by the transistor. Furthermore, unless the first control transistor is turned off, the switching transistor cannot be controlled to be turned on.

さらに、第3制御トランジスタによって、負荷への電源
供給の開始後所定期間、第2制御トランジスタがオフ状
態に制御されて、負荷への電源電圧の印加、負荷への電
源電圧印加遮断後の再印加が確実に行える。
Further, the third control transistor controls the second control transistor to be in the OFF state for a predetermined period after the power supply to the load is started, so that the power supply voltage is applied to the load and the power supply voltage is again applied to the load after being cut off. Can be done reliably.

(考案の実施例) 第1図は本考案の一実施例の構成を示す回路図である。(Embodiment of the Invention) FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.

電源BATはスイツチングトランジスタ2を介して負荷RL
に接続してある。スイツチングトランジスタ2のベース
はバイアス用の抵抗11とコンデンサ12の並列回路を通し
て、第1制御用トランジスタに対応するトランジスタ4
を介してアースしてあり、トランジスタ4は制御端子C
に印加される電圧によりオン・オフ状態に制御されて、
トランジスタ4のオン・オフにともなつてスイツチング
トランジスタ2をオン・オフする。
The power supply B AT is connected to the load R L via the switching transistor 2.
Connected to. The base of the switching transistor 2 is a transistor 4 corresponding to the first control transistor through a parallel circuit of a bias resistor 11 and a capacitor 12.
It is grounded via the transistor 4 and the transistor 4 has a control terminal C
Controlled by the voltage applied to the on / off state,
When the transistor 4 is turned on / off, the switching transistor 2 is turned on / off.

スイツチングトランジスタ2のコレクタ・エミツタ間に
は、スイツチングトランジスタ2のVCE検出用のトラン
ジスタ13が抵抗14を介して接続してある。トランジスタ
13のコレクタはスイツチングトランジスタ2のベース
に、トランジスタ13のエミツタはスイツチングトランジ
スタ2のエミツタと共に電源BATに接続してある。トラ
ンジスタ13は第2制御用トランジスタに対応している。
A transistor 13 for detecting V CE of the switching transistor 2 is connected between the collector and the emitter of the switching transistor 2 via a resistor 14. Transistor
The collector of 13 is connected to the base of the switching transistor 2, and the emitter of the transistor 13 is connected to the power supply B AT together with the emitter of the switching transistor 2. The transistor 13 corresponds to the second control transistor.

一方、トランジスタ15のエミツタは電源BATに接続し、
コレクタはトランジスタ13のベースに接続し、ベースは
抵抗16,17、コンデンサ18およびダイオード19からなる
微分回路を通してトランジスタ4のコレクタに接続して
起動時トランジスタ13をオフ状態に制御する。
On the other hand, the emitter of the transistor 15 is connected to the power supply B AT ,
The collector is connected to the base of the transistor 13, and the base is connected to the collector of the transistor 4 through a differentiating circuit composed of the resistors 16 and 17, the capacitor 18 and the diode 19 to control the transistor 13 to be turned off at the time of startup.

トランジスタ15、抵抗16,17、コンデンサ18およびダイ
オード19は、スイツチングトランジスタ2がオフ状態に
なつた後、トランジスタ4で再度オン状態にする場合等
の起動を可能にする起動用の回路である。
The transistor 15, the resistors 16 and 17, the capacitor 18, and the diode 19 are a starting circuit that enables starting when the switching transistor 2 is turned off and then turned on again.

上記の如く構成された本考案において、制御端子Cを高
電位にするとトランジスタ4はオン状態になり、抵抗1
6,17、コンデンサ18およびダイオード19からなる微分回
路が作用し、トランジスタ15のベースは一時的に抵抗1
7、コンデンサ18およびトランジスタ4を介してアース
される。したがつてトランジスタ15はオン状態に制御さ
れ、トランジスタ13はそのベースが抵抗14により負荷RL
を通してアースされているにもかかわらずオフ状態に制
御され、起動が可能とされる。そこでスイツチングトラ
ンジスタ2のベースは抵抗11、トランジスタ4を介して
アースされ、スイツチングトランジスタ2はオン状態に
制御されて、負荷RLに電源BATの電圧がスイツチングト
ランジスタ2を介して印加される。
In the present invention configured as described above, when the control terminal C is set to a high potential, the transistor 4 is turned on and the resistance 1
A differentiating circuit consisting of 6, 17, capacitor 18, and diode 19 acts, and the base of transistor 15 is temporarily resistor 1
7, grounded through capacitor 18 and transistor 4. Therefore, the transistor 15 is controlled to the ON state, and the base of the transistor 13 is loaded by the resistor 14 into the load R L.
Despite being grounded through, it is controlled to the off state and can be activated. Therefore, the base of the switching transistor 2 is grounded via the resistor 11 and the transistor 4, the switching transistor 2 is controlled to be in the ON state, and the voltage of the power supply B AT is applied to the load R L via the switching transistor 2. It

負荷RLの負荷電流が所定範囲内のときはスイツチングト
ランジスタ2のコレクタ・エミツタ間電圧VCEは低く、
トランジスタ13はオフ状態に制御されて、スイツチング
トランジスタ2はオン状態に制御される。
When the load current of the load R L is within the predetermined range, the collector-emitter voltage V CE of the switching transistor 2 is low,
The transistor 13 is controlled to the off state, and the switching transistor 2 is controlled to the on state.

つぎに負荷RLが減少しスイツチングトランジスタ2に流
れる電流が増大すると、第2図に示したコレクタ電流対
コレクタ・エミツタ間電圧VCEの特性例の如く電圧VCE
急激に増大する。この電圧VCEがトランジスタ13のV
BE(ON)電圧を超えるとトランジスタ13はオン状態に制御
される。この結果、スイツチングトランジスタ2のベー
ス・エミツタ間はトランジスタ13で短絡されることにな
つて、スイツチングトランジスタ2はオフ状態に制御さ
れて、負荷RLへの電圧供給が遮断される。スイツチング
トランジスタ2が一度オフ状態になるとトランジスタ13
はオン状態に維持されるため、スイツチングトランジス
タ2はオフ状態であつて発熱することはない。
Next, when the load R L decreases and the current flowing through the switching transistor 2 increases, the voltage V CE sharply increases as in the characteristic example of the collector current vs. collector-emitter voltage V CE shown in FIG. This voltage V CE is the voltage of transistor 13
When the BE (ON) voltage is exceeded, the transistor 13 is controlled to be on. As a result, the base and the emitter of the switching transistor 2 are short-circuited by the transistor 13, the switching transistor 2 is controlled to the off state, and the voltage supply to the load R L is cut off. Once the switching transistor 2 is turned off, the transistor 13
Is kept on, the switching transistor 2 does not generate heat even in the off state.

上記の如くにして一度オフ状態になつたスイツチングト
ランジスタ2をオン状態にするためには、一度制御端子
Cを低電位にした後、再び高電位にすることにより前記
した如くスイツチングトランジスタ2がオン状態にな
る。
In order to turn on the switching transistor 2 once turned off as described above, the control terminal C is once set to a low potential and then set to a high potential again so that the switching transistor 2 is turned on as described above. Turns on.

また制御端子Cを低電位にするとトランジスタ4がオフ
状態にされて、スイツチングトランジスタ2のバイアス
が断たれ、スイツチングトランジスタ2がオフ状態に制
御されて負荷RLの電源BATの電圧印加は遮断される。
When the control terminal C is set to a low potential, the transistor 4 is turned off, the bias of the switching transistor 2 is cut off, the switching transistor 2 is controlled to the off state, and the voltage of the power supply B AT of the load R L is not applied. Be cut off.

つぎに負荷RLが短絡された場合、トランジスタ13のベー
ス・エミツタ間には抵抗14を通して電源BATの電圧が印
加されるため、スイツチングトランジスタ2は確実にオ
フ状態にされる。
Next, when the load R L is short-circuited, the voltage of the power supply B AT is applied between the base and the emitter of the transistor 13 through the resistor 14, so that the switching transistor 2 is surely turned off.

ここでコンデンサ12はスイツチングトランジスタ2とト
ランジスタ13とで構成される発振ループを遮断するため
に接続してある。さらにまた、ダイオード19はトランジ
スタ4をオフ状態にさせたときにコンデンサ18の放電を
早める目的で接続してあり、省略しても差支えない。
Here, the capacitor 12 is connected to cut off the oscillation loop formed by the switching transistor 2 and the transistor 13. Furthermore, the diode 19 is connected for the purpose of accelerating the discharge of the capacitor 18 when the transistor 4 is turned off, and it may be omitted.

しかるに上記した如く電源BATと負荷RLとの間にはスイ
ツチングトランジスタ2が接続されるのみであるから、
電源BATから負荷RLへの電圧供給路中の損失はスイツチ
ングトランジスタ2のVCE(ON)のみで電流検出用抵抗1
による電圧降下はなく、従来例に比較して小さくなる。
However, since the switching transistor 2 is only connected between the power supply B AT and the load R L as described above,
The loss in the voltage supply path from the power supply B AT to the load R L is only V CE (ON) of the switching transistor 2 and the current detection resistor 1
There is no voltage drop due to, and it is smaller than the conventional example.

またスイツチングトランジスタ2が破壊される原因につ
いてみると、 (イ)ICMAXを超えることによる破壊 (ロ)IC増加によりVCEが増加し、コレクタ損失PCの急
激な増加を招いてPCMAXを超えることによる破壊 が考えられる。
Further As for causes of when to quenching transistor 2 is broken, (b) I CMAX V CE is increased by disruption (ii) I C increased by more than, P invites a sharp increase in collector loss P C CMAX Damage due to exceeding

(イ)に対してはスイツチングトランジスタ2のベース
抵抗や大電流領域での電流増幅率hfe低下による制限を
受けて実際には破壊しないことが多い。
Regarding (a), it is often not actually destroyed because it is limited by the base resistance of the switching transistor 2 and the reduction of the current amplification factor h fe in the large current region.

(ロ)に対してはスイツチングトランジスタ2のVCE
比較的小さく、トランジスタ13のVCE(ON)程度に抑える
ことができるため、スイツチングトランジスタ2のVCE
の増加が抑えられて熱的な破壊に対しては有利となり、
また一度、スイツチングトランジスタ2のVCEがトラン
ジスタ13のVCE(ON)を超えると、負荷RLを正常な状態に
した後、制御端子Cを低電位にし、次で再び高電位にし
ないと再動作しないので熱的にも有利であり、前記
(ロ)による破壊はなくなる。したがつてスイツチング
トランジスタ2に放熱器を設けなくてもよく、スペース
フアクタが向上する。
With respect to (b), since V CE of the switching transistor 2 is relatively small and can be suppressed to about V CE (ON) of the transistor 13, V CE of the switching transistor 2 is reduced .
Is suppressed, which is advantageous for thermal destruction,
Further, once V CE of the switching transistor 2 exceeds V CE (ON) of the transistor 13, the control terminal C is set to a low potential after the load R L is in a normal state, and then it is set to a high potential again. Since it does not re-operate, it is also advantageous in terms of heat, and the destruction due to (b) is eliminated. Therefore, it is not necessary to provide a radiator for the switching transistor 2, and the space factor is improved.

また、起動用の回路により電源BATがスイツチを介して
印加されるような場合で、制御端子Cに先に高電位が加
えられて遅れて電源BATの電圧が印加される様な場合で
もトランジスタ13はトランジスタ15により前記と同様に
オフ状態にされて起動が可能である。
Further, even in the case where the power supply B AT is applied via the switch by the start-up circuit, even when the high potential is first applied to the control terminal C and the voltage of the power supply B AT is applied with a delay. The transistor 13 can be activated by being turned off by the transistor 15 as described above.

また、上記した実施例ではバイポーラトランジスタの場
合を例示したが、FETやその他の素子で置換することも
可能である。さらに、スイツチングトランジスタは複数
個並列に接続してもよい。
Further, in the above-mentioned embodiments, the case of the bipolar transistor is illustrated, but it is also possible to replace with a FET or other element. Further, a plurality of switching transistors may be connected in parallel.

(考案の効果) 以上説明した如く本考案によれば、電源と負荷との間に
直列にスイツチングトランジスタのみを設け、スイツチ
ングトランジスタのVCEを第2制御トランジスタで検出
し、この検出電圧が所定値を超えたときスイツチングト
ランジスタをオフ状態にしたため、電流検出抵抗は不要
となつて、電流検出抵抗による電圧降下は発生せず、電
圧の低下は減少する。
According to the present as described (invented effect) or devised only provided when to quenching transistor in series between the power source and the load, to detect the V CE of when to quenching transistor with a second control transistor, the detection voltage When the voltage exceeds the predetermined value, the switching transistor is turned off. Therefore, the current detection resistor is not necessary, the voltage drop due to the current detection resistor does not occur, and the voltage drop is reduced.

また、第2制御トランジスタによるスイツチングトラン
ジスタのオフ状態は、第1制御トランジスタによるスイ
ツチングトランジスタの制御に優先しているため、第2
制御トランジスタによりスイツチングトランジスタがオ
フ状態になつたときは第1制御トランジスタを一度オフ
状態にしないと再動作しないためスイツチングトランジ
スタの保護は確実であり、かつスイツチングトランジス
タの発熱は少なくてすみ、放熱器は不要である。
Further, since the OFF state of the switching transistor by the second control transistor has priority over the control of the switching transistor by the first control transistor,
When the switching transistor is turned off by the control transistor, the switching transistor is surely protected because the first control transistor does not restart unless it is turned off once, and the switching transistor generates less heat. No radiator is needed.

さらにまた、負荷の短絡に対しては第2制御トランジス
タが確実に作用し、スイツチングトランジスタが確実に
保護される。
Furthermore, the second control transistor surely acts on the short circuit of the load, and the switching transistor is surely protected.

また、スイツチングトランジスタのコレクタ・エミツタ
間の電圧を検出しているのでコレクタ損失を制限しやす
い。
Further, since the voltage between the collector and the emitter of the switching transistor is detected, it is easy to limit the collector loss.

さらに、第3制御トランジスタによって、負荷への電源
供給の開始後所定期間、第2制御トランジスタをオフ状
態に制御するように構成したため、負荷への電源電圧の
印加、負荷への電源電圧印加遮断後の再印加が確実に行
える効果がある。
Furthermore, since the third control transistor is configured to control the second control transistor to be in the OFF state for a predetermined period after the power supply to the load is started, the power supply voltage to the load and the power supply voltage to the load are cut off. The effect is that the re-application can be surely performed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例の回路図。 第2図は本考案の一実施例の作用の説明に供する線図。 第3図は従来例の回路図。 BAT……電源、RL……負荷、2……スイツチングトラン
ジスタ、4および13……トランジスタ。
FIG. 1 is a circuit diagram of an embodiment of the present invention. FIG. 2 is a diagram for explaining the operation of one embodiment of the present invention. FIG. 3 is a circuit diagram of a conventional example. B AT ... power supply, R L ... load, 2 ... switching transistor, 4 and 13 ... transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】エミツタとコレクタを電源と負荷との間に
直列に接続したスイッチングトランジスタと、 スイッチングトランジスタのベースに第1抵抗を介して
接続され、かつ制御電圧によりオン・オフ駆動されてス
イッチングトランジスタをオン・オフ駆動する第1制御
トランジスタと、 コレクタをスイッチングトランジスタのベースに、エミ
ッタをスイッチングトランジスタのエミッタに接続し、
ベースを第2抵抗を介してスイッチングトランジスタの
コレクタに接続してスイッチングトランジスタのコレク
タ・エミッタ間の電圧を検出し、かつこの電圧がベース
・エミッタ間オン電圧を超えたときオン状態になり、ス
イッチングトランジスタを第1制御トランジスタによる
制御に優先してオフ状態にする第2制御トランジスタ
と、 コレクタを第2制御トランジスタのベースに、エミッタ
を第2制御トランジスタのエミッタに接続し、かつ電源
からベースへの供給電圧を時定数回路を介して供給し負
荷への電源供給開始後所定期間オン状態として第2制御
トランジスタをオフ状態に制御する第3制御トランジス
タと を備えたことを特徴とするトランジスタスイッチング回
路。
1. A switching transistor in which an emitter and a collector are connected in series between a power source and a load, and a switching transistor which is connected to the base of the switching transistor via a first resistor and is on / off driven by a control voltage. Connecting the collector to the base of the switching transistor and the emitter to the emitter of the switching transistor,
The base is connected to the collector of the switching transistor through the second resistor to detect the collector-emitter voltage of the switching transistor, and when this voltage exceeds the base-emitter on-voltage, the switching transistor is turned on and the switching transistor is turned on. And a second control transistor for turning off the first control transistor in preference to the control by the first control transistor, a collector connected to the base of the second control transistor, an emitter connected to the emitter of the second control transistor, and a power supply to the base. A transistor switching circuit, comprising: a third control transistor that supplies a voltage through a time constant circuit and keeps a second control transistor in an off state for a predetermined period after power supply to a load is started.
JP1986148755U 1986-09-30 1986-09-30 Transistor switching circuit Expired - Lifetime JPH0749869Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986148755U JPH0749869Y2 (en) 1986-09-30 1986-09-30 Transistor switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986148755U JPH0749869Y2 (en) 1986-09-30 1986-09-30 Transistor switching circuit

Publications (2)

Publication Number Publication Date
JPS6356829U JPS6356829U (en) 1988-04-15
JPH0749869Y2 true JPH0749869Y2 (en) 1995-11-13

Family

ID=31063324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986148755U Expired - Lifetime JPH0749869Y2 (en) 1986-09-30 1986-09-30 Transistor switching circuit

Country Status (1)

Country Link
JP (1) JPH0749869Y2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939541U (en) * 1982-09-06 1984-03-13 株式会社東芝 power switch circuit
JPS60181927U (en) * 1984-05-15 1985-12-03 株式会社東芝 Transistor switching circuit with protection function

Also Published As

Publication number Publication date
JPS6356829U (en) 1988-04-15

Similar Documents

Publication Publication Date Title
US4006370A (en) Fast turn-off circuit for power transistor
JPH0749869Y2 (en) Transistor switching circuit
US4782280A (en) Transistor circuit with E/C voltage limiter
US5335132A (en) Overvoltage sensor with hysteresis
JPH01311617A (en) Switching element drive device
JP2000295843A (en) Switching power circuit
JP2000081919A (en) Starting circuit
JPH06197445A (en) Transistor protection circuit
JPH05327381A (en) Guide load driving circuit
KR930001255Y1 (en) Over current relay
KR100486354B1 (en) Output circuit for motor driving integrated circuit
JPS622693B2 (en)
JPS6130469Y2 (en)
JPH0436084Y2 (en)
JP3860020B2 (en) DC stabilized power supply circuit
JPS6132897B2 (en)
JP3239088B2 (en) Amplifier circuit
JP2604403Y2 (en) Current limiting transistor circuit
JP3667015B2 (en) Power amplifier
US20040109268A1 (en) Limiting circuit for a brushless dc motor
JPH03870Y2 (en)
JPH0434585Y2 (en)
JPH066629Y2 (en) Switching circuit
JP2554874Y2 (en) Transistor circuit
JPH0661042A (en) Driver circuit for inductive load