JPH07500951A - 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法 - Google Patents

信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法

Info

Publication number
JPH07500951A
JPH07500951A JP6500995A JP50099594A JPH07500951A JP H07500951 A JPH07500951 A JP H07500951A JP 6500995 A JP6500995 A JP 6500995A JP 50099594 A JP50099594 A JP 50099594A JP H07500951 A JPH07500951 A JP H07500951A
Authority
JP
Japan
Prior art keywords
circuit board
manufacturing
foil
layer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6500995A
Other languages
English (en)
Inventor
シュミット ヴァルター
マルティネリ マルコ
Original Assignee
ディコネックス パテンテ アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27543613&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07500951(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from GB929212648A external-priority patent/GB9212648D0/en
Application filed by ディコネックス パテンテ アーゲー filed Critical ディコネックス パテンテ アーゲー
Publication of JPH07500951A publication Critical patent/JPH07500951A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/066Heatsink mounted on the surface of the printed circuit board [PCB]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09327Special sequence of power, ground and signal layers in multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836Oblique hole, via or bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10666Plated through-hole for surface mounting on PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736Methods for applying liquids, e.g. spraying
    • H05K2203/0746Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Transmitters (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 信号誘導のための超高密度配線を有するメタルクラットラミネート 本発明は、プリント配線回路基板の製造方法に関し、詳しくは、回路基板製造に 使用されるメタルクラットラミネ−1・の製造加工技術に関する。また、本発明 は、複数のメタルクララ1−ラミネートを使用する回路基板製造のために複数の ロールを介して行うフォイル加工技術に関する。
エレクトロニクス技術か導入された当初からプリント配線回路基板は、電子回路 の接続のための複数の平面電流路および電気的に絶縁された機械的支持体として 使用される1枚の絶縁板との結合により形成された標準的な単層または多層のプ リント回路として使用されている。回路レイアウト・の横築は光化学的加工処理 により行われる。定着装置またはSMD技術は別として、各回路基板は通路を存 し、これら通路は抵抗器、コンデンサ、コイルなとの単純なエレク1〜ロニクス コンボネントのスルーアセンブル(を気的接続および機械的定着)のため、また 、他方においで、めっきされた貫孔を介し“C各回路基板上の異なる各層の電流 路を電気的に接続するために設けられる。
しかしなから、その後集積回路(IC)の平面上にさらに複合化した各種の回路 が設けられている。各集積回路は1枚の共通基板.Eに複数の電子素子(トラン ジスタ)を搭載し、1個のケーシング(チップ)により保護されている。
各チップは高密度を有し、かつ、寸法面で一lit圧縮された各種回路を内蔵し ている。各回路の高密度構造および圧縮寸法は導体肉厚の削減およびシリコン基 板内におけるサブミクロン範囲の導体間隔の設定によるところが大である。取扱 の便宜上、各チップは前記単純コンポネント類と同一のケーシング寸法を存する 。一方において、回路基板およびその貫孔またはめっき貫孔の寸法はほとんと不 変状態にある。従って、独立し適切に機能するユニットであり容易に回路基板に 挿入できる集積回路により回路の小型化が実現されている。
小型化された集積回路と相対的にプリント配線回路基板の構造的寸法は、未だ充 分に小型化されていない。従来技術による回路基板の小型化はある程度実現して いるが、この場合、導体寸法を極端に圧縮せず、導体寸法を可能な限り狭めた結 果、回路基板のある程度の小型化か実現している。
しかしなから、必然的にめっき貫孔を配設するため、小型化を顕著に推進できな い。従来、めっき貫孔は制度向上の対象ではあったが、小型化の対象にならなか った。その理由は、回路基板に配設されるめっき貫孔の寸法か構造上最小限度に 達し1:ね以上の縮小かできないためである。ドリルの限界的直径は別として、 はんだ材料およびはんだ付表面が相当なスペースを占有するからである。10倍 に密度を高めた回路基板の製造か望ましいが、現行技術により小型化を段階的に 推進することは困難であり、飛躍的な寸法次元の変更は本来の目的に反すること になる。
一般的に、回路基板、プリプレグ、および、導体フィルムは0.]mm〜1.O mmあるいは2. 0mmの肉厚を有し、0. 2mm〜0.5Mの貫孔直径を 必要とする。このような寸法は結果的に集積化回路内部の導体の肉厚および間隔 寸法より大きい2〜3オーダー相当(100〜+ooo)の寸法となる。一般回 路基板と集積回路には、顕著な寸法上の相違かある。
従来技術に基づく回路が一般的かつある程度古い構造にな、っているのは、従来 の下部寸法に関する回路基板製造技術において画期的な技術革新を不必要として いたためである。現行の一般的回路構造も一定の技術的基礎を有する。各コンポ ネントを保持するため、回路基板は一定の強度を存する必要があり、この強度か ら逸脱することができなかった。めっき貫孔の穿孔用ドリルにも限界条件が存在 していた。例えば、現行の最小限0.2mm直径のドリルを使用してもめっき貫 孔の寸法上および位置的精度には依然として限界があった。
集積回路技術の急速な発展とは対照的な現行回路基板製造技術の低迷が、必然的 に前述の構造上の問題を招いている。複雑なチップ構造は回路基板の配置を一層 複雑にしている。ここしばらくの間、電流路、貫孔、および、めっき貫孔の寸法 は不変状態のままである。この結果、最大限60百を存する回路基板が使用され ており、レイアウト工程に重大な経費を要し、かつ、製造コストが上昇している 。より高密度の集積を要求されるチップ本来の目的に合致しないため、完全な回 路およびレイアウト小型化の限界に直面し、実需に即応できない従来の回路基板 の小型化は一層困難である。一方、チップ寸法の圧縮の結果として回路基板内部 の多層チップモジュール(MCM)に使用される層の数を増加すれば、回路全体 の核心をなす現行チップの製造コスト以上に製造コストか上昇する。
集積回路内部および電気・電子機器内部の導体最短間隔をさらに短縮するには、 無限はない。ポケット収納ホヤテレビジョンセット、ラップトツブ型ポータプル パーソナルコンピュータ、ハントカメラ、その他のハイテク機器は、必然的に小 型の回路基板および導体フォイルを必要とする。回路基板の形状およびデザイン を対応機器に適合させる必要が頻繁にあり、可撓性の導体フォイルはこの用途に 特に好適である。
複数のロールを介してフォイルを高度のオートメーションシスヂムで加工できる 。例えば、写真現像用、エツチング用、ストリッピング用、または、ブランング 用などに提供される通常の原材料を使用する連続加工工場では、進歩したアセン ブルラインおよびクランプなどを装備したコンベヤシステムを常時駆動させ、機 械を介して硬質の板類を移行させている。しかしながら、フォイル加工の場合に は、このようなコンベヤシステムを必要としない。従って、工場の操業コストの 削減に寄与するばかりでなく、すりきず、加圧痕などたびたびフォイル表面に欠 陥を発生させるコンベヤシステム自体を排除できる加えて、さらに重要な利点と して、フォイル自体は塵を発生しない。硬質素材を加工する場合、塵か切断端辺 から飛び散り、生産高を低下させる。平坦かつ滑らかな表面を有するため、フォ イルの清掃は容易にできる。巻き取れた状態でもフォイル材表面を汚染、特に、 塵堆積による汚れから防御できる。
通常の素材とは異なり、フォイルは連続加工により生産される。すなわち、フォ イルは事故の長さ方向に沿って一定のパラメータ数値を存する。特に、収縮およ び/または延伸特性は一定であり、従って、補正が容易である。ガラス繊維製布 材て補強された硬質素材の場合と異なり、フォイル表面は完全に平坦かつ滑らか であり、表面がガラス繊P#製布材によって変調されることもない。
従って、イメージを光化学的手段によって転写する場合、特に、露出期間におい て、より良好な生産特性か得られる。さらに、フォイル自体が可撓性であるため 、フィルム素材からなるフォトマスクに接近して使用できる。これにより、空虚 な露出結果の発生を避けることができ、従って、生産効率を促進する。
フォイルを柔硬両用途に使用することもてきる。さらに、柔硬画素材の組合せも 可能である。1枚の薄いフォイルを使用する場合、通常の回路基板と比較して長 さおよび深さにおいてかなり大きな直径の貫孔を形成することができる。
直径80μmの小さな貫孔1個を持ち、肉厚か25μmのフォイルの場合の比率 は13である。この比率は、流電供給の場合に特に存利である。その理由は、肉 厚か薄く、かつ、長い貫孔を有する流電供給の困難な一般的回路基板の場合より も、貫孔から周囲の電解質に向かう材料の交換作用が良いからである。
薄い肉厚を有するフォイルの場合、Z方向に発生ずる熱膨張に関しては、なんら の問題も生じない。1mm〜5mmの肉厚を有する従来のプリント配線回路基板 はZ方向に軽視できない熱膨張を発生し、このため、貫孔内に導入されためっき コーティングを破断させ、電気的欠陥の原因となる。
高密度で集積される電子回路においては、通常、蓄熱の放散が非常に重大な課題 である。通常の回路基板においては、複数のヒートシンクか基板表面内部または 基板表面上部に積層される。これらのヒートシンクは、銅またはアルミニウムな との優れた熱伝導物質で構成され、表装された各コンポネントから放出される熱 エネルギーをてきるだけ効率的にケーシング壁面なとのクーリングポイントへ伝 導する。従来技術に踏襲されているように、通常、回路基板は11TII11〜 5mmの肉厚を有している。これは定着された各コンポネントから放出される熱 エネルギーを最初に回路基板を通過させて前記クーリングポイントに伝導しなけ ればならないことを意味する。元来、回路基板はプラスチックまたはガラスなと の熱伝導率の低い熱伝導体で構成されているので、熱発生源である各コンポネン トと前記クーリングポイントとの間で激しい熱抵抗が発生する。従って、多くの 場合、熱伝導のために複数の特殊なめっき貫孔(熱伝導バイアス)を配設する必 要があるが、これらめっき貫孔は高価なスペースをかなり占有することになる。
従って、多くの場合、さらに導体層の配設が必要であるが、一方において、回路 基板の肉厚を増大する結果になる。
最高の密度に集積・接続された導体に複数の薄いフォイルを使用する場合でも、 回路基板はおよそ0.1mm −0,2mmの肉厚にととまる。従って、これら フォイルの耐熱性は比較的低く、耐熱管理をかなりの範囲まで増進できる。
電子回路を構築するために、リード線を内蔵しない複数のセラミックチップ担体 (LCCC)またはより大きな容量を有する複数のセラミックコンデンサおよび 熱膨張係数の小さい素材を用いて製造された他のコンポネントを使用し、これら のコンポネントか例えば複数の伸縮自在のコンタクトレッグなどの基体に無接触 のまま直接回路基板にはんだ付けされている場合には、はんだ付はポイントの信 頼性を確保するため、回路基板が熱膨張に対応できるように設計しなければなら ない。通常、約4〜6ppm10にの膨張係数を有する銅−アンバー−鋼(CI C)、または、銅−モリブデン−鋼(CMC)を素材とする圧延金属フォイルか 使用されている。一方、カーボン繊維複合素材またはアラミドaP#複合素材も 公知の1fiり使用されている。
従来技術において、補強手段を欠く回路基板の熱膨張係数は16〜18ppm/ ’にの範囲にあり、通常、これら基板は1mm〜5mmの範囲内の肉厚を有して いるため、これら基板に大量のCICまたはCMCなとの素材を適用して基板の 安定を確保する必要がある。この場合、@路基板全体の肉厚が顕著に増加し、信 頼性に悪影響を及ぼし、耐熱管理を困lit、:する。加えて、このような構造 の回路基板は相対的に重量が大きく、航空電子工学への利用上好ましくない。
しかしながら、複数のフォイルをベース素材として使用する場合、1枚の複合回 路基板の全体的な肉厚は約0.1111m〜□0.2mmの範囲にある。フォイ ル内蔵のこの回路基板を熱膨張係数の小さい支持様上面に積層ずれば、回路基板 表面の熱膨張係数は支持板自体の熱膨張係数と実質上聞等どなる。その理由は、 薄いフォイルが基板全体の構造に顕著な影響を及ぼすことがないからである。フ ォイルはガラス繊維で補強されていないので、フォイル自体の弾性係数はガラス 繊維で補強された素材の弾性係数よりもがなり低く、この結果、フォイル自体は 支持板が付与する安定作用から悪影響を受けることはない。
電子回路内部で高周波43号を処理する場合1こは、通電ラインそれぞれが存す るインピーダンス(W波インピーダンス)が重要な役割を演する。反射を避ける ため、50Ωまたはそれ以上の標準インピーダンスを有する通電ラインを使用す る。電波インピーダンスの絶対値は別として、高周波特性維持のため導体全長に わたる安定度かきわめて重要である。フォイルを使用することにより、従来のベ ース素材よりもはるかに大きい許容範囲を誘電率および素材肉厚に付与すること かできる。
本発明は、ブ眠ノド配線回路基板上面に最適かつ最大密度を有する電流路を提供 することを目的とする。さらに、本発明の目的として、コストを増大させること なく、機能上の密度(内蔵される各コンボネンを間の結線の協動および増大した 配線密度)か向にさね、かっ、高度に複合した機能を有する回路基板を製造する 方法を提供する。導体製造のために公知の技術、例えば、公知の湿式ケミカルプ ロセス、および、公知の素材を導入することも可能である。本発明による回路基 板は、公知の回路基板よりはるかに機能上の密度が高められ、しかも、アセンブ ルなどの爾後の工程および使用面において公知のシステムに適合できる。メタル クラッドラミネートを導入した本発明による回路基板は、例えば、複数のロール を介して自動的に製造され、また、支持板を注入するなと生産のための素(A供 給システムをも提供することができる。
前述し、た従来技術の課題は、本発明の請求の範囲に開示された技術を実施する ことにより解決することができる。
本発明は、従来技術による回路接続上の必須条件から機械的強度を機能的に分離 することで、特に、信号処理のため、各回路がチップ自体の電気特性に一層近づ けることができるような回路結線を具体化するものである。この目的を達成する ために、基板の機械的強度を考廖に入れずに、小型化のレイアウトを最適にした 。また、機能的に給電システムを分離し、さらに、別に給電システムを最適化す ることも可能である。一般的集積回路の発展のために開発された技術内容とは異 なり、本発明においては、信号誘導、信号供給、機械的強度を含む個々の機能が 機能的に分離した状態で小型化されるため、本発明では、製造される回路基板の すへての寸法を削減することを目的とし、最終加工段階において、個々の機能を 合成して高密度回路基板を完成する。信号誘導のためのレイアウトを最大限に小 型化するため、本発明では、機械的手段を排除して純然たる化学的処理を導入し ている。分子および原子を利用して、より微小なめっき貫孔群をすべて同時に穿 孔する。この方法の導入により、飛躍的な寸法次元の変更に由来する集積回路お よび回路基板間の・f注目標上の相違も解決することができる。回路基板の肉厚 の顕著な削減と硬直性により、複数のロールを介しての製造が可能である。圧延 工程中の曲げ作用により、半径が変化し肉厚か増大すれば危険な事態になるので 、特定の破壊点に複数の回路基板を配設した帯状物を折り重ねる。このようなプ ロセスバッファとして作用する折畳物を爾後のt)−)L= JJII 、−J に導入丈ることもTiJ能で、例えに1″、基板、安定用部材な2の部分的生産 資材供給」−程に1−1導入できる。
本発明にニーる製造方法1.1.、L、イ”)゛つ)・に関与L5ない機能す・ \℃を分離しなかり、先行す’5111月−ステップ(5おいで、回路基板(− 装着される1枚のメタルクラット″7ミネー用・を回路基板の代わりに製造′・ 〕る。、−のため、各回路基根]−に定着さiる機能的6ユ、てソj・を大幅に 削減することか可能どなり、相当する機能的密度を増大することかできる。本発 明によるメタルクラットラミネートは多数の超微小貫孔を仔rる1(−の極薄フ ォイルからムる。各貫孔は2011rr+までの1a任に縮小てきる。例えは、 ′jブ1100)1の加重技術を提供することかできる。製造された、二のう三 ネートは硬直状態の機械的支持体として信号誘導のみの用途に提供される。一定 のレイアウトに基づき、爾後の製造工程において複数の導体か製造される。給電 用導体はJのラミ不〜=1・上面に搭載さオ]ない。lj\型化の効果は、め、 き貫孔の孔径縮小において特(J頁lに見られる。孔径縮小は、電流路密度と2 次方程式的に関連する。−rンビーダンスに好都合な構造のため、本発明による 回路基板はIGHIより高域の周波数の信号を伝送でさる。
20または25層の回路基′4kに内蔵される回路の複合性ど同様の複合性を達 成するためには、例えば、孔径が2〜・3倍小さい場合でも、3〜4層のみて構 成される回路基板で対応できる。
以下、限定されない一実施例および添付の図面に基づいて、本発明の詳細な説明 する。
図1は、異なる基板製造技術による結線密度を、表面コストと比較し7て示す図 ゛Cある。
図2は、例示12だ一実施例の1枚の回路基板の電流路およびめっきtTLを部 分的に示す拡大詳細図である。
図311、その一方かD I 1.、およびSMI)技法により得られた2種類 の通常夕・l’ 7:)’の【・、イアウド、電流路、および、めっき貫孔を有 する導体の密度と、本発明によるメタルクラソ)・ラミ不−1・から製造された 導体板の電流路、および、めっき貫孔の実施の結果大幅に向」−5した導体密度 とを対比し、た詳細図である。
図4は、電流路、および、準備されたはんだ付は表面の拡大図で1、はんだ付( 夕表面にはブ少ズマによるエッヂジグで穿孔されためっき貫孔群か配設されてい る。
lA5は、本発明の一実施例(:よるメタルク→ツドラミネーl−から形成され た2層のMCMの電流路を示す拡大図である。
1J6a−一部6cは、本発明によるメタルクラッドラミネートの製造における 個々の段階を示し、爾後の製造段階でMCM <例えば図5に示す)どなる。
図7は、本発明の一実施例によるメタルクラッドラミネートから製造された回路 基板の一部を示し、これか機械的支持体に接続される。
図8は、本発明の一実施例によるメタルクラッドラミネートから製造されたアセ ンブル工程完了後のMCMを示す。
図9a〜図9dは、事前調査済のめっき貫孔の配列を示す部分断面図である。
図10は、ベルトシステムに搭載されたフォイル資材にめっき貫孔を穿設する工 程を段階的に示す図式で、次の段階でフォイル資材は1本の連続状基板として巻 き取られて爾後の加工工程に用意される。
図11−図16は、それぞれ4層構造の回路基板製造の異なる工程を示し、複数 の層を有する基板構造の原理を開示するものである。
図17〜図18は、例えば図10に示すベルトシステム上で加工処理を受ける支 持体の実例を示す図式である。
図1は、異なる技法により製造された基板の結線密度を、結果的に現れる表面ま たは区域コストと比較して示す。従来の回路基板製造技術に基づ<MCM製造に よる費用の増大率を、後述する本発明に基づく方法でメタルクラッドラミネート から製造する回路基板の場合と比較対照する。結線密度D(単位表面当たりの結 線数)をランダムに横座標上に描く。この密度りの関数として、表面単位当たり の回路基板1枚の製造に要する概算コストKを、縦座標上に表示する。図1にお いて、左下方に伸びる区域LPはコスト面で最も有利であり、かつ、小密度の一 般的なプリント配線回路基板、または、PVC回路基板における密度りを示す。
一方、右端に示す区域ICは、現在使用されている高密度回路の密度りを示す。
右上方に示される区域MCMは、圧縮率の増大に住い高価になるセラミック多層 または薄いフィルムの多層回路基板MCMを示す。下段に示される区域lは、本 発明によるラミネートがらMCMのために製造された回路基板で、圧縮率の増大 にもがかわらずコストを微増にとどめ得る唯一のものである。本発明の製造方法 に基づいて製造された新規な回路基板は、すでに登録商標rDYco s t  r a t eJとして市販されている。
図1から3Nの情報を得ることができる。第!の情報として、圧縮率の増大に伴 い通常の回路基板の製造コ刈・が上昇するにもかかわらず所望の高密度回路か得 られない。これはLP区域を見れば認識できる。第2の情報として、セラミック 多層または薄いフィルムの多層内に作製されるMCMの自然手堅化には限界があ り、高い製造コストにもかがゎらずICの示す圧縮率に到達できない。これはL P区域を見れば認識できる。第3の情報として、公知のMCM技術の2つの欠点 、すなわち、高い製造コストおよび小型化可能性の限界も、本発明か提供する製 造方法により除去することができる。これは区域lを見れば認識できる。従来の MCM技術による複合回路基板と対照的に、本発明によるメタルクラッドラミネ ートから製造される回路基板は、区域ICに見られる圧縮規模に到達し得る位置 にある。
図2は、40倍に拡大したMCMにおける単層ラインの一実施例を示す。配設さ れた電流路4は75μmの幅を存し、めっき貫孔2は100μmの孔径を存する 。ただし、すずめっき貫孔の孔径は100μmよりも小さい。各はんだ付はバッ ト3は200μmの直径を有する。これは、通常穿設され得る最小孔径と同一の 孔径である。配設されためっき貫孔群2の密度は10000/dm2を凌駕して いる。導体フィルムは25〜50μmの肉厚をイfする。フォイルの素材である メタルクラッドラミネートには、これらのめっき貫孔2のみが配設されている。
加工方法に関しては後述する。めっき貫孔2の孔径をさらに縮小できるか、加工 において技術面の問題点はない。
図3は、本発明が提供するメタルクララ)・ラミネートを使用した回路基板と対 比的に例示した従来技術による回路基板の2つの例を示す。これらは、アセンブ ル加工されていない状態の回路基板の詳細を示すものである。左端にはデュアル インラインまたはDIL製法により製造された回路基板、中央にはSMD製法に より製造された基板、右端には本発明か提供するメタルクラッドラミネートを使 用して製造された回路基板DS(注:DSはrDYco s t r atlの 略称)がそれぞれ示されている。これらの詳細図に示される3種の回路基板は1  lの実物大のスケールで紹介されている。図3は、めっき貫孔の直径を縮小す ることにより構成された回路の圧縮を2次的に助成できることを示す。
DIL製法による回路基板では、円形のメタリックブレーティング配列か導入さ れる。従来の光化学的手段によりプリントされた電流路は、電気的に絶縁された 支持体上面に配設される。めっき貫孔群は回路基板の両側て各電流路を接続させ る。各電流路、および、めっき貫孔の寸法規模は、ミリメートルの範囲にある。
特筆すべきは、これらめっき貫孔それぞれの直径が各電流路の幅よりも因数5に 相当する分だけ大であることである。
SMD製法による回路基板においては、機械的または流電気的に穿孔されためっ き貫孔を使用する。また、従来の光化学的手段によりプリントされた電流路か使 用される。穿孔された円形の微小めっき貫孔群は回路基板の表裏両面を接続し、 かつ、単純な電子フンボ不ント群のアセンブルに使用される。これらの単純な電 子フンポネント群相互の接続、および、機械的定着ははんだ加工表面において実 施される。図3では、はんだ処理表面を省略して信号処理表面のみを図示してい るので、はんだ処理表面は見えない。DTL製法に基づくめっき貫孔と比較した 場合、SMD製法に基づいて穿設されたはんだ処理面、および、はんだパッドを 含めためっき貫孔は、約3の因数値に相当する分だけ小さい。プリントされた電 流路の幅もまた、D I J、のそれよりも狭い。従って、めっき貫孔群の数よ りも電流路の数か多い。電流路、および、めっき貫孔のゴ法は1 / 2 mm の範囲にあり、それぞれか0.3mmおよび0.7mmである。各めっき貫孔の 直径はプリントされた各電流路の幅より約3の因数値に相当する分だけ大きい。
本発明か提供するメタルクラッドラミネ−1・に基づいて製造されたプリント配 線回路基板DSは、実証法のプラズマエツチング技法により穿設されためっき貫 孔群、および、光化学的処理により配設された電流路群を内蔵する。これらの電 流路群はそれぞれが1枚の薄い非金属フォイルにより電気的に絶縁されている。
プリントされた電流路の数がDSにおいて飛躍的に増加していることは特筆すべ きことであり、再度眺めて始めてめっき貫孔の存在を意識するほどである。本発 明の技法によりめっき貫孔の直径が縮小されt:結果、回路基板のレイアウトが 圧縮される。プラズマエツチング処理により穿設された各めっき貫孔の直径は、 100μm以下であるか、さらに、これを20μmまで縮小できる。各電流路の 幅は振幅と同一位数にある。本発明か提供するメタルクラッドラミネートの詳細 な製造方法を図6a〜6gに関連して後述する。前記D I LまたはSMD技 法に基づくめっき貫孔と比較して、プラズマエツチング技法により回路基板DS に穿設した各めっき貫孔の直径は、因数値30または10に相当する分だけ小さ い。前記DILまたはSMD技法による場合とは異なり、電流路の幅と比較して 、回路基板DSの各めっき貫孔の直径は因数値IOに相当する分大きくならず、 この場合の因数値は例えば3または2または1 (同一サイズ)である。めっき 貫孔直径の縮小は回路基板の単位表面ごとに、より多くのめっき貫孔、および、 電流路を配設できることを意味し、圧縮が実施さ才]、最も好ましい効果が得ら れる。また、電流路のために追加的スペースも付与する。
高度に複合化した各種フンボネントそれぞれが有する多数の出入カラインの制御 、接続、信号供給のため、電流路にさらにスペースを付与することが切実に要求 されている。これは、また1本発明の第2の所望効果である。DILおよびSM D技法と比較し7て、回路基板トSがめつき貫孔の数よりも多数の電流路を具備 していることを図3は示しているので、所望効果の所以が明確である。追加的に スペースを付与することにより、各回路基板を完全に異なる構造にすることか可 能となる。電流路を多層の回路基(反の個々の平面に移設す゛ることか可能にな れば、第3の所望効果が得られる。すなわち、回路基板に存在する平面の数を例 えば25から大幅に3または4に削減することができる。詳細は図6と関連して 後述する。
図4は、各回路基板表面に準備されたはんだ付は用の表面の一実施例を示し、各 はんだ(儂す表面にはプラズマエツチングを介して所定のめつき貫孔か穿設され ている。図4に示す回路基板はアセンブルされる前のもので、35倍に拡大され ている。真円状に穿設された貫孔6がプラズマエツチングにより生じため−〕き 貫孔である。本実施例では、例えば、結線または端末接続のために貫孔6が準備 された矩形状のはんだ付は表面3に穿設される。図示さイ]ている貫孔6の円形 間[1は必須ではなく、他の一定の形状、または、一定でない形状でありでも良 い。複数の電流路4により各貫孔6か相互に連通される。各電流路4は電気的( ご絶縁された支持体5の表面上にプリントされ、相互に電気的に絶縁されている 。また、図4は、機械的ドリルまたは湿式化学的方法により流電気的に配設され た貫孔より少なくとも振幅の位数分だけプラズマエツチングにより穿設された貫 孔が小さいことを示す。また、100μmよりも小さい微小貫孔群を必要に応じ て直接回路基板に形成できることを明白に示す。本実施例において、プラズマエ ツチングを介して穿設された貫孔は準備されたはんだ付は表面に比べて約30倍 はど小さい。このように、大きなはんだ付は表面16’ に対応する大きなはん だ付はパッドを使用する巨視的なはんだ付は工程に使用される。
図5は、本発明によるメタルクラッドラミネートを使用する回路基板製造のため 、さらに発展させたザブ100μm単位の加工技術の実施例を示す。ここでは、 約2倍の拡大倍率で詳細を示す。詳細図において、ラミネート2層を精密に重ね 合わせることにより、高密度の圧縮配線パターンが得られ、ラミネート層の増設 により複雑化する。図5は、本発明による回路基板の暦数を少なくすることによ り、資材の節約のみならず加工工程をも即著に削減したことを示す。多数の積層 を使用して複数の回路基板を製造する必要に迫られた場合に、本発明が意義深い ものになる。
図6a−図6eは、本発明によるメタルクラッドラミネートの製造過程において 実施される6a〜6eの各工程を詳細な段階的図式で示す。エツチング処理には 、公知の湿式化学的方法またはプラズマエツチング加工方法を導入する。この両 各を組み合わせてもよい。エツチング処理実施中には、エツチング加工対象に入 らない区域を〕41−1/シストコーティングにより保護することが必要である 。
図68は、例えば銅を使用した第1の層7および第2の層9、および、例えば、 ポリイミドまたはエポキシ樹脂製の中間非金属層により構成される2金属層の導 体フォイルの断面を示゛?。この3@フイルムの肉厚は典型的には50− +  201層mの範囲にあるが、これ川下であってもよい。めつき貫孔群を有ずく) 多層回路基板の製造において、この3扁フイルノ、が本発明に基づくメタルクラ ッドラミネートのスタート資材になる。この3層フィルムは硬直性のものであ1 .でもよく、または、可撓性のものであってもよい。
図6bは、フすトレジスト10および+1により被覆された211’fの金!j r4層7および9を示す。2オトレ、ジストコ・−ティング工程前に導体フィル ムをケミカルエツチングまたはジェット式洗浄で清浄する。市販のドライタイプ または液状のフォトレジストを使用してもよい。フオトレジスl−10は金属層 7を被覆し、一方、フォトレジスト11は金属N9を被覆する。
図6cにおいて、公知の光化学的手段を用いてめっき貫孔群を穿設する。この場 合、フォトマスク通りにフォトレジスト層lOおよび11が露出し、開口部12 .12゛、15.15°が定置される。これらの開口部12.12’ 、+5. 15′ はフォトレジストに被覆された導体フォイルの外面から金属層7および 9に至る範囲に穿設されてめっき貫孔となる。この開「1部1.2−45° を 内設された2Iriをフ第1・レノスト層lO° および11′ と呼ぶ。この 開口部12〜+5’ の直径は100μm以下である。
図6dにおいて、前記金属層7および9は湿式化学的手段により、前記開口部1 2〜15°の近辺でエツチング処理され、穿孔される。この工・〉・チング処理 により、lTi前記フォト7ノストに被覆された導体フォイルのり1面から前記 非金属層8に至る別の開口部13、+3’ 、+6.16゛ か穿設される。こ の開口部13〜+6’ もめつき貫孔となる。このエツチング処理後に誘電体か 露出される。
図6eにおいて、前記フォトレジスト層10’ および11゛ が湿式化学的剥 離処理により除去される。この工程の進行中に、前記中間非金属層8が前記、開 口部13〜16′ の近辺でプラズマエツチング処理により除去される。このプ ラズマエツチング処理で穿孔された非金属層は図面符号8°で示される。この加 工段階でさらに微小貫孔14.14゛ か穿設され、この貫孔14、+4’ を 介して21!!導体フ(イルの金属@7および9か内部分接続する。この貫孔1 4、+4’ の直径はそれぞれ1008m以下であるが、2071mまてさらに 縮小可能である。図6eに示す2rHフォイル回路基板は前記金属層7.9、中 間非金@N8゛ および微小貫孔群14.14゛ を具備することにより、めっ き貫孔群を穿設した多層回路基板作製のために提供される各メタルクラソドラミ ネ−1・の一実施例を構成する。前記金属rH7,9間のインターフェース結線 としてこの微小貫孔14.14′ はまだ導電結線を形成しないし、かつ、完全 な回路設計、すなわち、各電流路がこの時点では未設定であるため、図に示す基 板は未だラミネートの状態にある。この微小貫孔14.14゛ は光電ドリル手 段て穿設されるインターフェース結線であり、レイアウト内で採用される場合も 採用されない場合もある。ユニバー・サルグリッドの場合、ラミネートを中間的 に存在させることもてきるが、一定のレイアラ[・においては、ラミネートはさ らに加工処理されて一体化される。この一体化工程を図6f〜6gに示す。
図6fにおいて、前記貫孔14、+4’ の両内面およびラミネートの金属層7 .9の両外面に対し貫孔金属化処理が行われる。すなわち、これは、金属層7. 9をめっき手段により補強する工程であり、この結果、被補強金属層7′および 9′か完成する。従って、前記貫孔14.14′ がめっきされ、補強された金 属層7′および9°の間において貫孔14.14° 自体か導電用結線を形成す る。これにより、この貫孔14.14°かインターフェース結線17および17 ′ になる。この状態では、加工中の半製品は未だラミネーI・のままであるか 、レイアウトの製造に即応てきる態様にある。
図6gは、前記金属層7°および9′の光化学的手段による構成(レイアウト) に引き続いて、図6eまたは図6fに示す工程で加工されてラミネートが完成し 、所定のプリント配線回路基板を形成する態様を示す。回路設計に従い、各電流 路か配線パターンとしてエツチングされ、その結果、2層形成のフォイルで構成 される1枚の回路基板19が完成する。各導体間の金属層が、中間に介装される 極薄の非金属1118’の表裏両面8.1°、8.2′までエツチングされる。
この結果、前記各電流路18はこの非金属層8゛に支持され、各電流路18は前 記各インターフェース結線17および17゛ の開口部に達する区間において相 互に絶縁する。
本発明によるメタルクラッドラミネートの製造方法において実施される加ニステ ップ6a〜6eまたは6f、および、6fと6gを介して形成される導体フォイ ル19は、回路基板製造業者により実証されたリスクフリーの製造技術をも利用 できるものである。この製造技術は本発明を理解し標準設備を有する当業者が実 施し得るものである。本発明は、図6a〜6dに示す加工工程により形成される 導体フォイル、および、図6e〜6gの工程により形成されるメタルクラッドラ ミネートの全表面において、同時に全ての穿孔処理を実施する存利なメタルクラ ットラミネートの製造方法を提供する。従って、メタルラミネートの表裏両面に おいてプラズマエツチング媒体に露出する全ての区域において、同時にエツチン グ加工が実施される。例えば、極端に希薄なフォトラッカーを使用する場合、前 記貫孔14.14°をプラズマエツチングにより穿設すると同時に、塗布された ラッカーか除去される。より正確には、プラズマエツチングの実施により、10 000個の貫孔を同時に穿設することも可能である。メタルクラットラミネート 両面を同時にエツチング処理することにより、所要時間を半減できる。また、ラ ミネート両面の異なる構造をもプラズマを利用して同時にエツチング処理できる 。前記レイアウl−機能として、例えば、−面をインターフェース結線用として エツチングし、他の面をブラインド孔として設計する場合には、1回の加工工程 でこれを同時に実現できる。このような独特のフォイルエツチング技術の導入に より、製造コストを相当低減できる。本発明に基づく回路基板の製造方法は、機 械的手段またはレーザー照射による貫孔、または、ブラインド孔の穿設において 、相当の時間を消費する現行技術を必然的に凌駕するものである。従来技術に基 づくエツチング処理は特徴的に多くの加ニステップを含み、生産効率が比較的低 く、かつ、コストが高い。
本発明が提供するメタルクラッドラミネートは低コストの単純素材を使用する。
金属で薄く被覆された、例えば、極#(3μm〜70μm)の銅フオイルで被覆 された極薄(12μm−100μm)の未硬化ポリイミド樹脂またはエポキシ樹 脂を使用する。図6aに示す3層形成フォイルのスタート素材を形成するため、 例えば、加圧および加熱作用に基づく単純工程により機械的に接続される。中間 には、1層の非金属層が介装され、両側の金属層を電気的に絶縁する。この種の フォイル製造のための他の技法は公知であり、かつ、広〈実施されている。肉厚 が100μmまでの素材から製造される金属フォイルまたは非金属フォイルは市 販されている。図6aに示す3層形成のフォイル製造のため、極薄の金属または 非金属フォイルは加圧/加熱作用により機械的に1枚の極薄鋼フォイルに接合さ れ、中間には両側金属層を電気的に絶縁する1枚の非金属層が介装される。
例えば、I GHz以上の高域周波数を使用する場合、高域周波数信号の減衰、 反射、または、クロストークなとの不良現象の発生を防止するためには、信号伝 送用層、および、接地用層間の間隔のみならず、これらの層の幅を狭い範囲で相 関的に設定することか必要である。誘電層の均一な肉厚、使用フAイルの低い減 衰値、および、誘電率、さらに、X、Y方向において使用するフォイルの狭い誘 電率許容範囲なとの設定により、高域周波数に対応する必須条件を満たすことか できる。従って、本発明は、それぞれ12μm−150μmの極薄肉厚を有する 金属層と非金属層、および、直径力月OOμm以下の極小インターフェース結線 を有し、かつ、高周波帯域での使用に好適なプリント配線回路基板を提供する。
これは、下記の理由により技術面で大きな意義を持つ。例えば、パーソナルコン ピュータは数百MHzのクロック周波数を使用するが、このクロック周波数は中 央制純コンビコータのみならず、回路基板のバスシステムにおいてもめられてい るからである。積層肉厚および導体幅のマクロ的寸法、および、ガラス繊維で形 成される誘電体の構造、および、肉厚の変更、および、エポキシ樹脂、ポリイミ ド樹脂のマトリクス幅の変化などの要因が存在するため、従来技術によるプリン ト配線回路基板においては、数百MHzのクロック周波数を作動させるのは至難 である。
図7は、本発明による製造方法に従い作製したメタルクラッドラミネートを基本 にして製造した回路基板の一部を示し、この回路基板は機械的支持体に接続され ている。本発明による回路基板の特徴の1つは、回路基板自体か極薄てあり、可 撓性または硬質である。機械的強度を要求される場合、この回路機能は周到に分 離されているため、強度的機能を導入する必要かある。この場合、回路基板をケ ーシングに内装するため、または、回路基板に配設された各コンポネント素子か ら生ずる熱を除去するため、前記機械的支持体上面に積層または接着する方法で 、1枚の導体フォイルを回路基板に定着する。本発明によるメタルクラッドラミ ネートを基本にして作製したこの回路基板19を前記機械的支持体に接続する前 、または、接続後に、所要のコンポネント素子かこの回路基板に定着される。図 7に示す回路基板19は、機械的支持体に接続された後にはもはや接触できない 区域に定着される。この極薄の回路基板19の一面を前記機械的支持体に接続す る場合には、図7に示すように隠蔽される面を先に装着する。
図7に示す機械的支持体20は、金属、プラスチック、セラミック、紙、ボール 紙なとの素材て構成する。この支持体20の表面には、例えば、給電層22を配 設する。この給電層22には電気的に相互に絶縁する導体が配設され、これによ り直流電圧の伝送か可能になる。極薄の完成された回路基板または極薄のラミネ ートフォイル19の一方の面を加圧または加熱手段により、アクリル樹脂系、エ ポキシ樹脂系、または、ポリイミド樹脂系の接着性フィルムを介して前記機械的 支持体20に接着させることにより、この給に層22が配設される。前記ラミネ ートフォイル19との境界面において、前記支持体20は電気的に機能する導体 平面を有する。従来の回路基板加工技術を利用して、この導体表面を前記支持体 20の上面に配設する。この支持体20は、例えば、給電用導体なとのラフな導 体のみを担持する。極薄の前記回路基板19および給電層22よりも厚みかあっ て安定している支持体20は、必要に応じてプラスチックフィルム21を介して 電気的に給電層22から絶縁される。
図7に示す回路基板19に給電する前記給電層22を機能させるためには、この 給電層22と回路基板19どの間に、複数の電気結線を配設する必要がある。こ のため、めっき貫孔または微小貫孔17(図6a−図6g参照)を穿設する方法 を利用して、口径のより大きい(200μm〜400μm)貫孔8.21を中間 非金属層8′に穿設する。前記支持体20に前記ラミネートフォイル19を接着 するために、この貫孔8.21の位置においてアクリル系またはエポキシ系の接 着性フィルムを使用する場合には、この貫孔8.21に予備ドリル位置を設定し 、前記給電層に達するまで穿孔する。例えば、すずはんだ付けによるか、または 、各貫孔内に金属をめっきすることにより、この回路基119は給電用インター フェース結線24を介して前記給電層22と導通ずる。通常限定された数だけの 給電用インターフェース結線が必要上定着されているので、この給電用インター フェース24の直径を最小限界まで縮小する必要はない。
本発明の製造技術を実施することにより、前記回路基板19の導体平面および前 記給tlii 22を介して電流および低直流電圧を伝送する給電リード線との 間に、極小インターフェース結線を有する極薄2層の回路基板の高周波信号を伝 送する微小な給電路を、前記機械的支持体から分離することが可能である。図7 に示すように、本実施例において製造される個々の回路基板は3種の構成要素、 すなわち、信号伝送用平面を有する高密度回路基板19、低圧縮度の給電層22 、および、強度維持用および/または放熱用平面として機能する機械的支持体2 0で構成される。
図6aに示す本発明の3層フォイル、および、図6eに示すメタルクラッドラミ ネートから形成される2層フォイル回路基板をアセンブルした後、金属、非金属 層の複数の層をさらに一体化して各回路基板が完成する。図7の示す実施例では 、3層になっていて機械的支持体20が外側に位置している回路基板が提供され る。この製造工程においても、公的に実証法の回路基板製造技術が適用される。
この技術は、本発明を理解することができ標準設備を存する当業者により実施可 能である。
図8は、高度に集積されたMCMの回路基板を示す。これは、本発明の提供する メタルクラッドラミネートを基礎にして製造されたものである。また、図8では 、MCMを1.5倍に拡大して図示している。図8においで、極薄の可撓性また は硬直性の、例えば、図6に示す2層形成の回路基板と同様の回路基板19は、 数個のコンポネント素子26を具備している。これらのコンポネント素子は可変 的な複合性を有し、給電のために一層多くの、または、少ない数の電気的結線を 配設することができる。例えば、図6gに示される電流路18を介して可変数の 接点を有する電流路を配設てきる。これらの電流路はこの回路基板19の両平面 に好都合に配設され、前記コンポネント素子26を相互に接続させる。例えば、 図6eに示す結線I7.17゛ などのインターフェース結線を介して両面上の 電流路が電気的に相互に接続される。これらコンポネント素子26に対する給電 のため、各結線は例えば図7に示す給電用インターフェース結線を介して、例え ば、図7に示す給電層22の導体との電気的接点を有する。図8においては、こ の給電層22を省略しであるが、実際にはこの回路基板19の底部に隠れて配設 されている。この回路基板19は接点25°、25′を存し、他の導体またはコ ンポネント素子ど電気的に導電する。この回路基板19および給電1i!22は 、例えば、図7に示す外側に配設される機械的支持体20上面に配設される。回 路基板19、給電層22、および、機械的支持体20で構成される単体ユニット を他の機器に表装すること力呵能である。
図9a〜9dは、ラミネートとしての一般的基板の製造方法をa −dの各ステ ージ類に示すものである。図9aにおいて、銅N7.9を用いて図示フォイル8 の両面を被覆している。この基板は銅層7.9に達するまで両面をエツチングさ れたレジスト層10.11において、複数のブラインド孔12が一定のパターン に基づき穿設される。このように、一般的な孔またはレイアウトに正確に合致し た孔はエツチングレジスト層に露出し、現像され、そして、エツチングされる。
図9bに示すように、銅層7.9に対するエツチング処理に引き続き凹部または 窓部13.16か形成される。同時に、複数のブラインド孔も穿設され、プラス チックフィルム8か露出する。次に、図90に示すように、エツチングされた銅 層1o、11が除去され、プラスチックフィルム8か銅層7.9に露出する点に おいて、図6a〜図6eを参照して説明したように、例えば、プラズマエツチン グを介してこのフィルム8をエツチングして通路または貫孔を形成する。
次に、図9dに示すように、プラズマエツチング技法により各貫孔は銅でめっき され、または、他の方法により電気的に導通する。図面符号17は、インターフ ェース結線を示す。口径は小さいが、各貫孔は放熱目的、または、単純なめっき 処理目的に使用される。例えば、スクリーンプリント技法を介して導電ペースト か貫孔内に導入され、引き続いてコピー的加工処理により導電ペーストが硬化し 、同時に導電トナーも孔内に導入され、加熱により融着・硬化する。例えば、貫 孔配設箇所において、はんだ付けされたすずの上面に蒸着させることにより、イ ンターフェース結線を形成することも可能である。はんだ付けされたすずにより 、孔内の銅層も被覆てきる。
以上の技法により、図9dに示すように、めつき貫孔群を有する両面が金属で被 覆された2次元的導体フォイルか形成され、この導体フォイルははんだ付はバッ トを介して導体を内蔵する所望の導体ユニッl−内て導通ずる。これらの導体は 、2回目の露出およびエツチング工程において形成される。次に、半完成品とし てのユニバーサル基板をリールまたはロールから取り出し、これを使用して回路 基板を製造する。
図10は、めっき加工により導通状態にある半完成基板、二二ノ1−サル回路基 板などがヘルトシステムを介して連続的に加工される工程を示す。連続加工の利 点は、各フォイルか複数のロールを介して加工されることにある。図6a〜図6 g、および、図9a〜図9dを参照して、説明したように、図10に示すベルト システムを介して両面を金属被覆処理されたプラスチックフォイル内の各貫孔が エツチングされる。前述した導体の形状は連続加工工程においても応用される。
−面のみ金属被覆されたフォイルを有する完成状態の回路基板はロールから引き 出された接着フィルムによりラミネートされる。これにより、多層基板がロール から引き出された後に形成される。半完成基板製造のための先行工程、および、 最終的回路基板の作製のための本工程においても、ベルトシステムを使用するこ とかできる。これにより、生産システムを一層効果的に稼動できる。
図10において、両面に金属層を被覆したプラスチックフィルム7oは、個々の 加工ステージおよびコンベヤロールを介して供給ロール70.1から最終的に完 成した回路基板を巻き取るテークアツプロール70.2に供給される。完成品は 貫孔されたフォイルまたはフォイルを指す。巻き取り、スプレー処理、ディップ コーティング、または、電気泳動式分離などの通常工程73を実施する第1加工 ステージにおいて、ロール70.1から引き出されたプラスチックフィルム7o はその両面にフォトレジストのコーティング処理を受ける。その後、このフィル ム7oは連続式加熱炉内で乾燥される。引き続き、このフィルム7oは紫外線照 射装置75内で必要な貫孔形成処理を受け、次に、現像装置76内で現像される 。次に、メタルエツチング、フォトラッカー剥離装置77において、金属層は穿 孔予定の凹部においてエツチング処理を介して除去され、次に、残留フ1)レジ ストが除去される。次に、プラズマ反応器78内でエツチング処理か実施され、 貫孔および/またはブラインド孔か穿設される。
通常のバンドガルバニック(Band(Halvanik)装置を使用する方法 、または、導電物質を貫孔内に注入する方法により、または、金属層の上面で蒸 着またはスパッタ処理を実施することにより、内部のインターフェース結線を形 成する。
プラスチックフィルム内では、多様な通路が形成され、かっ、導通される。次に 、図11〜図16において、4層フィルムにより形成される回路基板の製造方法 を段階的に示す。
図6a〜図6gに従う加工工程を介して製造されるフィルム回路基板19の両面 には、それぞれ−面が金属で被覆されたフォイル81.82が配設される。例え ば、接着フィルム83を介してフォイル81.82かこの回路基板j9に接着さ れる。図11は、ラミネート加工工程以前に実施されるアセンブル状態を示す。
すなわち、いずれの場合においても、上下いずれかの側においても、各層(イル 81は金属11i82と接着性フィルム83との間に介装される。ラミネート加 工後に、約3倍大の肉厚を有するフォイルが回路基板上に形成される。この回路 基板はその両面に金属層82を存し、中心には図6に示される密封状のフォイル 19が介装される(図12参照)。これにより、図6aに示される開始点におい て、一定の導体パターンが与ス、られる中間半製品が形成され、この中間半製品 に対し穿孔のためのエツチング処理が実施される。図13において、初期の生産 段階と同様に、金属か被覆された両面に、インターフェース結線のために必要な パターンが写真撮影により形成される。引き続いて、図6a〜6eを参照して説 明した穿孔エツチング技法と同一の技法を用いてブラインド孔を穿設する。プラ ズマエツチングを実施することにより、シラインド孔のパターンが形成され、こ のパターンはア廿ンブル内の極薄回路基板19の導体層に連接される。次に、図 118末結線用の貫孔84を示し、一方、図I5は金属層で被覆された後の結線 用貫孔84を示す。図15の実施例において、回路基板I9の土面には、2箇所 のブラインド孔、1而には3箇所のブラインド孔かそれぞれ回路基板の中間平面 に達するまで穿設される。さらに、もう1回写真操影を行って、導体パターンを 形成し、図16に示す4層フィルムの多層積層体を完成する。図11〜図16に 示す各加工ステージを繰り返すことにより、例えば、5N、6M、または、それ 以上の積層を一面または両面に有する回路基板を形成することも可能である。多 層の回路基板内の所定数の層が完成するまで、これらの一連の加工工程を続行で きる。各回路基板の複数の表面を同時にエツチング処理することか可能なため、 図6a〜図6gを参照して説明した利点が得られる。
図11〜図16に示す加工技術は、重要な利点を明確化するものである。本発明 による回路基板の構造において、距離の長い通路、または、めっき貫孔(J全く 存在せず、各通路は単層に相当する深さを存するのみであるから、最高の精度を もって各通路を形成することができる。層全体にわたり精度を維持することが要 求される。従来技術に基づいて多層に形成した場合、許容範囲のエラーが連鎖状 1ご発生し、がちで、相当の損失を招くが、本発明による加コー技術を実施(− でも、このエラーは一切発生しない。本発明によるラミネートには、長いめっき 貫孔を配設しないので、耐熱特性か向上する。また、本発明による多層成型体は 、温度変化に対しても安定している。
多様な加工段階を経て多層とした結果、回路基板の肉厚が増大するような場合に は、多層の形成途中において各層を個別化した後、ピース製品として加工するこ とも可能である。これは、多層の場合、過度の剛性が存在するために、ロー・ル の円周面に追従できず、また、ロールの円周面上に巻き取ることか不riJ能に なるから”Cある。このことは、状況次第によって、製造工程の一部を半連続状 の資材加工のために充当することも必要であり、同一ステージにおいて製造工程 の他の一部をピース製品の加工に充当することが必要であることを意味する。ま た、このことは、複数のロールを経る加工方式または、単体ピース製品加工方式 が製品次第で決定され、加工ステージにJ:り決定されるものではなく、従って 、状況次第で複数ロールを経る加工方式に適合する〜・部の加工ステージを単体 ピース製品加工のために充当しなければならないことを意味する。その理由は、 過度の剛性を自する多層製品は、臨界曲げ半径のためロール表面上に巻き取るこ とができないからである。
この不利な加工性を解消するため、複数のロールを経る加工方式を助成する別の 手段をさらに適用する1、見かできる。スタート素材および/または中間製品は 少なくとも加ニスデージの一部において、接合式ベルトまたは折畳ウオームを介 しで半連続状に加工される態様で整合され、がっ、中間製品および/または最終 製品を連続状の紙製品の様に折畳物として積み重ねることができる。
ロール表面上に巻き取る工程と比較した場合の折畳物の利点は、特に、折畳中の 製品には張力か存在ぜず、しかも、曲がりがないことである。この折畳物を加工 する方法は、ある程度緻密に折り曲げられた状態のまま製品カ月加工工程を通過 することを例外どして、ロールから繰り出して続くロールに巻き取って行く加工 方式と効果の面でわずかに異なるのみ′Cある。
前記の積層物は半連続状フィルム素材から形成される。このフィルム素材は、1 枚のプラスチックフィルム、または、積み重ねられたおよび/または中間金属層 あるいは導体層を有する数枚の積層プラスチックフィルムからなり、あらかじめ 定められた張出点もしくはキンク点が、それぞれ好都合に等距離線に沿っC対し t;する弱化点を介して半連続状に延伸する線を横断して形成される。単品ピー ス製品に内蔵されるフィルム素材により形成される各折畳物は、張出結線(あら かじめ定めCりれた破壊点を有する可撓性結線)と内部接続する個々のピースて 形成され、これらか半連続状ンリーズを形成する。このピース製品形状のフィル ム素材は、他の方法て作aされるベース素Nまたは中間物で構成さオ]てもよい 。
機能的に関連する開口部、例えば、めっき貫孔またはブラインド孔の穿設、もし くは、肉厚削減などの金属自体を弱める工程において、半連続状素材の一定のキ ンク点が設定される。同一のt!造工程においてキング点を設定する。例えば、 プラズマエツチング工程中に、キンク点を設定する。同一エラず一ング工程にお いてスプロケットホイルシステムを介し、素材の長さ方向に沿って伝送用の孔列 を形成することができる。これは、一定のキンク点および伝送用の孔列を設定す るためには、他の追加的加工工程を必要としないことを意味する。これにより、 一定のキング点または伝送用の孔列と機能的に関連した開口部との間の許容範囲 を絶対的最小値に設定できる追加的な利点が得られる。これにより、一定のキン ク点および、/または伝送用の孔列を爾後の加工段階の矯正補助手段として利用 できる。
単品ピース状フィルム素材に接続する可撓性結線は、例えば、接着性フィルムを 用いて別の加ニスデージにおいて形成される。可撓性結線を形成した後において 、前述の方法により機能的に関連する開口部とともに伝送用孔列をエツチングす ることも可能であり、これらを矯正補助手段として利用できる。
図17は、すてに1つの折畳物どして形成された製品をさらに加工するモードを 示す。2層の導体を有する回路基板(折畳物90)に対して、例えば、加工工程 Eを実施中に一面のみか金属被覆されたフォイルの2面に対するラミ老−ト加工 が実施される。−面のみが金属被覆された複数のフォイルがロール91.1およ びロール91.2から供給される。各フォイルを接続するために、ロール92. 1および92.2から接着性層か供給される。図11〜図16を参照して説明し たのと同一の加工ステージA、B、および、Hが実施され、ラミネートされたフ ォイル層が加工される。加工ステージAおよびBにおいて、例えば、外部導体層 と内部導体層との接続のための複数のブラインド孔など機能的に関連する開口部 のみならず、前記した一定のキング点(これら開口部の位置は製品90内部に設 定された一定のキング点によりあらかじめ定められている)において、資材を弱 めるため、または、部分的に除去するために、使用される開口部もプラスチック フィルム内でエツチングされる。
これにより、一定のキング点を介して連接される4層の導体を存する半連続状の フィルム回路基板が、折畳物93として積み重ねられる。例えば、折畳物93は 直接に自動アセンブル装置に供給され、この装置内で各回路基板は個々に分離さ れ、伝送用孔列を有する区域も分離される。しかしながら、分離された個々の回 路基板はこの時点で未だ1つのラミネートであり、その外部導体層を個別化する 必要があり、または、さらに別のフォイル層を用いて411i以上の導体層を有 する回路基板をフォイルで被覆するための加工を実施する必要がある。
図17に示す加工技術に基づきロール91.1および91.2からそれぞれ供給 されるフォイルが本来よりも低い剛性を有する変形実施例によれば、あらかじめ キング点または張出点を設定するための開口部、または、素材の除去のための開 口部は設けられていない。すなわち、前記折畳物90に設定された各点は、3層 フォイルによる回路基板を折り重ねて積み重ねるためには充分なものである。
図18は前述した加工技術のさらに別の変形実施例を示す。ピース状のフォイル 資材94、例えば、未加工フォイル、または、1層またはそれ以上のフォイル層 を有する中間製品は加工ステージGを実施中に供給される。このフォイル資料9 4は、例えば、ロール92.1および92.2から供給される接着性層の作用に より、ロール91.1および91.2から供給されるさらに別のフォイル層の上 下いずれかの一面にラミネートされる。前記ピース状の中間製品と前記半連続状 のフィルム回路基板をラミネートさせることにより、ロール91.1および91 .2から供給される可撓性フォイルによる折畳物が得られる。記述した技法に基 づき、この折畳物は引き続き実施される加工工程A、B、C,Hにより仕上加工 される。前記ロール91.1および91.2から供給されたフォイル資材の幅が 前記ピース状フォイル資材94よりもわずかに広く、また、このフォイル資材に 伝送用の孔列が配設されている場合には、複数のスプロケットホイルを介して折 畳物を移送することができる。加工ステージA、B実施中に、対応する伝送用の 孔列を配設することも可能である。
FI3.4 F旧 5 づ −OLJ ”口 OS OS O’ い g−テ1゛トづ叩1テr1 FIG、12 8’2 F10.1t+ FIG、15 FIG、16

Claims (24)

    【特許請求の範囲】
  1. 1.超高密度配線を有し、下記製造工程に基づく多層プリント配線回路基板の製 造方法であって、少なくとも1層の電流誘導層および500μm以下の肉厚を有 する1つの電流絶縁コイルを有するメタルクラッドラミネートを製造する工程を 実施し、この工程において光化学的手段を用いて前記電流誘導層内に高密度配線 パターンおよび複数の関連めっき貫孔を配設し、引き続き、このめっき貫孔をエ ッチング処理し、引き続いてエッチング技法により金属層の複数の開口部を介し てフォイルを他の電流誘導層に接続するため、複数のめっき貫孔を同時に穿設し 、次工程において、高密度配線パターンを具備する金属ラミネートを、サービス 平面として機能する通常密度の給電平面に接続し、最終工程において完成した各 回路基板を1つの機械的支持体と一体的に結合することを特徴とする多層プリン ト配線回路基板の製造方法。
  2. 2.1層の電流誘導層および500μm以下の肉厚を有する複数の電流絶縁フォ イル内で前記メタルクラッドラミネートを製造するため、配線パターンおよび複 数のめっき貫孔が前記電流誘導層内に配設され、引き続き、エッチング技法によ り前記金属層の複数の開口部を介して前記フォイルをエッチング加工してフォイ ルを他の電流誘導層に接続するため複数のめっき貫孔が同時に穿設され、次工程 において、複数のフォイルがサービス平面を形成する給電平面に接続されるよう に1つの多層ラミネートに接続され、最終工程において完成した多層回路基板を 1つの機械的支持体と一体的に結合することを特徴とする請求項1記載の多層プ リント配線回路基板の製造方法。
  3. 3.巻き取り方式または積み重ね方式で集積された複数の導体フォイルから少な くとも1枚の導体フォイルが取り出され、これが複数のフォイル層と一体的に集 積され、一定の備蓄量をロール巻き上げ方式または折り畳み方式により形成する ことを特徴とする請求項2記載の多層プリント配線回路基板の製造方法。
  4. 4.前記各導体フォイルは、個々のフォイル群とともに一定の備蓄量から取り出 されて1つの多層回路基板に形成され、かっ、完成後の多層回路基板は備蓄分と 一体的に集積されることを特徴とする請求項3記載の多層プリント配線回路基板 の製造方法。
  5. 5.前記各導体フォイルは、ロールに巻かれた一定の備蓄分から取り出され、各 回路基板が各フォイルに巻き取られることを特徴とする請求項3または4記載の 多層プリント配線回路基板の製造方法。
  6. 6.前記回路基板のための備蓄量は、折り畳んだ形に積み重ねられたものである ことを特徴とする請求項5記載の多層プリント配線回路基板の製造方法。
  7. 7.少なくとも1枚の極薄層が抗エッチング素材またはプラスチックフィルムよ り強力な抗エッチング特性を有する素材からなり、少なくともこの極薄層は別途 の加工段階において所定の凹部またはレイアウトに関連する凹部形成のためにエ ッチングされ、この凹部は穿孔のために一定の間隔および点ごとに配設され、貫 孔は次の加工段階でエッチング技法により穿設され、次の加工段階で貫孔が金属 でめっきされることを特徴とする請求項1から6のいずれかに記載の2面電流誘 導層形成によるプラスチックフィルムから一般的回路基板を製造する方法。
  8. 8.少なくとも前記1層の極薄層が前記2面電流誘導層を有するプラスチックフ ィルムに対応する点において、ほとんど同一形状の複数の凹部を有し、エッチン グ技法により穿孔されることを特徴とする請求項7記載の製造方法。
  9. 9.前記内部導通のための貫孔が、スクリーンプリント技法により導電性素材で 充填され、この導電性素材が実質上硬化していることを特徴とする請求項1から 8のいずれかに記載の製造方法。
  10. 10.前記内部導通のための貫孔が、コピー印刷技法により導電性素材で充填さ れていることを特徴とする請求項1から8のいずれかに記載の製造方法。
  11. 11.前記金属被覆フォイルは、連続供給方式により製造工程に導入され、爾後 連続供給可能資材として備蓄されることを特徴とする請求項2から10のいずれ かに記載の製造方法。
  12. 12.連続供給されるプリント配線回路基板が反復され、かつ、一定の複数のめ っき貫孔配列を有することを特徴とする請求項7記載の製造方法。
  13. 13.回路基板製造工程において導体がエッチング加工された凝集金属層内にお いて反復され、かつ、一定の複数のめっき貫孔配列を有することを特徴とする請 求項12記載の製造方法。
  14. 14.前記層は、前記プラスチックフィルム1と異なる素材からなる少なくとも 1枚の極薄フィルム2、2′、3、3′、好ましくは、1枚の導電性フィルムで あり、多層に形成するために複数の回路基板を使用し、前記の少なくとも1枚の 極薄状フィルム2、2′、3、3′が、抗エッチング素材または前記プラスチッ クフィルム1よりも強力な抗エッチング特性を有する素材により形成され、前記 1枚の極薄状フィルム2、2′、3、3′、および、別工程で形成される凹部4 、4′が穿孔用の複数の点においてエッチング処理され、これらの複数の貫孔は 次工程においてエッチング技法により穿設され、次工程において所望の数の貫孔 がめっき加工され、次工程において、導体パターンが形成され、これにより、前 記フィルム肉厚に相当する1枚の回路基板Aが爾後の加工段階において前記導電 フィルムと一体回路され、複数の多層回路基板Bを形成することを特徴とする請 求項1または2記載の2面金属被覆によるプラスチックフィルム1を内蔵する多 層プリント配線回路基板の製造方法。
  15. 15.完成された回路基板Aの少なくとも一面に、さらに金属被覆フォイルが配 設され、このフォイルを介して最初の加工段階において貫孔4、6がエッチング され、爾後の加工段階においてこの貫孔4、6は追加される金属層を前記回路基 板Aの導体層に接続させるためにめっき加工されることを特徴とする請求項1か ら10のいずれかに記載の製造方法。
  16. 16.各回路基板A、B上面に形成された導体パターンの上面に、さらに1枚の 金属被覆フォイルを配設し、このフォイルは電流路4、6、および、フォイル自 身の導電パターンを用いることにより、多層回路基板にさらに1つの層を形成す ることを特徴とする請求項1から11のいずれかに記載の製造方法。
  17. 17.前記回路基板内に配設される複数のめっき貫孔は、複数の層が集積してい ても、隣接する2層を常時相互に連通させることを特徴とする請求項15または 16記載の製造方法。
  18. 18.半連続伏の延伸線に対して横断するごとく指向する複数のあらかじめ定め られたキンク点SKを有する半連続伏の折畳物が、少なくとも製造過程の一部に 供給される単層または多層のフィルム作製用素材から形成されることを特徴とす る請求項1から11のいずれかに記載のフィルム回路基板またはフィルム回路基 板に用いられるメタルクラッドラミネートの製造方法。
  19. 19.あらかじめ定められた前記複数のキンク点SKに加え、前記単層または多 層のフィルム素材から長さ方向の端に沿って伝送用の孔列が形成され、かつ、少 なくとも1つのスプロケット装置を介して半連続伏の折畳物が移送されることを 特徴とする請求項18記載の製造方法。
  20. 20.前記単層または多層のフィルム素材が半連続伏であり、かつ、前記折畳物 を形成するため、あらかじめ定められた前記複数のキンク点SKが形成され、し かも、前記フィルム素材の半連続伏延長線を横断しフォイル素材を折り曲げる態 様で等距離線に沿って、電気的に絶縁するフォイル層1、2の少なくとも一方の 層が弱化されることを特徴とする請求項18または19記載の製造方法。
  21. 21.同一工程において、あらかじめ定められた前記複数のキンク点SKを形成 するため、前記フォイル素材の少なくとも1層のフォイル層1または2が弱化さ れ、このフォイル素材の同一フォイル層1または2に、機能的に関連する複数の 開口部分が穿設されることを特徴とする請求項2G記載の製造方法。
  22. 22.同一工程において、あらかじめ定められた前記複数のキンク点SKを形成 するため、前記フォイル層1、2の少なくとも1層が弱化され、伝送用の孔列が 形成されることを特徴とする請求項20または21記載の製造方法。
  23. 23.前記フォイル素材の電気的絶縁フォイル層1、2の少なくとも一方が、プ ラズマエッチング処理により弱化されることを特徴とする請求項18から22の いずれかに記載の製造方法。
  24. 24.前記フォイル素材の電気的絶縁フォイル層1、2の少なくとも一方が、局 部的スルーエッチング処理により、または、局部的マイルドエッチング処理によ り、あらかじめ定められた前記複数のキンク点SKにおいて、弱化されることを 特徴とする請求項23記載の製造方法。
JP6500995A 1992-06-15 1993-06-09 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法 Pending JPH07500951A (ja)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
CH1878/92-7 1992-06-15
CH187892 1992-06-15
GB9212648.1 1992-06-15
CH1872/92-6 1992-06-15
CH187292 1992-06-15
GB929212648A GB9212648D0 (en) 1992-06-15 1992-06-15 Etched foil pcb
CH1017/93-6 1993-04-01
CH101793 1993-04-01
CH1050/93-4 1993-04-06
CH105093 1993-04-06
CH1639/93-7 1993-06-02
CH163993 1993-06-02
PCT/CH1993/000145 WO1993026143A1 (de) 1992-06-15 1993-06-09 Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung

Publications (1)

Publication Number Publication Date
JPH07500951A true JPH07500951A (ja) 1995-01-26

Family

ID=27543613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6500995A Pending JPH07500951A (ja) 1992-06-15 1993-06-09 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法

Country Status (8)

Country Link
US (1) US5436062A (ja)
EP (1) EP0600051B1 (ja)
JP (1) JPH07500951A (ja)
AT (1) ATE180137T1 (ja)
AU (1) AU4058593A (ja)
CA (1) CA2114954A1 (ja)
DE (1) DE59309575D1 (ja)
WO (1) WO1993026143A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
JPWO2003030602A1 (ja) * 2001-09-28 2005-01-20 凸版印刷株式会社 多層回路配線板、icパッケージ、及び多層回路配線板の製造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9401869D0 (en) * 1994-02-01 1994-03-30 Heinze Dyconex Patente Improvements in and relating to printed circuit boards
CA2137861A1 (en) * 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
WO1995026123A1 (de) * 1994-03-23 1995-09-28 Dyconex Patente Ag Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten
US6293008B1 (en) 1994-03-23 2001-09-25 Dyconex Pantente Ag Method for producing foil circuit boards
US6162996A (en) * 1994-03-23 2000-12-19 Dyconex Patente Ag Insulating foil circuit board with rigid and flexible sections
US6218628B1 (en) 1994-05-18 2001-04-17 Dyconex Patente Ag Foil circuit boards and semifinished products and method for the manufacture thereof
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
DE4438777A1 (de) * 1994-10-18 1996-05-02 Atotech Deutschland Gmbh Verfahren zur Herstellung elektrischer Schaltungsträger
AU3800395A (en) 1994-10-18 1996-05-06 Atotech Deutschland Gmbh Process for separating metal coatings
EP0834242B1 (de) 1995-06-15 2002-04-03 Dyconex Patente Ag Verbindungssubstrat
US5807469A (en) * 1995-09-27 1998-09-15 Intel Corporation Flexible continuous cathode contact circuit for electrolytic plating of C4, tab microbumps, and ultra large scale interconnects
WO1997018695A1 (de) * 1995-11-15 1997-05-22 Dyconex Patente Ag Verfahren zur herstellung von mehrschichtigen folienleiterplatten
US5930117A (en) * 1996-05-07 1999-07-27 Sheldahl, Inc. Heat sink structure comprising a microarray of thermal metal heat channels or vias in a polymeric or film layer
DE59702929D1 (de) * 1996-07-31 2001-02-22 Dyconex Patente Zug Verfahren zur herstellung von verbindungsleitern
US5874770A (en) 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5847327A (en) * 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
US5925206A (en) * 1997-04-21 1999-07-20 International Business Machines Corporation Practical method to make blind vias in circuit boards and other substrates
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6268070B1 (en) * 1999-03-12 2001-07-31 Gould Electronics Inc. Laminate for multi-layer printed circuit
JP3592129B2 (ja) * 1999-04-15 2004-11-24 新光電気工業株式会社 多層配線基板の製造方法
DE19929179A1 (de) * 1999-06-25 2001-01-11 Siemens Ag Flexible Leiterplatte mit beidseitigem Zugriff
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
DE19961842B4 (de) * 1999-12-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrschichtleiterplatte
US6426284B1 (en) 2000-03-20 2002-07-30 Illinois Tool Works Inc. Method of manufacturing wire bond pad
US6734369B1 (en) * 2000-08-31 2004-05-11 International Business Machines Corporation Surface laminar circuit board having pad disposed within a through hole
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
US6869664B2 (en) * 2000-12-12 2005-03-22 Thermalworks, Inc. Lightweight circuit board with conductive constraining cores
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Industrial Co Ltd Prepreg and circuit board and method for manufacturing the same
FR2834180B1 (fr) * 2001-12-20 2004-03-12 Org Europeene De Rech Procede de fabrication d'un module multicouches a circuits imprimes a haute densite
JP3941573B2 (ja) * 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
US7438969B2 (en) * 2002-07-10 2008-10-21 Ngk Spark Plug Co., Ltd. Filling material, multilayer wiring board, and process of producing multilayer wiring board
JP4173374B2 (ja) * 2003-01-08 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
JP2005205071A (ja) * 2004-01-26 2005-08-04 Olympus Corp カプセル型医療装置
US20050257957A1 (en) * 2004-05-15 2005-11-24 Kaluk Vasoya Printed wiring board with conductive constraining core including resin filled channels
WO2006024009A2 (en) * 2004-08-24 2006-03-02 C-Core Technologies, Inc. Edge plated printed wiring boards
US7301105B2 (en) * 2004-08-27 2007-11-27 Stablcor, Inc. Printed wiring boards possessing regions with different coefficients of thermal expansion
JP5491026B2 (ja) * 2005-03-15 2014-05-14 スタブルコー テクノロジー,インコーポレイティド プリント配線基板中に補強コア材料を構成する製造方法
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
TWI277373B (en) * 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
CN103298243B (zh) 2006-07-14 2016-05-11 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
JP2008140886A (ja) * 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN101562952B (zh) * 2008-04-18 2012-04-11 富葵精密组件(深圳)有限公司 线路基板、线路基板的制作方法及电路板的制作方法
KR101153680B1 (ko) * 2009-09-18 2012-06-18 삼성전기주식회사 인쇄회로기판의 제조 방법
WO2011140119A2 (en) * 2010-05-03 2011-11-10 The Regents Of The University Of California Flexible and moldable materials with bi-conductive surfaces
TWI451817B (zh) 2011-05-26 2014-09-01 豐田自動織機股份有限公司 配線板及配線板的製造方法
JP2013000995A (ja) * 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
US20130002685A1 (en) * 2011-06-30 2013-01-03 Qualcomm Mems Technologies, Inc. Bonded double substrate approach to solve laser drilling problems
CN103068149A (zh) * 2011-10-19 2013-04-24 上海嘉捷通信息科技有限公司 一种拼板优化的印制板
JP2013123907A (ja) * 2011-12-16 2013-06-24 Panasonic Corp 金属張積層板、及びプリント配線板
CN103188886B (zh) * 2011-12-31 2016-02-03 北大方正集团有限公司 一种印制电路板及其制作方法
PL3957459T3 (pl) * 2013-09-27 2025-11-03 Tactotek Oy Sposób wytwarzania struktury elektromechanicznej i układ do realizacji tego sposobu
DE102013223888A1 (de) * 2013-11-22 2015-05-28 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
JP2016539504A (ja) 2013-11-21 2016-12-15 ツェットエフ、フリードリッヒスハーフェン、アクチエンゲゼルシャフトZf Friedrichshafen Ag 多機能型高電流用回路基板
DE102013223761A1 (de) * 2013-11-21 2015-05-21 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
DE102016120781A1 (de) 2016-10-31 2018-05-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbundfolie zur Beschichtungsstoffübertragung, deren Verwendung und ein Verfahren zur Herstellung der Verbundfolie sowie ein Verfahren zur Herstellung eines beschichteten Kunststoffbauteiles
KR20200038814A (ko) * 2018-10-04 2020-04-14 주식회사 엘지화학 회로 기판 제조용 연속 시트의 제조 방법 및 이로부터 제조된 회로 기판 제조용 연속 시트
TW202247993A (zh) * 2021-05-31 2022-12-16 日商富士軟片股份有限公司 配線基板及配線基板之製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562036A (en) * 1967-07-07 1971-02-09 Electro Connective Systems Inc Continuous method of making indefinite lengths of flexible flat conductor cable and circuits
DE2059425A1 (de) * 1970-12-02 1972-06-22 Siemens Ag Partieller Aufbau von gedruckten Mehrlagenschaltungen
US3820994A (en) * 1972-06-07 1974-06-28 Westinghouse Electric Corp Penetration of polyimide films
US4118523A (en) * 1975-10-22 1978-10-03 International Computers Limited Production of semiconductor devices
GB2034527B (en) * 1978-10-11 1983-03-02 Matsushita Electric Industrial Co Ltd Method of manufacturing flexible printed circuit sheets
DE3408630A1 (de) * 1984-03-09 1985-09-12 Hoechst Ag, 6230 Frankfurt Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
JPS60227496A (ja) * 1984-04-26 1985-11-12 日本電気株式会社 多層印刷配線板の製造方法
DE3429236A1 (de) * 1984-08-08 1986-02-13 Krone Gmbh, 1000 Berlin Folie mit beidseitig aufgedruckten elektrischen leiterbahnen
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
GB8630392D0 (en) * 1986-12-19 1987-01-28 Prestwick Circuits Ltd Producing printed circuit boards
EP0283546B1 (de) * 1987-03-27 1993-07-14 Ibm Deutschland Gmbh Verfahren zum Herstellen beliebig geformter mikromechanischer Bauteile aus planparallelen Platten aus Polymermaterial oder beliebig geformter Duchführungsöffnungen in denselben
ATE124599T1 (de) * 1990-04-05 1995-07-15 Dyconex Ag Herstellung von mehrschichtigen leiterplatten mit erhöhter leiterbahnendichte.
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
JPWO2003030602A1 (ja) * 2001-09-28 2005-01-20 凸版印刷株式会社 多層回路配線板、icパッケージ、及び多層回路配線板の製造方法
US7584535B2 (en) 2001-09-28 2009-09-08 Toppan Printing Co., Ltd. Method of manufacturing multi-layer wiring board

Also Published As

Publication number Publication date
DE59309575D1 (de) 1999-06-17
EP0600051B1 (de) 1999-05-12
ATE180137T1 (de) 1999-05-15
AU4058593A (en) 1994-01-04
EP0600051A1 (de) 1994-06-08
WO1993026143A1 (de) 1993-12-23
US5436062A (en) 1995-07-25
CA2114954A1 (en) 1993-12-23

Similar Documents

Publication Publication Date Title
JPH07500951A (ja) 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法
JP4288266B2 (ja) 多層キャパシタ内蔵型のプリント基板の製造方法
US20200187362A1 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
US7698811B2 (en) Method for manufacturing multilayer printed circuit boards using inner substrate
JP5198105B2 (ja) 多層フレキシブルプリント配線板の製造方法
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP2006086488A (ja) 受動素子内蔵型プリント基板およびその製造方法
CN113163622B (zh) 一种超薄软硬结合板的热塑聚酰亚胺减法工艺
JPH08125342A (ja) フレキシブル多層配線基板とその製造方法
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
JPH06268348A (ja) 複合可撓性プリント基板
JP2004349277A (ja) 多層配線基板及びその製造方法
JP3226959B2 (ja) 多層フレキシブルプリント基板の製法
CN108419384A (zh) 半弯折印刷线路板及其制作方法
US20120011713A1 (en) Method for manufacturing multilayer printed circuit board
JP2011091312A (ja) リジッドフレックス回路板、リジッドフレックス回路板の製造方法および電子機器
US6586687B2 (en) Printed wiring board with high density inner layer structure
JP2005116811A (ja) 多層配線回路基板およびその作製方法
KR100467844B1 (ko) 휴대폰용 리지드 플렉시블 인쇄회로기판 및 이의 제조방법
KR100722620B1 (ko) 리지드 플렉시블 인쇄회로기판 및 그 제조 방법
TW478304B (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JPH05315758A (ja) 多層フレキシブル回路基板およびその製法
JPH06216531A (ja) プリント配線板の製造方法
JP4492071B2 (ja) 配線基板の製造方法
CN100558220C (zh) 设有电缆部的电路基板的制造方法