JPH0750302A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0750302A JPH0750302A JP6158721A JP15872194A JPH0750302A JP H0750302 A JPH0750302 A JP H0750302A JP 6158721 A JP6158721 A JP 6158721A JP 15872194 A JP15872194 A JP 15872194A JP H0750302 A JPH0750302 A JP H0750302A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- layer
- region
- resist
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 特にイメージ・リバーサル処理を利用して形
成された開孔部側壁に段差がなく半導体素子の集積度を
損なわない半導体素子用開孔部の形成方法を提供する。 【構成】 絶縁層１２を有する半導体基板１０上に形成
されたレジスト層１３の開孔部形成予定位置１０５の周
辺部１５を露光する第１工程を行い，次に前記レジスト
層１３の開孔部形成予定位置１０５の周辺部１５のレジ
スト層１３をアンモニア雰囲気で熱処理することによ
り、アルカリ不溶部を有するポジレジスト１３″を第２
工程により形成する。又，前記開孔部形成予定位置１０
５より小さいレジスト層１３′の第１の領域１８を露光
及び現像する第３工程を行ってから、第１の領域１８下
の絶縁層１２を食刻して予定の深さにする第４工程を施
す。更に，前記第１の領域１８より大きいレジスト層１
３′の第２の領域１９を露光及び現像する工程を一回又
は複数回繰返す第５工程とにより、本発明に係る半導体
装置の製造方法を構成する。
成された開孔部側壁に段差がなく半導体素子の集積度を
損なわない半導体素子用開孔部の形成方法を提供する。 【構成】 絶縁層１２を有する半導体基板１０上に形成
されたレジスト層１３の開孔部形成予定位置１０５の周
辺部１５を露光する第１工程を行い，次に前記レジスト
層１３の開孔部形成予定位置１０５の周辺部１５のレジ
スト層１３をアンモニア雰囲気で熱処理することによ
り、アルカリ不溶部を有するポジレジスト１３″を第２
工程により形成する。又，前記開孔部形成予定位置１０
５より小さいレジスト層１３′の第１の領域１８を露光
及び現像する第３工程を行ってから、第１の領域１８下
の絶縁層１２を食刻して予定の深さにする第４工程を施
す。更に，前記第１の領域１８より大きいレジスト層１
３′の第２の領域１９を露光及び現像する工程を一回又
は複数回繰返す第５工程とにより、本発明に係る半導体
装置の製造方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明はリソグラフィ(Lithograp
hy) 技術に関し、特に、レジストパターニングとドライ
エッチングの組合せ工程により、絶縁膜や金属などに形
成するコンタクトホールあるいはビアホール即ち開孔部
に階段状のテーパ即ち段差を任意に形成するのに好適す
る。
hy) 技術に関し、特に、レジストパターニングとドライ
エッチングの組合せ工程により、絶縁膜や金属などに形
成するコンタクトホールあるいはビアホール即ち開孔部
に階段状のテーパ即ち段差を任意に形成するのに好適す
る。
【０００２】
【従来の技術】半導体素子は、周知のように微細加工技
術の進歩に伴って集積度が向上しており、これに対応し
ていわゆる多層配線素子が一般的となり、当然層間絶縁
膜が必要になる。しかし、半導体素子に発生するリーク
電流を抑制するためには、材質か違っても１μｍ以上の
厚さに層間絶縁膜を形成する必要が生じ、ここに形成さ
れる開孔部の深さも厚さに対応して変化する。
術の進歩に伴って集積度が向上しており、これに対応し
ていわゆる多層配線素子が一般的となり、当然層間絶縁
膜が必要になる。しかし、半導体素子に発生するリーク
電流を抑制するためには、材質か違っても１μｍ以上の
厚さに層間絶縁膜を形成する必要が生じ、ここに形成さ
れる開孔部の深さも厚さに対応して変化する。
【０００３】一方、微細加工技術の一環としては、異方
性エッチングが行われ、例えばRIE(Reactive Ion Etchi
ng) などのドライエッチング即ち物理的エッチングの利
用頻度が増えており、このため層間絶縁膜に形成される
開孔部の側壁は垂直に近い状態になってしまう。従っ
て、層間絶縁膜に堆積する配線用金属層が開孔部内を完
全に埋めない場合も発生するために、段切れをもたら
す。
性エッチングが行われ、例えばRIE(Reactive Ion Etchi
ng) などのドライエッチング即ち物理的エッチングの利
用頻度が増えており、このため層間絶縁膜に形成される
開孔部の側壁は垂直に近い状態になってしまう。従っ
て、層間絶縁膜に堆積する配線用金属層が開孔部内を完
全に埋めない場合も発生するために、段切れをもたら
す。
【０００４】この対策としては、配線用金属層と接触す
る開孔部の上部分に段差を形成する方法が採られ、これ
にはドライエッチング法を化学的反応主体としたり、RI
E を主とする組合わせにより配線用金属層と接触する開
孔部の上部分に形成する段差を全体の深さの２〜３割に
する手段が知られている。この断面図を図１７に示し
た。この図では半導体基板１に配線層又は電極２（以下
配線層とする）を設置し、これと配線を接続するために
配線層２を有する半導体基板上に層間絶縁膜３を形成
し、層間絶縁膜３上に選択的にレジスト層４により開孔
部Ａを形成する。更にその上部分にはラウンド状の段差
Ｂを形成することにより、開孔部Ａ内に配線層を完全に
堆積するように配慮されている。
る開孔部の上部分に段差を形成する方法が採られ、これ
にはドライエッチング法を化学的反応主体としたり、RI
E を主とする組合わせにより配線用金属層と接触する開
孔部の上部分に形成する段差を全体の深さの２〜３割に
する手段が知られている。この断面図を図１７に示し
た。この図では半導体基板１に配線層又は電極２（以下
配線層とする）を設置し、これと配線を接続するために
配線層２を有する半導体基板上に層間絶縁膜３を形成
し、層間絶縁膜３上に選択的にレジスト層４により開孔
部Ａを形成する。更にその上部分にはラウンド状の段差
Ｂを形成することにより、開孔部Ａ内に配線層を完全に
堆積するように配慮されている。
【０００５】化学的エッチングには、ＣＤＥ処理［マグ
ネトロン管により発生させてプラズマで生ずる基（Radi
cal)を離れた位置に移動させてエッチングする手法］
を、物理的エッチングとしてRIE 処理を利用する。
ネトロン管により発生させてプラズマで生ずる基（Radi
cal)を離れた位置に移動させてエッチングする手法］
を、物理的エッチングとしてRIE 処理を利用する。
【０００６】一方、微細加工技術に利用できる方法とし
てイメージ・リバーサル(Image Reversal)処理（文献：
真空第29巻、1989年12号p585〜) が知られている。これ
は、ノボラックタイプのポジレジストの所定の位置に光
を遮断する層を形成したマスクを重ねてから露光工程を
施して、マスクの光遮断層以外に感光部分を形成する。
更に、アンモニア雰囲気で加熱処理すると、感光され
たポジレジストのインデンカルボン酸が脱カルボン酸反
応を起こしてアルカリ現像液に不溶なインデンが形成さ
れる。この現象を利用すると本来形成されるはずのパタ
ーンと反転したパターンが形成されることになる。この
イメージ・リバーサル処理により、開孔部Ａを形成する
技術が知られており、これを図１８を参照して以下に説
明する。
てイメージ・リバーサル(Image Reversal)処理（文献：
真空第29巻、1989年12号p585〜) が知られている。これ
は、ノボラックタイプのポジレジストの所定の位置に光
を遮断する層を形成したマスクを重ねてから露光工程を
施して、マスクの光遮断層以外に感光部分を形成する。
更に、アンモニア雰囲気で加熱処理すると、感光され
たポジレジストのインデンカルボン酸が脱カルボン酸反
応を起こしてアルカリ現像液に不溶なインデンが形成さ
れる。この現象を利用すると本来形成されるはずのパタ
ーンと反転したパターンが形成されることになる。この
イメージ・リバーサル処理により、開孔部Ａを形成する
技術が知られており、これを図１８を参照して以下に説
明する。
【０００７】配線層２を露出する開孔部Ａを形成するに
は、半導体基板１に例えばAl又はAl合金からなる配線層
２を、直接又は被覆物層を介して間接的に堆積し、配線
層２を有する半導体基板１に層間絶縁膜３を全面に堆積
後、更に層間絶縁膜３上にノボラックタイプのポジレジ
スト（以下レジスト層）４を形成し、イメージリバーサ
ル処理を施して開孔部Ａを形成している。レジスト層４
は逆テーパに形成する。 このような逆テーパにするこ
とは、角度等の制御性が非常に難しい。
は、半導体基板１に例えばAl又はAl合金からなる配線層
２を、直接又は被覆物層を介して間接的に堆積し、配線
層２を有する半導体基板１に層間絶縁膜３を全面に堆積
後、更に層間絶縁膜３上にノボラックタイプのポジレジ
スト（以下レジスト層）４を形成し、イメージリバーサ
ル処理を施して開孔部Ａを形成している。レジスト層４
は逆テーパに形成する。 このような逆テーパにするこ
とは、角度等の制御性が非常に難しい。
【０００８】
【発明が解決しようとする課題】第１７図に示すよう
に、化学的エッチングと物理的エッチングを組み合わせ
て開孔部Ａを形成するとエッチングの制御性等が非常に
難しい。
に、化学的エッチングと物理的エッチングを組み合わせ
て開孔部Ａを形成するとエッチングの制御性等が非常に
難しい。
【０００９】又、図１８に示すようにイメージ・リバー
サル処理を利用してレジスト層４に開孔部Ａを形成する
と、エッチングに関してレジスト層４の逆テーパの角度
や制御性等、条件設定が非常に難しく再現性に問題があ
る。
サル処理を利用してレジスト層４に開孔部Ａを形成する
と、エッチングに関してレジスト層４の逆テーパの角度
や制御性等、条件設定が非常に難しく再現性に問題があ
る。
【００１０】本発明はこのような事情により成されたも
ので、特にイメージ・リバーサル処理を利用しても半導
体素子の集積度を損なわない半導体装置の製造方法更に
いえば半導体素子用開孔部の形成方法を提供する。
ので、特にイメージ・リバーサル処理を利用しても半導
体素子の集積度を損なわない半導体装置の製造方法更に
いえば半導体素子用開孔部の形成方法を提供する。
【００１１】
【課題を解決するための手段】絶縁層を有する半導体基
板上に形成されたレジスト層の開孔部形成予定位置の周
辺部を露光する第１工程と，前記レジスト層をアンモニ
ア雰囲気で熱処理してアルカリ不溶部を前記周辺部に形
成する第２工程と，前記レジスト層の開孔部形成予定位
置より小さいレジスト層の第１の領域を露光及び現像す
る第３工程と，前記レジスト層の第１の領域下の絶縁層
を食刻して予定の深さにする第４工程と，前記レジスト
層の第１の領域より大きいレジスト層の第２の領域を露
光及び現像する工程を一回又は複数回繰返す第５工程と
に本発明に係る半導体装置の製造方法の特徴がある。
板上に形成されたレジスト層の開孔部形成予定位置の周
辺部を露光する第１工程と，前記レジスト層をアンモニ
ア雰囲気で熱処理してアルカリ不溶部を前記周辺部に形
成する第２工程と，前記レジスト層の開孔部形成予定位
置より小さいレジスト層の第１の領域を露光及び現像す
る第３工程と，前記レジスト層の第１の領域下の絶縁層
を食刻して予定の深さにする第４工程と，前記レジスト
層の第１の領域より大きいレジスト層の第２の領域を露
光及び現像する工程を一回又は複数回繰返す第５工程と
に本発明に係る半導体装置の製造方法の特徴がある。
【００１２】像工程を行う。
【００１３】
【作用】本発明では、多層配線を有する半導体素子に不
可欠な開孔部を層間絶縁膜に形成する際、層間絶縁膜を
覆うレジスト層にイメージ・リバーサル処理を利用して
開孔部形成予定位置の周辺部にアルカリ不溶部を形成す
る。これにより層間絶縁膜に形成する開孔部の寸法を規
定後、実際の開孔部形成用の露光・現像工程を行う。
可欠な開孔部を層間絶縁膜に形成する際、層間絶縁膜を
覆うレジスト層にイメージ・リバーサル処理を利用して
開孔部形成予定位置の周辺部にアルカリ不溶部を形成す
る。これにより層間絶縁膜に形成する開孔部の寸法を規
定後、実際の開孔部形成用の露光・現像工程を行う。
【００１４】これにより従来のイメージ・リバーサル処
理後の開孔部側壁に形成される逆段差の角度調整などの
工程が省ける外に、マスク合わせ精度の向上、加えて、
段差のある開孔部への導電性金属の堆積では、良好なカ
バレイージ(Coverage)が得られる。
理後の開孔部側壁に形成される逆段差の角度調整などの
工程が省ける外に、マスク合わせ精度の向上、加えて、
段差のある開孔部への導電性金属の堆積では、良好なカ
バレイージ(Coverage)が得られる。
【００１５】
【実施例】この発明の実施例を図１乃至図８を参照して
詳細に説明する。図１に示すように半導体基板１０に
は、直接又は酸化物層などの被覆物を介して間接的に例
えばAl又はAl合金(Al -Si -Cu,Al -Si) などからなる配
線層もしくは電極（以下配線層という）１１を設置す
る。図示しないが、半導体基板１０には能動層、受動層
又はこの両者を形成し、配線層１１を電気的に接続させ
る。
詳細に説明する。図１に示すように半導体基板１０に
は、直接又は酸化物層などの被覆物を介して間接的に例
えばAl又はAl合金(Al -Si -Cu,Al -Si) などからなる配
線層もしくは電極（以下配線層という）１１を設置す
る。図示しないが、半導体基板１０には能動層、受動層
又はこの両者を形成し、配線層１１を電気的に接続させ
る。
【００１６】半導体基板（被覆物層が形成されている場
合を含む）１０全面には、配線層１１を設置し、酸化ケ
イ素や窒化ケイ素などからなる単層又は複合層から構成
される層間絶縁膜１２を重ねて被覆し、更に、ノボラッ
ク系ポジレジスト(NPR -820長瀬産業社商品名 )１３を
厚さ１μｍ程度塗布する（図１参照）。塗布したポジレ
ジスト１３は、大気雰囲気でプリベーク処理を行う。
合を含む）１０全面には、配線層１１を設置し、酸化ケ
イ素や窒化ケイ素などからなる単層又は複合層から構成
される層間絶縁膜１２を重ねて被覆し、更に、ノボラッ
ク系ポジレジスト(NPR -820長瀬産業社商品名 )１３を
厚さ１μｍ程度塗布する（図１参照）。塗布したポジレ
ジスト１３は、大気雰囲気でプリベーク処理を行う。
【００１７】更にポジレジスト１３上部には配線層１１
に達する開孔部形成予定位置に対応するように、開孔部
形成予定位置の周辺部に窓を有するマスク１４を配置
し、開孔部形成予定位置１０５の周辺部１５を例えばス
テッパーを利用して選択的に露光する（第１工程）。こ
の第１工程を示す図１では矢印が紫外線を表しており、
ポジレジスト１３は、感光したポジレジスト１３″及び
末露光ポジレジスト１３′で構成されている。
に達する開孔部形成予定位置に対応するように、開孔部
形成予定位置の周辺部に窓を有するマスク１４を配置
し、開孔部形成予定位置１０５の周辺部１５を例えばス
テッパーを利用して選択的に露光する（第１工程）。こ
の第１工程を示す図１では矢印が紫外線を表しており、
ポジレジスト１３は、感光したポジレジスト１３″及び
末露光ポジレジスト１３′で構成されている。
【００１８】なおこの第１工程には、本来の開孔部パタ
ーンと反転したマスクが使用される。 次に、図２に示
すように第１工程を経た半導体基板をイメージリバーサ
ル処理即ちアンモニアの加熱雰囲気で処理する。第１工
程で感光されたポジレジスト１３″中のインデンカルボ
ン酸が脱カルボン酸反応を起こして、コリン等の現像液
に不溶なインデンが形成され、アルカリ不溶部を有する
ポジレジスト１３′が形成される。又、イメージ・リバ
ーサル処理用の加熱には、ロータリポンプによる窒素パ
ージを繰返し行い、減圧状態を30〜100 トールとする。
この結果開孔部形成予定位置の周辺部１５のポジレジス
トにアルカリ不溶部が形成される（第２工程）。
ーンと反転したマスクが使用される。 次に、図２に示
すように第１工程を経た半導体基板をイメージリバーサ
ル処理即ちアンモニアの加熱雰囲気で処理する。第１工
程で感光されたポジレジスト１３″中のインデンカルボ
ン酸が脱カルボン酸反応を起こして、コリン等の現像液
に不溶なインデンが形成され、アルカリ不溶部を有する
ポジレジスト１３′が形成される。又、イメージ・リバ
ーサル処理用の加熱には、ロータリポンプによる窒素パ
ージを繰返し行い、減圧状態を30〜100 トールとする。
この結果開孔部形成予定位置の周辺部１５のポジレジス
トにアルカリ不溶部が形成される（第２工程）。
【００１９】更に図３に示すように開孔部形成予定位置
１０５のポジレジスト１３′より小さい寸法の第１の領
域１８が露光されるように形成された窓を有するマスク
２５を用いてステッパ等により紫外線露光される。
１０５のポジレジスト１３′より小さい寸法の第１の領
域１８が露光されるように形成された窓を有するマスク
２５を用いてステッパ等により紫外線露光される。
【００２０】更に図４に示すように、ポジレジスト１
３′１３″をコリン等のアルカリにより現像することに
よって、第１の領域１８のポジレジスト１３′が除去さ
れる（第３工程）。
３′１３″をコリン等のアルカリにより現像することに
よって、第１の領域１８のポジレジスト１３′が除去さ
れる（第３工程）。
【００２１】次に図５に示すように上記工程によりパタ
ーニングされたポジレジストをマスクしとて、層間絶縁
膜１２を所望の深さに除去する（第４工程）。
ーニングされたポジレジストをマスクしとて、層間絶縁
膜１２を所望の深さに除去する（第４工程）。
【００２２】次に図６に示すように、第１の領域１８よ
り大きい寸法の第２の領域１９のポジレジスト１３′が
露光されるように形成された窓を有するマスク２６を用
いてポジレジスト１３′はステッパ等により紫外線露光
される。
り大きい寸法の第２の領域１９のポジレジスト１３′が
露光されるように形成された窓を有するマスク２６を用
いてポジレジスト１３′はステッパ等により紫外線露光
される。
【００２３】更に又図７に示すようにポジレジストをコ
リン等のアルカリにより現像することによって第２の領
域１９のポジレジスト１３′が除去される。
リン等のアルカリにより現像することによって第２の領
域１９のポジレジスト１３′が除去される。
【００２４】次に図８に示すように上記工程によりパタ
ーニングされたポジレジストをマスクしとて、層間絶縁
膜１２を所望の深さに除去する（第５工程）。
ーニングされたポジレジストをマスクしとて、層間絶縁
膜１２を所望の深さに除去する（第５工程）。
【００２５】このように第５工程を繰返すことにより開
孔部形成予定位置１０５に階段状の段差を形成する。従
ってポジレジストを除去後、層間絶縁膜１２を有する配
線層１１上に第２の配線（図示せず）を形成した際、段
切れや巣の発生を抑制することができる。
孔部形成予定位置１０５に階段状の段差を形成する。従
ってポジレジストを除去後、層間絶縁膜１２を有する配
線層１１上に第２の配線（図示せず）を形成した際、段
切れや巣の発生を抑制することができる。
【００２６】更に、予めアルカリ不溶部が形成している
ので、合わせずれが起こったとしても階段状の段差の間
隔が違っている程度のものとなり、大きな差といえな
い。
ので、合わせずれが起こったとしても階段状の段差の間
隔が違っている程度のものとなり、大きな差といえな
い。
【００２７】
【発明の効果】図９乃至図１６を利用して本発明の効果
を説明する。図９乃至図１６は、０．５μｍ以下のマス
ク合わせずれが生じた場合の拡大工程断面図である。各
図は、図１乃至図８に対応した工程を行った図である。
各図より明らかなように、極端な合わせずれが発生して
も、予めアルカリ不溶部が形成されているために階段状
の段差の間隔が違っている程度となって対応できる。
を説明する。図９乃至図１６は、０．５μｍ以下のマス
ク合わせずれが生じた場合の拡大工程断面図である。各
図は、図１乃至図８に対応した工程を行った図である。
各図より明らかなように、極端な合わせずれが発生して
も、予めアルカリ不溶部が形成されているために階段状
の段差の間隔が違っている程度となって対応できる。
【００２８】又、開孔部には層間絶縁膜１２に階段状の
段差が形成されているために、ボジレジスト除去後、層
間絶縁膜１２を有する配線層１１に図示しない第２の配
線層を形成した場合、段切れや巣の発生を抑制すること
ができ、良好なカバレージが得られる。
段差が形成されているために、ボジレジスト除去後、層
間絶縁膜１２を有する配線層１１に図示しない第２の配
線層を形成した場合、段切れや巣の発生を抑制すること
ができ、良好なカバレージが得られる。
【図１】本発明方法の１工程を示す断面図である。
【図２】図１に続く工程を示す断面図である。
【図３】図２に続く工程を示す断面図である。
【図４】図３に続く工程を示す断面図である。
【図５】図４に続く工程を示す断面図である。
【図６】図５に続く工程を示す断面図である。
【図７】図６に続く工程を示す断面図である。
【図８】図７に続く工程を示す断面図である。
【図９】本発明において０．５μｍ以下のマスク合わせ
ずれが生じた場合の拡大工程図である。
ずれが生じた場合の拡大工程図である。
【図１０】本発明において０．５μｍ以下のマスク合わ
せずれが生じた場合の拡大工程図である。
せずれが生じた場合の拡大工程図である。
【図１１】本発明において０．５μｍ以下のマスク合わ
せずれが生じた場合の拡大工程図である。
せずれが生じた場合の拡大工程図である。
【図１２】本発明において０．５μｍ以下のマスク合わ
せずれが生じた場合の拡大工程図である。
せずれが生じた場合の拡大工程図である。
【図１３】本発明において０．５μｍ以下のマスク合わ
せずれが生じた場合の拡大工程図である。
せずれが生じた場合の拡大工程図である。
【図１４】本発明において０．５μｍ以下のマスク合わ
せずれが生じた場合の拡大工程図である。
せずれが生じた場合の拡大工程図である。
【図１５】本発明において０．５μｍ以下のマスク合わ
せずれが生じた場合の拡大工程図である。
せずれが生じた場合の拡大工程図である。
【図１６】本発明において０．５μｍ以下のマスク合わ
せずれが生じた場合の拡大工程図である。
せずれが生じた場合の拡大工程図である。
【図１７】従来の化学的エッチング及び物理的エッチン
グにより形成された開孔部の断面図である。
グにより形成された開孔部の断面図である。
【図１８】従来のイメージリバーサル処理を利用した開
孔部の断面図である。
孔部の断面図である。
Ａ：開孔部 Ｂ：段差 １、１０：半導体基板 ２、１１：配線層 ３、１２：層間絶縁膜 ４、１３：レジスト １３′：開孔部形成予定位置のポジレジスト １３″：アルカリ不溶部を有するポジレジスト １４、２５、２６：マスク １０５：開孔部形成予定位置 １５：開孔部形成予定位置の開孔部 １８：第１の領域 １９：第２の領域
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｍ
Claims (1)
- 【請求項１】 絶縁層を有する半導体基板上に形成され
たレジスト層の開孔部形成予定位置の周辺部を露光する
第１工程と，前記レジスト層をアンモニア雰囲気で熱処
理してアルカリ不溶部を前記周辺部に形成する第２工程
と，前記レジスト層の開孔部形成予定位置より小さいレ
ジスト層の第１の領域を露光及び現像する第３工程と，
前記レジスト層の第１の領域下の絶縁層を食刻して予定
の深さにする第４工程と，前記レジスト層の第１の領域
より大きいレジスト層の第２の領域を露光及び現像する
工程を一回又は複数回繰返す第５工程からなることを特
徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158721A JPH0750302A (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158721A JPH0750302A (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1169053A Division JP2778996B2 (ja) | 1989-06-30 | 1989-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750302A true JPH0750302A (ja) | 1995-02-21 |
Family
ID=15677899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158721A Pending JPH0750302A (ja) | 1994-07-11 | 1994-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750302A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334423A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 半導体素子用開孔部の形成方法 |
-
1994
- 1994-07-11 JP JP6158721A patent/JPH0750302A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334423A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 半導体素子用開孔部の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0405585B1 (en) | A method of manufacturing a semiconductor device | |
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| US6448183B1 (en) | Method of forming contact portion of semiconductor element | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JP2778996B2 (ja) | 半導体装置の製造方法 | |
| JPH0750302A (ja) | 半導体装置の製造方法 | |
| US6068964A (en) | Method for patterning an insulator film and installing a grounding pin through electron beam irradiation | |
| JP2740008B2 (ja) | 半導体素子用開口部の形成方法 | |
| KR100226726B1 (ko) | 반도체소자의 배선형성 방법 | |
| JP2980061B2 (ja) | 半導体装置の製造方法 | |
| KR0156121B1 (ko) | 마스크패턴 제거방법 | |
| KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
| JPH07161715A (ja) | 半導体装置の製造方法 | |
| KR19980058461A (ko) | 반도체 소자의 제조방법 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPH0481323B2 (ja) | ||
| EP0446939A2 (en) | Method of manufacturing semiconductor device | |
| JPH0745703A (ja) | 半導体装置の配線形成方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPH03272138A (ja) | 半導体装置の製造方法 | |
| JPS6316638A (ja) | 半導体装置の製造方法 | |
| JP2003107666A (ja) | 位相シフトマスクの製造方法 |