JPH03272138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03272138A JPH03272138A JP7417890A JP7417890A JPH03272138A JP H03272138 A JPH03272138 A JP H03272138A JP 7417890 A JP7417890 A JP 7417890A JP 7417890 A JP7417890 A JP 7417890A JP H03272138 A JPH03272138 A JP H03272138A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- mask
- resist
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract 2
- 239000012535 impurity Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- BJAARRARQJZURR-UHFFFAOYSA-N trimethylazanium;hydroxide Chemical compound O.CN(C)C BJAARRARQJZURR-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
この発明は、半導体装置の製造方法に関するものである
。
。
近年、半導体装置のなかでも特にメモリ装置では、高集
積化の要望が高く、微細な多層電極構造が多用されてき
ており、製品の信頼性を確保するために、電極間の層間
絶縁膜の平坦化と、コンタクトホールに形成する配線電
極に対する良好なカバレージとが不可欠となっている。
積化の要望が高く、微細な多層電極構造が多用されてき
ており、製品の信頼性を確保するために、電極間の層間
絶縁膜の平坦化と、コンタクトホールに形成する配線電
極に対する良好なカバレージとが不可欠となっている。
第２図（ａ）〜（ｆ）は従来の半導体装置の製造方法を
示す工程順断面図である。
示す工程順断面図である。
第２図（ａ）に示すように、半導体基板ｌ上には、ゲー
ト絶縁膜２を介して、ゲート電極３が形成され、不純物
のイオン注入により、不純物拡散層４が形成される。
ト絶縁膜２を介して、ゲート電極３が形成され、不純物
のイオン注入により、不純物拡散層４が形成される。
次に第２図（ｂ）に示すように、不純物拡散Ｎ４および
ゲート電極３上に、眉間絶縁膜５”が形成され、この眉
間絶縁膜５”上には、レジス）１Ｂが塗布される。
ゲート電極３上に、眉間絶縁膜５”が形成され、この眉
間絶縁膜５”上には、レジス）１Ｂが塗布される。
次に第２図（Ｃ）に示すように、層間絶縁膜５′および
レジスト１８を同じエツチング速度でエッチバックする
ことにより、レジスト１８を除去し、ゲート電極３のた
め盛り上がっている層間絶縁膜５ が平坦化される。
レジスト１８を同じエツチング速度でエッチバックする
ことにより、レジスト１８を除去し、ゲート電極３のた
め盛り上がっている層間絶縁膜５ が平坦化される。
次に第２図（ｄ）に示すように、この平坦化された眉間
絶縁膜５′上に、再びレジスト２０が塗布される。そし
てレジスト２０は、コンタクトホール形成用のマスク２
１を介して露光される。
絶縁膜５′上に、再びレジスト２０が塗布される。そし
てレジスト２０は、コンタクトホール形成用のマスク２
１を介して露光される。
次に第２図（ｅ）に示すように、レジスト２０が現像、
除去されることにより、コンタクトホール形成用の開口
部２２が形成される。
除去されることにより、コンタクトホール形成用の開口
部２２が形成される。
次に第２図（ｆ）に示すように、コンタクトホール形成
用の開口部２２を形成したレジスト２０をマスクとして
用いた異方性のドライエツチングにより、層間絶縁膜５
”にコンタクトホール２３が形成された後、アルもニウ
ム等のスパッタリングにより、配線電極２４が形成され
る。
用の開口部２２を形成したレジスト２０をマスクとして
用いた異方性のドライエツチングにより、層間絶縁膜５
”にコンタクトホール２３が形成された後、アルもニウ
ム等のスパッタリングにより、配線電極２４が形成され
る。
しかしながら、上述のような従来の半導体装置の製造方
法に゛より形成されたコンタクトホール２３ば、第２図
（ｆ）に示すように、その断面形状がほぼ垂直であるた
め、このコンタクトホール２３に形成された配線電極２
４は、良好なカバレージ形状を得られず、特にコンタク
トホール２３の角部では、良好に配線電極２４を形成す
ることができない。その結果、この配線電極２４上に形
成される保護膜（図示せず）に発生する熱応力および配
線電極２４への電荷密度の増加により、配線電極２４に
断線不良が発生しやすいという問題があった。
法に゛より形成されたコンタクトホール２３ば、第２図
（ｆ）に示すように、その断面形状がほぼ垂直であるた
め、このコンタクトホール２３に形成された配線電極２
４は、良好なカバレージ形状を得られず、特にコンタク
トホール２３の角部では、良好に配線電極２４を形成す
ることができない。その結果、この配線電極２４上に形
成される保護膜（図示せず）に発生する熱応力および配
線電極２４への電荷密度の増加により、配線電極２４に
断線不良が発生しやすいという問題があった。
このような問題に対して、従来、眉間絶縁膜５゛上に塗
布したレジスト２０にコンタクトホール形成用の開口部
２２を形成した後、まずウェットエツチングを行い、さ
らにドライエツチングにより、エツチングすることによ
り、層間絶縁膜５′にコンタクトホールを形成していた
。しかし、ウェットエツチングは、エツチング速度を制
御することが困難であり、微細なパターン形成に適さな
い。
布したレジスト２０にコンタクトホール形成用の開口部
２２を形成した後、まずウェットエツチングを行い、さ
らにドライエツチングにより、エツチングすることによ
り、層間絶縁膜５′にコンタクトホールを形成していた
。しかし、ウェットエツチングは、エツチング速度を制
御することが困難であり、微細なパターン形成に適さな
い。
また径の異なるコンタクトホール形成用のマスクにより
、コンタクトホールの形成を数回繰り返して行う方法も
あるが、この方法では、大幅な工程の増加が必至であり
、量産上望ましくない。
、コンタクトホールの形成を数回繰り返して行う方法も
あるが、この方法では、大幅な工程の増加が必至であり
、量産上望ましくない。
この発明の目的は、上記問題点に鑑み、大幅に工程数を
増加させることなく、良好なカバレージ形状を有する配
線電極を形成することができる半導体装置の製造方法を
提供するものである。
増加させることなく、良好なカバレージ形状を有する配
線電極を形成することができる半導体装置の製造方法を
提供するものである。
請求項（１）記載の半導体装置の製造方法は、半導体基
板上に形成した眉間絶縁膜上に第１のレジストを塗布す
る工程と、第１のコンタクトホール形成用のマスクを介
して、第１のレジストを露光し、現像することにより、
第１のレジストに第１のコンタクトホール形成用の凹部
を形成する工程と、第１のコンタクトホール形成用の凹
部を形成した第１のレジストおよび層間絶縁膜を同じエ
ツチング速度でエッチバックすることにより、眉間絶縁
膜に凹状の第１のコンタクトホールを形成するとともに
眉間絶縁膜を平坦化する工程と、第１のコンタクトホー
ルを形成した層間絶縁膜上に第２のレジストを塗布する
工程と、第１のコンタクトホール形成用のマスクよりコ
ンタクト径の小さな第２のコンタクトホール形成用のマ
スクを介して、第２のレジストを露光し、現像すること
により、第２のレジストに第２のコンタクトホール形成
用の開口部を形成する工程と、この第２のコンタクトホ
ール形成用の開口部を形成した第２のレジストをマスク
として用いたドライエツチングにより、第１のコンタク
トホール領域内に、第１のコンタクトホールより小さな
径を有する第２のコンタクトホールを形成する工程とを
含む。
板上に形成した眉間絶縁膜上に第１のレジストを塗布す
る工程と、第１のコンタクトホール形成用のマスクを介
して、第１のレジストを露光し、現像することにより、
第１のレジストに第１のコンタクトホール形成用の凹部
を形成する工程と、第１のコンタクトホール形成用の凹
部を形成した第１のレジストおよび層間絶縁膜を同じエ
ツチング速度でエッチバックすることにより、眉間絶縁
膜に凹状の第１のコンタクトホールを形成するとともに
眉間絶縁膜を平坦化する工程と、第１のコンタクトホー
ルを形成した層間絶縁膜上に第２のレジストを塗布する
工程と、第１のコンタクトホール形成用のマスクよりコ
ンタクト径の小さな第２のコンタクトホール形成用のマ
スクを介して、第２のレジストを露光し、現像すること
により、第２のレジストに第２のコンタクトホール形成
用の開口部を形成する工程と、この第２のコンタクトホ
ール形成用の開口部を形成した第２のレジストをマスク
として用いたドライエツチングにより、第１のコンタク
トホール領域内に、第１のコンタクトホールより小さな
径を有する第２のコンタクトホールを形成する工程とを
含む。
請求項（２）記載の半導体装置の製造方法は、請求項（
１）記載の半導体装置の製造方法において、第１のコン
タクトホール形成用のマスクにマスク位置合わせマーク
のパターンを付設し、第１のコンタクトホール形成用の
凹部を形成した第１のレジストおよび眉間絶縁膜をエッ
チバンクする際に、眉間絶縁膜に第１のコンタクトホー
ルおよびマスク位置合わせマークを形成し、このマスク
位置合わせマークを規準として、第２のコンタクトホー
ル形成用のマスクの位置合わせを行う。
１）記載の半導体装置の製造方法において、第１のコン
タクトホール形成用のマスクにマスク位置合わせマーク
のパターンを付設し、第１のコンタクトホール形成用の
凹部を形成した第１のレジストおよび眉間絶縁膜をエッ
チバンクする際に、眉間絶縁膜に第１のコンタクトホー
ルおよびマスク位置合わせマークを形成し、このマスク
位置合わせマークを規準として、第２のコンタクトホー
ル形成用のマスクの位置合わせを行う。
請求項（１）記載の構成によれば、半導体基板上に形成
した層間絶縁膜の平坦化と同時に、凹状の第１のコンタ
クトホールを形成し、さらにこの第１のコンタクトホー
ル領域内に、第１のコンタクトホールより径の小さな第
２のコンタクトホールを形成することにより、工程数を
大幅に増加させることなく、層間絶縁膜に階段状のコン
タクトホールを形成することによって、コンタクトホー
ルの角部でも良好に配線電極を形成することができ、カ
バレージ形状の良好な配線電極を形成することができる
。
した層間絶縁膜の平坦化と同時に、凹状の第１のコンタ
クトホールを形成し、さらにこの第１のコンタクトホー
ル領域内に、第１のコンタクトホールより径の小さな第
２のコンタクトホールを形成することにより、工程数を
大幅に増加させることなく、層間絶縁膜に階段状のコン
タクトホールを形成することによって、コンタクトホー
ルの角部でも良好に配線電極を形成することができ、カ
バレージ形状の良好な配線電極を形成することができる
。
請求項（２）記載の構成によれば、層間絶縁膜に、第１
のコンタクトホールおよびマスク合わせマークを形成し
、このマスク合わせマークを用いて、第２のコンタクト
ホール形成用のマスクの位置合わせを行うことによって
、階段状のコンタクトホールを眉間絶縁膜に、高精度に
形成することができる。
のコンタクトホールおよびマスク合わせマークを形成し
、このマスク合わせマークを用いて、第２のコンタクト
ホール形成用のマスクの位置合わせを行うことによって
、階段状のコンタクトホールを眉間絶縁膜に、高精度に
形成することができる。
この発明の一実施例を第１図（ａ）〜（８）に基づいて
説明する。
説明する。
第１図（ａ）に示すように、半導体基板上１に、ゲート
絶縁Ｍ２を介してゲート電極３を形成する。
絶縁Ｍ２を介してゲート電極３を形成する。
そして、ヒ素等の不純物のイオン注入により、不純物拡
散層４を形成する。
散層４を形成する。
次に第１図（ｂ）に示すように、ゲート電極３および不
純物拡散層４上に、ＢＰＳＧ等の眉間絶縁膜５を形成し
、さらにこの眉間絶縁膜５上に、第１のレジスト６（例
えば東京応化製Ｔ Ｓ Ｍ Ｒ−８９００等のノボラッ
ク系樹脂であるポジ型レジスト）を均一に１．２μｍ程
度塗布する。
純物拡散層４上に、ＢＰＳＧ等の眉間絶縁膜５を形成し
、さらにこの眉間絶縁膜５上に、第１のレジスト６（例
えば東京応化製Ｔ Ｓ Ｍ Ｒ−８９００等のノボラッ
ク系樹脂であるポジ型レジスト）を均一に１．２μｍ程
度塗布する。
次に第１図（Ｃ）に示すように、第１のコンタクトホー
ル形成用のマスク７を介して、ｇ線紫外光により、第１
のレジスト６を１００ （ｍｓｅｃ）程度露光し、水酸
化トリメチルアンモニウム等の有ｅｌ！アルカリ溶液で
現像および除去することにより、この第１のレジスト６
に、第１のコンタクトホール形成用の凹部８を形成する
とともに、マスク位置合わせマーク用の四部９を形成す
る。
ル形成用のマスク７を介して、ｇ線紫外光により、第１
のレジスト６を１００ （ｍｓｅｃ）程度露光し、水酸
化トリメチルアンモニウム等の有ｅｌ！アルカリ溶液で
現像および除去することにより、この第１のレジスト６
に、第１のコンタクトホール形成用の凹部８を形成する
とともに、マスク位置合わせマーク用の四部９を形成す
る。
次に第１ｎ（ｄ）に示すように、第１のレジスト６およ
び層間絶縁膜５をＣＨＦ、等のガスにより、同じエツチ
ング速度でエッチバックを行い、第１のレジスト６を除
去することにより、ゲート電極４のため盛り上がってい
る眉間絶縁膜５を平坦化するとともに、凹状の第１のコ
ンタクトホールｌＯおよびマスク位置合わせマーク１１
を形成する。
び層間絶縁膜５をＣＨＦ、等のガスにより、同じエツチ
ング速度でエッチバックを行い、第１のレジスト６を除
去することにより、ゲート電極４のため盛り上がってい
る眉間絶縁膜５を平坦化するとともに、凹状の第１のコ
ンタクトホールｌＯおよびマスク位置合わせマーク１１
を形成する。
次に第１図（ｅ）に示すように、第１のコンタクトホー
ル１０およびマスク位置合わせマーク１１を形成した層
間絶縁膜５上に第２のレジスト１２を塗布し、第１のコ
ンタクトホール形成用のマスク７よりコンタクト径の小
さな第２のコンタクトホール形成用のマスク１３をマス
ク位置合わせマーク１１を規準にして、位置合わせを行
い、露光する。
ル１０およびマスク位置合わせマーク１１を形成した層
間絶縁膜５上に第２のレジスト１２を塗布し、第１のコ
ンタクトホール形成用のマスク７よりコンタクト径の小
さな第２のコンタクトホール形成用のマスク１３をマス
ク位置合わせマーク１１を規準にして、位置合わせを行
い、露光する。
この際、マスク位置合わせマーク１１を規準とすること
で、第２のコンタクトホール形成用のマスク１３を高精
度に位置合わせすることができる。
で、第２のコンタクトホール形成用のマスク１３を高精
度に位置合わせすることができる。
０
次に第１図（ｆ）に示すように、第２のレジスト１２を
現像および除去することにより、第１のコンタクトホー
ル形成用の凹部８よりコンタクト径の小さい第２のコン
タクトホール形成用の開口部１４を形成する。
現像および除去することにより、第１のコンタクトホー
ル形成用の凹部８よりコンタクト径の小さい第２のコン
タクトホール形成用の開口部１４を形成する。
次に第１図（８）に示すように、第２のコンタクトホー
ル形成用の開口部１４を形成した第２のレジストＩ２を
マスクとして用いた異方性のドライエツチングにより、
第１のコンタクトホール１０の領域内に、第１のコンタ
クトホール１０より径の小さな第２のコンタクトホール
１５を形成する。
ル形成用の開口部１４を形成した第２のレジストＩ２を
マスクとして用いた異方性のドライエツチングにより、
第１のコンタクトホール１０の領域内に、第１のコンタ
クトホール１０より径の小さな第２のコンタクトホール
１５を形成する。
この際、眉間絶縁膜５に形成したコンタクトホール１６
（第１のコンタクトホール１０および第２のコンタクト
ホール１５からなる。）は、階段状となる。
（第１のコンタクトホール１０および第２のコンタクト
ホール１５からなる。）は、階段状となる。
そして、階段状のコンタクトホール１６を形成した眉間
絶縁膜５上に、アルミニウム等のスパッタリングにより
、配線電極１７を形成する。この際、コンタクトホール
１６が階段状、すなわち入り口が大きく、かつ浅い形状
となっているため、１ アルミニウム等のスパッタリングによるスパッタリング
粒子が良好に堆積される。したがって、カバレージ形状
の良好な配線電極１７を形成することができる。
絶縁膜５上に、アルミニウム等のスパッタリングにより
、配線電極１７を形成する。この際、コンタクトホール
１６が階段状、すなわち入り口が大きく、かつ浅い形状
となっているため、１ アルミニウム等のスパッタリングによるスパッタリング
粒子が良好に堆積される。したがって、カバレージ形状
の良好な配線電極１７を形成することができる。
また層間絶縁膜５を平坦化するのと同時に第１のコンタ
クトホール１０を形成するため、大幅に工程数を増加さ
せる必要はない。
クトホール１０を形成するため、大幅に工程数を増加さ
せる必要はない。
なおこの実施例で番よ、マスク位置合わせマーク１１を
形成したが、必ずしも形成する必要はない。
形成したが、必ずしも形成する必要はない。
但し、このマスク位置合わせマーク１１を規準として第
２のコンタクトホール形成用のマスク１３の位置合わせ
を行えば、第２のコンタクトホール形成用のマスク１３
の位置合わせのズレもなく、より高精度に階段状のコン
タクトホールＩ６を形成することができる。
２のコンタクトホール形成用のマスク１３の位置合わせ
を行えば、第２のコンタクトホール形成用のマスク１３
の位置合わせのズレもなく、より高精度に階段状のコン
タクトホールＩ６を形成することができる。
請求項（１）記載の構成によれば、半導体基板上に形成
した眉間絶縁膜の平坦化と同時に、凹状の第１のコンタ
クトホールを形成し、さらにこの第１のコンタクトホー
ル領域内に、第１のコンタクト２ ホールより径の小さな第２のコンタクトホールを形成す
ることにより、眉間絶縁膜に階段状のコンタクトホール
を形成することによって、工程数を大幅に増加させるこ
となく、カバレージ形状の良好な配線電極を形成するこ
とができる。したがって、従来のような配線電極のカバ
レージ不良が原因で生じていた断線不良も発生すること
がない。
した眉間絶縁膜の平坦化と同時に、凹状の第１のコンタ
クトホールを形成し、さらにこの第１のコンタクトホー
ル領域内に、第１のコンタクト２ ホールより径の小さな第２のコンタクトホールを形成す
ることにより、眉間絶縁膜に階段状のコンタクトホール
を形成することによって、工程数を大幅に増加させるこ
となく、カバレージ形状の良好な配線電極を形成するこ
とができる。したがって、従来のような配線電極のカバ
レージ不良が原因で生じていた断線不良も発生すること
がない。
請求項（２）記載の構成によれば、眉間絶縁膜に、第１
のコンタクトホールおよびマスク合わせマークを形成し
、このマスク合わせマークを用いて、第２のコンタクト
ホール形成用のマスクの位置合わせを行うことによって
、階段状のコンタクトホールを眉間絶縁膜に、高精度に
形成することができる。
のコンタクトホールおよびマスク合わせマークを形成し
、このマスク合わせマークを用いて、第２のコンタクト
ホール形成用のマスクの位置合わせを行うことによって
、階段状のコンタクトホールを眉間絶縁膜に、高精度に
形成することができる。
第１図（ａ）〜（８）はこの発明の一実施例の半導体装
置の製造方法を示す工程順断面図、第２図（ａ）〜（ｆ
）は従来の半導体装置の製造方法を示す工程順断面図で
ある。 １・・・半導体基板、５・・・層間絶縁膜、６・・・第
１のレジスト、７・・・第１のコンタクトホール形成用
のマスク、８・・・第１のコンタクトホール形成用の凹
部、ｌＯ・・・第１のコンタクトホール、１２・・・第
２のレジスト、１３・・・第２のコンタクトホール形成
用のマスク、１４・・・第２のコンタクトホール形成用
の開口部、１５・・・第２のコンタクトホール、１１・
・・マスク位置合わせマーク ３ ４ ■・・・半導体基板 ５・・・層間絶縁膜 ６・・・第１のレジス ト １１・・・マスク位置合わせマーク １２・・・第２のレジスト １５・・・第２のコンタク トホール （ｂ） （ｃ） 第 ２ 図 （ｂ） 特開平３ ２７２１３８ （６）
置の製造方法を示す工程順断面図、第２図（ａ）〜（ｆ
）は従来の半導体装置の製造方法を示す工程順断面図で
ある。 １・・・半導体基板、５・・・層間絶縁膜、６・・・第
１のレジスト、７・・・第１のコンタクトホール形成用
のマスク、８・・・第１のコンタクトホール形成用の凹
部、ｌＯ・・・第１のコンタクトホール、１２・・・第
２のレジスト、１３・・・第２のコンタクトホール形成
用のマスク、１４・・・第２のコンタクトホール形成用
の開口部、１５・・・第２のコンタクトホール、１１・
・・マスク位置合わせマーク ３ ４ ■・・・半導体基板 ５・・・層間絶縁膜 ６・・・第１のレジス ト １１・・・マスク位置合わせマーク １２・・・第２のレジスト １５・・・第２のコンタク トホール （ｂ） （ｃ） 第 ２ 図 （ｂ） 特開平３ ２７２１３８ （６）
Claims (2)
- （１）半導体基板上に形成した層間絶縁膜上に第１のレ
ジストを塗布する工程と、 第１のコンタクトホール形成用のマスクを介して、前記
第１のレジストを露光し、現像することにより、前記第
１のレジストに第１のコンタクトホール形成用の凹部を
形成する工程と、 前記第１のコンタクトホール形成用の凹部を形成した前
記第１のレジストおよび前記層間絶縁膜を同じエッチン
グ速度でエッチバックすることにより、前記層間絶縁膜
に凹状の第１のコンタクトホールを形成するとともに前
記層間絶縁膜を平坦化する工程と、 前記第１のコンタクトホールを形成した層間絶縁膜上に
第２のレジストを塗布する工程と、前記第１のコンタク
トホール形成用のマスクよりコンタクト径の小さな第２
のコンタクトホール形成用のマスクを介して、前記第２
のレジストを露光し、現像することにより、前記第２の
レジストに第２のコンタクトホール形成用の開口部を形
成する工程と、 この第２のコンタクトホール形成用の開口部を形成した
前記第２のレジストをマスクとして用いたドライエッチ
ングにより、前記第１のコンタクトホール領域内に、前
記第１のコンタクトホールより小さな径を有する第２の
コンタクトホールを形成する工程とを含む半導体装置の
製造方法。 - （２）前記第１のコンタクトホール形成用のマスクにマ
スク位置合わせマークのパターンを付設し、前記第１の
コンタクトホール形成用の凹部を形成した前記第１のレ
ジストおよび前記層間絶縁膜をエッチバックする際に、
前記層間絶縁膜に第１のコンタクトホールおよびマスク
位置合わせマークを形成し、 このマスク位置合わせマークを規準として、前記第２の
コンタクトホール形成用のマスクの位置合わせを行う請
求項（１）記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7417890A JPH03272138A (ja) | 1990-03-22 | 1990-03-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7417890A JPH03272138A (ja) | 1990-03-22 | 1990-03-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03272138A true JPH03272138A (ja) | 1991-12-03 |
Family
ID=13539652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7417890A Pending JPH03272138A (ja) | 1990-03-22 | 1990-03-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03272138A (ja) |
-
1990
- 1990-03-22 JP JP7417890A patent/JPH03272138A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH0415938A (ja) | コンタクトホールの形成方法 | |
| JP3415551B2 (ja) | 半導体装置の製造方法 | |
| US5510286A (en) | Method for forming narrow contact holes of a semiconductor device | |
| JPS6022340A (ja) | 半導体装置の製造方法 | |
| JPH03272138A (ja) | 半導体装置の製造方法 | |
| JPH0467333B2 (ja) | ||
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPS6214095B2 (ja) | ||
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| KR100370159B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0474427A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61174638A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JP3065022B2 (ja) | エッチングモニタパターン及びモニタ方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| KR0140729B1 (ko) | 미세콘택 형성방법 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 |