JPH07507663A - 双方向バス中継器 - Google Patents
双方向バス中継器Info
- Publication number
- JPH07507663A JPH07507663A JP5508596A JP50859693A JPH07507663A JP H07507663 A JPH07507663 A JP H07507663A JP 5508596 A JP5508596 A JP 5508596A JP 50859693 A JP50859693 A JP 50859693A JP H07507663 A JPH07507663 A JP H07507663A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logic
- bus
- pull
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/026—Shaping pulses by amplifying with a bidirectional operation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Bidirectional Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の名称
双方向バス中II器
発明の背景
バス中継器は一方のバスから論理信号を受け取り、他方のバスへ転送するもので
ある。単方向バス中継器は主たるバスから従属するバスへという一方向のみ論理
信号を転送するが、双方向バス中継器は二本のバスの間でどちらの方向にも論理
信号を転送することが可能である。先行技術における双方向バス中継器は、論理
信号が転送されるべき方向を指示する制御信号の入力を必要とする。言い換えれ
ば、この制御信号が論理信号を転送するバスとそれを受け取るバスとを指定する
。
しかし、いくつかの適用例ではこの制御信号が供給されない場合があり、制御信
号を必要とせずに双方向に対して信号を転送する双方向バス中継器の方が有益で
あることがある。
発明の要旨
したがって、本発明の双方向バス中継器は二本のパス間でそれぞれ反対の方向に
論理信号を転送するように接続された二個の単方向バス中継器で構成されている
。外部のバス・ドライバ(bus driver)がバスの信号レベルを引き下
げる動作を行なう前の初期状態において、バス中継器が供給する微小電流によっ
て双方の出力側のバスの論理レベルをハイレベルに保持している。外部のバス・
ドライバがどちらかのバスの論理レベルをローレベルに引き下げたとき、一方の
単方向バス中継器が他方のバスをローレベルに引き下げる。外部のバス・ドライ
バがバスを解放して論理レベルをハイレベルに復帰させたとき、他方のバスをロ
ーレベルに保持している単方向バス中継器は、同時に地方の中継器に一時的な高
電流を送ることによって他方のバスの論理レベルをハイレベルに復帰させる。
その後、微小電流が他方のバスをハイレベルに保持する。
また、各単方向パス中継器はパスの論理レベルを能動的に引き上げまたは引き下
げ動作中であることを示す引上指示信号と引下指示信号を生成し、それぞれの単
方向バス中継器によって生成されたこれらの指示信号はそれぞれ他方の単方向バ
ス中継器に入力される。一方のパス中継器が能動的につまりそれ自体の内部動作
による出力の引き上げまたは引き下げ動作中、指示信号は他方のバス中継器が出
力の引き下げまたは引き上げ動作を行なうことを抑止する。このように、入力が
引き下げられたことを感知した最初の単方向パス中継器は出力側を引き下げると
共に、他方の単方向パス中継器の能動的な出力を抑止する。最初の単方向バス中
m器が出力の供給を止めるまで他方の動作を抑止し続ける。
したがって、本発明の主たる目的は転送方向を指示する外部からの制御信号を必
要とせずに、二本のパス間で双方向に自動的に信号を転送するように改良された
双方向パス中継器を提供するものである。
以下に続く明細書は本発明の目的を詳細に説明し、併せて特許請求を行なうもの
である。各構成要素を明示した図を参照して以下の説明を読むことにより、本発
明の構成および動作方法を明確に理解しうるものと考える。
図面の簡単な説明
図1は、本発明に係わる双方向バス中継器のブロック図である。
図2は、図1のバッファ16の実施例を示した接続図である。
実施例の説明
図1は双方向パス中wIH10を示したブロック図である。双方向バス中継器1
0は2本のパス12.14間でそれぞれ反対方向に論理信号を転送するように接
続された単方向バス中継器]、1.13から構成されている。パス」2とパス1
4とのいずれも外部のパス・ドライバ(図示せず)によってローレベルに引き下
げられる前の初期状態において、単方向パス中継器11.13を流れる微小電流
によって双方のパス12.14の論理レベルをハイレベルに保持する。外部のパ
ス・ドライバがパス12または14の論理信号AまたはBをローレベルに引き下
げたとき、単方向パス中継器1】または13が他方のパス14または12の論理
信号BまたはAをローレベルに引き下げる。外部のパス・ドライバが再びパスを
ハイレベルに復帰させたとき、他方のパスをローレベルに保持している単方向パ
ス中継器11また13は、他方のパス12または14の論理レベルを即座に引き
上げるための一時的な高電流をバッファ1.6.18に流す。その後、微小電流
によってパスをハイレベルに維持する。
各単方向パス中継器11.13は、能動的につまりそれ自体の内部動作によって
それぞれのパス12.14のレベルを出力を引き上げあるいは引き下げ動作中で
あることを示す指示信号AUとAD、BUとBDをそれぞれ各単方向バス中継器
1.L13の入力側に供給する。これら指示信号は他方の単方向パス中継器13
.11が能動的にその出力パスの論理レベルの引き上げあるいは引き下げる動作
を抑止する。このように、各単方向バス中継器11.13はそれぞれ入力となる
パスの論理信号が引き下げられたことを検出したとき、それぞれ出力となるパス
の論理信号を引き下げると共に、その動作中は一方の単方向パス中継器だけが出
力を行なう。入力バスのローレベルの論理信号に応答して出力バスの論理信号を
ローレベルに引き下げた最初の単方向パス中継器は、入力バスにローレベルの論
理信号を検出しなくなるまで他方の単方向バス中継器が入力パスに応答するのを
抑止する。
実施例における単方向パス中継器11はバッファ1B、三人カッアゲート24゜
単安定デバイス22で構成されている。バッファ18はパス12に対する論理信
号Bを出力する。ノアゲート24はバッファ18に出力パス12の論理信号Bの
引き下げを指示する指示信号BDを供給する。指示信号BDの電位低下を引き金
として動作する単安定デバイス22はパス12の論理レベルの引き上げを指示す
る指示信号BUをバッファ18に供給する。パス14の論理信号Aはノアゲート
24の一つの入力端に入り、他方の単方向バス中継器13によって供給される引
上指示信号表たは引下指示信号AU、ADがノアゲート24の残りの入力端に入
る。
単方向パス中II器13はバッファ16.三人カッアゲート26.単安定デバイ
ス20で構成されている。バッファ16はパス14に対する論理信号Aを出力す
る。ノアゲート26はバッファ16に出力パス14の論理信号Aの引き下げを指
示する指示信FFADをバッファ16に供給する。指示信号ADの電位低下を引
き金として動作する単安定デバイス20は、パス14の論理レベルの引き上げを
指示する指示信号ΔUをバッファ16に供給する。パス12の論理信号Bはノア
ゲート26の一つの入力端に入り、他方の単方向バス中継器11によって供給さ
れる引上指示信号または引下指示信号BU、BDがノアゲート24の残りの入力
端に入る。
パス12.14が外部から制御されていない静的状態(初期状態)において、バ
ッファ16.18を流れる微小ll流が論理信号A、 Bをハイレベルに保持す
る。
ノアゲート24.26は指示信号AD、BDをローレベルに保持し、単安定デバ
イス20.22は指示信号A1ノ、BUをローレベルに保持する。このようにバ
ッファ】6と18とはいずれも能動的なバッファ出力を行なっていない。
外部のパス・ドライバ(図示せず)がパス14の論理信号Aを引き下げたとき、
ノアゲート24は、バッファ1Bに論理信号Bを引き下げるように指示する指示
信号BDを供給する。外部のパス・ドライバがパス14の論理信号Aをハイレベ
ルに戻したとき、またはパス14を解放してバッファ16の微小電流が論理信号
Aを引き上げたどき、ノアゲート24は指示信号BDを引き下げることによって
応答する。ただし、ノアゲート24はバッファ18が能動的にパス12に出力し
ておらず、指示信号AU、ADがともにローレベルであったときのみ、その動作
を行なう。指示信号BDの電位低下の変化の瞬間、単安定デバイス22の指示信
号BtJとしてハイレベルのパルスを出力する。その後、バッファ18の微小電
流が論理信号Bをハイレベルに保持する。
外部のパス・ドライバ(V示せず)がパス12の論理信号Bを引き下げたとき、
ノアゲート26はm示信号BUとBDがともにローレベルであるので、指示信号
ADをハイレベルに引き上げる。ハイレベルの指示信号ADによってバッファ1
6は論理信号Aを引き下げる。外部のパス・ドライバが論理信号Bをハイレベル
に戻したとき、またはパス12を解放してバッファ18の微小電流が論理信号B
を引き上げたとき、指示信号ADとAUがともにローレベルであればノアゲート
26は指示信号ADを引き下げることによって応答する。指示信号ADの電位低
下の変化の瞬間、単安定デバイス20の指示信号AUとしてハイレベルのパルス
を出力する。そのとき、バッファ16は論理信号Aをハイレベルに引き上げる。
その後、パス14に接続された外部のドライバがハイレベルを維持しな(とも、
バッファ16の微小電流が論理信号Aをハイレベルに保持する。
図2は、図1のバッファ16の実施例を示した接続図である。図1のバッファ1
8はバッファ16にも共通する。バッファ16はトランジスタTI、 T2.抵
抗Rで構成されている。トランジスタT1の−の端子はハイレベルの供給源Hに
接続され、トランジスタT2の−の端子はローレベルの供給源りに接続され、ト
ランジスタTl、T2の別の−の端子は共通に接続されて共に出力Aを供給する
ようになっている。トランジスタT1の制御端子はバッファ160入力Uを受け
、トランジスタT2の制御端子はバッファ16に入力りを受ける。抵抗Rは供給
源Hと出力Aとの間に接続される。
入力信号Uがハイレベルで入力信号りがローレベルのとき、トランジスタT1は
オン、トランジスタT2はオフとなり、供給llHは出力信号Aをハイレベルに
保持している。入力信号りがハイレベルで入力信号Hがローレベルのとき、トラ
ンジスタT2はオン、トランジスタT1はオフとなり、供給源りは出力信号Aを
ローレベルに引き下げる。入力信号U、 Dがともにローレベルのとき、外部の
バッファによって論理信号Aが引き下げられるまで、微小電流が抵抗Rを流れ供
給源Hは論理信号Aをハイレベルに保持する。
上述したように、双方向バス中継器はそれぞれ反対方向に信号を転送するように
組み合わされた二つの単方向バス中継器11.13によって構成されている。
各単方向パス中継器11.13はそれぞれ別のパスを能動的に出力するようにな
っている。各単方向パス中継ti11.13は出力パスの能動的な引き上げまた
は引き下げ動作中であることを指示する指示信号を生成し、この指示信号は一方
の単方向バス中継器が能動的に出力を行なっているときに、他方の単方向バス中
継器が能動的に出力するのを抑止する。外部から供給される方向を指示する制御
信号を必要しない。
上述した詳細は本発明の実施例を示したものであるが、当業者は様々な側面から
実施例に対して変形を行なうことが可能であると思われる。それゆえ、添付した
請求項は、本発明の核心から逸脱することなくすべての変形を包括するものとし
た。
フロントページの続き
(72)発明者 ワーング・トーマス・ビーアメリカ合衆国 カリフォルニア州
95132 サン ノゼ、ピナックル コート(72)発明者 ジェンク・イー
・チュンアメリカ合衆国 オレゴン州 97035 レーク オズウィーゴー、
レークビュー プルバード 2796
(72)発明者 ロフストロム・キースアメリカ合衆国 オレゴン州 9712
3 ヒルズポ口、サウス・ウェスト マコーマック ヒル ロード 16558
Claims (1)
- 【特許請求の範囲】 請求項1 第1および第2のバス間で信号を転送する双方向バス中継器であって 、 上記第1のバスより第1の論理信号を受け取ると共に少なくとも一つ以上の第1 の指示信号を受け取り、上記第1の論理信号が供給され且つ上記第1の指示信号 が供給されていないときに第2の論理信号を第2のバスに対して供給し、上記第 2の論理信号が供給されているとき少なくとも一つ以上の第2の指示信号を生成 する第1の単方向バス中継手段と、 上記第2の論理信号と少なくとも一つ以上の第2の指示信号を受け取り、上記第 2の論理信号が供給され且つ上記第2の指示信号が供給されていないときに第1 の論理信号を供給し、上記第1の論理信号が供給されているときに少なくとも一 つ以上の第1の指示信号を生成する第2の車方向バス中継手段とからなることを 特徴とする双方向中継器。 請求項2 請求項1記載の双方向バス中継器であって、上記第1の車方向バス中 継手段が引上信号と引下信号とを受け取り、上記引上信号にしたがって上記第2 の論理信号をハイレベルに引き上げ、上記引下信号にしたがって上記第2の論理 信号をローレベルに引き下げ、上記引上信号と引下信号とが上記少なくとも一つ 以上の第2の指示信号であるバッファ手段と、上記第1の論理信号と上記少なく とも一つ以上の第1の指示信号とを受け取り、上記第1の論理信号と上記少なく とも一つ以上の第1の指示信号との論理上の組み合せに応じて上記引下信号の供 給動作および非供給動作を行なうように接続された論理ゲート手段と、 上記引下信号を受け取り、上記引下信号が非供給になったと同時に上記引上信号 を供給するように接続された単安定手段とを備えることを特徴とする双方向バス 中継器。 請求項3 請求項1記載の双方向バス中継器であって、上記論理ゲート手段がノ アゲートで構成されていることを特徴とする双方向バス中継器。 請求項4 請求項2記載の双方向バス中継器であって、上記バッファ手段か論理 レベルがハイレベルである供給源と、論理レベルがローレベルである供給源と、 上記論理レベルがハイレベルである供給源と上記第2の バスとの間に端子を接 続し、制御端子が引上信号を受け取るようにした第1のトランジスタと、上記論 理レベルがローレベルである供給源と上記第2のバスとの間に端子を接続し、制 御端子が引下信号を受け取るようにした第2のトランジスタとからなることを特 徴とする双方向バス中継器。 請求項5 請求項4記載の双方向バス中継器であって、上記バッファ手段が論理 レベルがハイレベルである供給源と上記第2のバスとの間に接続された抵抗を有 することを特徴とする双方向バス中継器。 請求項6 第1と第2のバス間で信号を転送する双方向バス中継器であって、上 記第1のバスより第1の論理信号を受け取ると共に少なくとも一つ以上の第1の 指示信号を受け取り、上記第1の論理信号が供給され且つ上記第1の指示信号が 供給されてないときに第2の論理信号を第2のバスに対して供給し、上記第2の 論理信号が供給されているときに少なくとも一つ以上の第2の指示信号を生成す る第1の単方向バス中継手段と、 上記第2の論理信号と少なくとも一つ以上の第2の指示信号を受け取り、上記第 2の論理信号が供給され且つ上記第2の指示信号が供給されていないときに第1 の論理信号を供給し、上記第1の論理信号が供給されているときに少なくとも一 つ以上の第1の指示信号を生成する第2の車方向バス中継手段と、上記第1の単 方向バス中継手段が引上信号と引下信号とを受け取り、上記引上信号にしたがっ て上記第2の論理信号をハイレベルに引き上げ、上記引下信号にしたがって上記 第2の論理信号をローレベルに引き下げ、上記引上信号と引下信号とが上記少な くとも一つ以上の第2の指示信号であるバッファ手段と、上記第1の論理信号と 上記少なくとも一つ以上の第1の指示信号とを受け取り、上記第1の論理信号と 上記少なくとも一つ以上の第1の指示信号との論理上の組み合せに応じて上記引 下信号の供給動作および非供給動作を行なうように接続されたノアゲート手段と 、 上記引下信号を受け取り、上記引下信号が非供給になったと同時に上記引上信号 を供給するように接続された単安定手段とから構成され、上記バッファ手段が論 理レベルがハイレベルである供給源と、論理レベルがローレベルである供給源と 、上記論理レベルがハイレベルである供給源と上記第2のバスとの間に端子を接 続し、制御端子が引上信号を受け取るようにした第1のトランジスタと、上記論 理レベルがローレベルである供給源と上記第2のバスとの間に端子を接続し、制 御端子が引下信号を受け取るようにした第2のトランジスタとからなることを特 徴とする双方向バス中継器。 請求項7 請求項6記載の双方向バス中継器であって、上記バッファ手段が論理 レベルがハイレベルである供給源と上記第2のバスとの間に接続された抵抗を有 することを特徴とする双方向バス中継器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/785,299 US5202593A (en) | 1991-10-30 | 1991-10-30 | Bi-directional bus repeater |
| US785,299 | 1991-10-30 | ||
| PCT/US1992/009285 WO1993009601A1 (en) | 1991-10-30 | 1992-10-29 | Bidirectional bus repeater |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07507663A true JPH07507663A (ja) | 1995-08-24 |
Family
ID=25135039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5508596A Pending JPH07507663A (ja) | 1991-10-30 | 1992-10-29 | 双方向バス中継器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5202593A (ja) |
| EP (1) | EP0610452B1 (ja) |
| JP (1) | JPH07507663A (ja) |
| DE (1) | DE69221632T2 (ja) |
| WO (1) | WO1993009601A1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369593A (en) | 1989-05-31 | 1994-11-29 | Synopsys Inc. | System for and method of connecting a hardware modeling element to a hardware modeling system |
| US5353243A (en) | 1989-05-31 | 1994-10-04 | Synopsys Inc. | Hardware modeling system and method of use |
| US5404453A (en) * | 1990-09-13 | 1995-04-04 | Ncr Corporation | Terminals coupling system using bridge interfaces, located inside the host controller, with timer to determine start and end of transmission period |
| US5428800A (en) * | 1991-10-30 | 1995-06-27 | I-Cube, Inc. | Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch |
| US5734334A (en) * | 1991-10-30 | 1998-03-31 | I-Cube, Inc. | Programmable port for crossbar switch |
| US5455521A (en) * | 1993-10-22 | 1995-10-03 | The Board Of Trustees Of The Leland Stanford Junior University | Self-timed interconnect speed-up circuit |
| US5440182A (en) * | 1993-10-22 | 1995-08-08 | The Board Of Trustees Of The Leland Stanford Junior University | Dynamic logic interconnect speed-up circuit |
| US6480817B1 (en) * | 1994-09-01 | 2002-11-12 | Hynix Semiconductor, Inc. | Integrated circuit I/O pad cell modeling |
| FR2725092B1 (fr) * | 1994-09-23 | 1996-11-29 | Delta Dore | Repeteur destine a relier ensemble n bus du type a pincement |
| US5497108A (en) * | 1994-12-08 | 1996-03-05 | Dynalogic Corporation | BICMOS repeater circuit for a programmable logic device |
| US5583452A (en) * | 1995-10-26 | 1996-12-10 | Xilinx, Inc. | Tri-directional buffer |
| US5727173A (en) * | 1995-12-05 | 1998-03-10 | National Semiconductor Corporation | Toggle bus circuit |
| FR2743959A1 (fr) * | 1996-01-18 | 1997-07-25 | Philips Electronics Nv | Dispositif de transmission multidirectionnelle de donnees |
| US5819104A (en) * | 1996-06-24 | 1998-10-06 | Emc Corporation | Disk array memory system having bus repeater at disk backplane |
| US5801549A (en) * | 1996-12-13 | 1998-09-01 | International Business Machines Corporation | Simultaneous transmission bidirectional repeater and initialization mechanism |
| US5949272A (en) * | 1997-06-12 | 1999-09-07 | International Business Machines Corporation | Bidirectional off-chip driver with receiver bypass |
| US6014036A (en) * | 1997-11-20 | 2000-01-11 | International Business Machines Corporation | Bidirectional data transfer path having increased bandwidth |
| US6212224B1 (en) * | 1997-12-18 | 2001-04-03 | M Technologies, Inc. | MIL-STD-1553 buffer/driver |
| FR2774836A1 (fr) * | 1998-02-10 | 1999-08-13 | Sgs Thomson Microelectronics | Dispositif de transmission bi-directionnelle |
| US6246259B1 (en) | 1998-02-23 | 2001-06-12 | Xilinx, Inc. | High-speed programmable logic architecture having active CMOS device drivers |
| US6359471B1 (en) * | 1998-03-09 | 2002-03-19 | Infineon Technologies North America Corp. | Mixed swing voltage repeaters for high resistance or high capacitance signal lines and methods therefor |
| US6307397B1 (en) * | 1998-03-09 | 2001-10-23 | Infineontechnologies Ag | Reduced voltage input/reduced voltage output repeaters for high capacitance signal lines and methods therefor |
| US6313663B1 (en) * | 1998-03-09 | 2001-11-06 | Infineon Technologies Ag | Full swing voltage input/full swing output bi-directional repeaters for high resistance or high capacitance bi-directional signal lines and methods therefor |
| US6222413B1 (en) * | 1999-03-16 | 2001-04-24 | International Business Machines Corporation | Receiver assisted net driver circuit |
| US6771162B1 (en) | 2000-10-12 | 2004-08-03 | Fairchild Semiconductor Corporation | Active cell crosspoint switch |
| US6664815B2 (en) * | 2000-12-08 | 2003-12-16 | Koninklijke Philips Electronics N.V. | Output driver circuit with current detection |
| US6985842B2 (en) * | 2001-05-11 | 2006-01-10 | International Business Machines Corporation | Bidirectional wire I/O model and method for device simulation |
| JP2002373039A (ja) * | 2001-06-18 | 2002-12-26 | Mitsubishi Electric Corp | バス回路、およびバス回路設計方法 |
| JP3734483B2 (ja) * | 2003-06-18 | 2006-01-11 | 沖電気工業株式会社 | 双方向バス駆動回路及び双方向バス回路 |
| US7765356B2 (en) * | 2006-04-11 | 2010-07-27 | Raytheon Company | System for modifying data in a bus buffer |
| JP2009296119A (ja) * | 2008-06-03 | 2009-12-17 | Toshiba Corp | 双方向バッファ回路及び信号レベル変換回路 |
| US8713232B2 (en) * | 2012-02-08 | 2014-04-29 | The Regents Of The University Of Michigan | Apparatus and method for transferring a data signal propagated along a bidirectional communication path within a data processing apparatus |
| US10370856B2 (en) * | 2017-12-15 | 2019-08-06 | Platform Manufacturing Group | Modular stair system |
| US11803497B2 (en) * | 2021-08-25 | 2023-10-31 | Texas Instruments Incorporated | Universal serial bus repeater with improved remote wake capability |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4161786A (en) * | 1978-02-27 | 1979-07-17 | The Mitre Corporation | Digital bus communications system |
| US4768188A (en) * | 1982-05-20 | 1988-08-30 | Hughes Network Systems, Inc. | Optical demand assigned local loop communication system |
| US4604689A (en) * | 1983-04-15 | 1986-08-05 | Convergent Technologies, Inc. | Bus repeater |
| US4598410A (en) * | 1984-09-17 | 1986-07-01 | Ncr Corporation | Bidirectional repeater apparatus |
| US4837788A (en) * | 1985-11-08 | 1989-06-06 | Ford Aerospace & Communications Corporation | Repeater for extending local area networks |
| US4974153A (en) * | 1987-09-04 | 1990-11-27 | Digital Equipment Corporation | Repeater interlock scheme for transactions between two buses including transaction and interlock buffers |
| EP0651343B1 (en) * | 1988-10-05 | 2004-04-28 | Quickturn Design Systems, Inc. | Method of using electronically reconfigurable gate array logic and apparatus formed thereby |
-
1991
- 1991-10-30 US US07/785,299 patent/US5202593A/en not_active Expired - Lifetime
-
1992
- 1992-10-29 JP JP5508596A patent/JPH07507663A/ja active Pending
- 1992-10-29 WO PCT/US1992/009285 patent/WO1993009601A1/en not_active Ceased
- 1992-10-29 EP EP93909342A patent/EP0610452B1/en not_active Expired - Lifetime
- 1992-10-29 DE DE69221632T patent/DE69221632T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0610452A1 (en) | 1994-08-17 |
| EP0610452A4 (en) | 1995-06-07 |
| US5202593A (en) | 1993-04-13 |
| WO1993009601A1 (en) | 1993-05-13 |
| EP0610452B1 (en) | 1997-08-13 |
| DE69221632D1 (de) | 1997-09-18 |
| DE69221632T2 (de) | 1998-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0610452B1 (en) | Bidirectional bus repeater | |
| JP5268125B2 (ja) | 通信バスの故障管理 | |
| US5894238A (en) | Output buffer with static and transient pull-up and pull-down drivers | |
| US5396108A (en) | Latch controlled output driver | |
| US3769525A (en) | Bi-directional amplifying bus-switch | |
| JP3372970B2 (ja) | 自己同期型転送制御回路 | |
| EP0632594B1 (en) | Latch controlled output driver | |
| JPH0879293A (ja) | 直列バスシステム | |
| JP2006081183A (ja) | 半導体装置の送信器及びその信号送信方法 | |
| US5206545A (en) | Method and apparatus for providing output contention relief for digital buffers | |
| JP2858134B2 (ja) | 複数のセンス増幅器への電力を制御する回路 | |
| JPH05159580A (ja) | アドレス入力バッファ | |
| CA1044334A (en) | Sense amplifier with tri-state bus line capabilities | |
| TWI449333B (zh) | 雙向訊號介面及相關系統及方法 | |
| JP2000228086A (ja) | 電流制御回路及びこれを備えたパケット方式の半導体メモリ装置 | |
| US7786759B2 (en) | Bidirectional signal interface and related system and method | |
| US5663664A (en) | Programmable drive strength output buffer with slew rate control | |
| TW200837773A (en) | High-speed memory device easily testable by low-speed automatic test equipment and input/output pin control method thereof | |
| US6094376A (en) | Data output buffer control circuit for a semiconductor memory device | |
| US6218862B1 (en) | Two-way transmission device | |
| US6876229B1 (en) | Method and system for providing bidirectional asynchronous communication | |
| TW498667B (en) | Bidirectional interface | |
| CN114553258B (zh) | 双向通信电路、系统和双向通信的方法 | |
| JPH0334151B2 (ja) | ||
| US7924634B2 (en) | Repeater of global input/output line |