JPH07507667A - 受信機の自動利得制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 受信機の自動利得制御装置 技術分野 本発明は、一般に無線通信受信機に関し、さらに詳しくは、無線通信受信機の自 動利得制御（ＡＧＣ）システムに関する。

背景 ゼロ中間周波数受信機（Ｚ　Ｉ　Ｆ受信機）のように積分能動フィルタ段階を含 む無線周波（ＲＦ）受信機では、自動利得制御（ＡＧＣ）回路が一般的に使用さ れる。ＡＧＣ回路の機能は、受信機の能動フィルタ段階に入る信号レベルを制御 し、信号が制限（クリッピング）状態に追いやられないようにすることである。

自動利得制御回路は、受信した入力信号強度に関係なく、受信機の出力レベルを 一定に保持しようとする。一般に、受信機の利得は、受信する信号強度に反比例 するように規定される。

ＺＩＦ受信機に見られるような多段能動フィルタ（ｍｕｌｔｉ−ｓｔａｇｅ　ａ ｃｔｉｖｅ　ｆｉｌｔｅｒ）配列における信号の過励様状態を防止するために、 利得制御下の段階は通常、受信機経路の第１段階の一つとして選択される。この 最適実現に及ばないＡＧＣシステムは、受信機のフロントエンドに大きい入力信 号が存在するときに、必ず最大信号対雑音比（ｓｉｇｎａｌ−１ｏ−ｎｏｉｓｅ 　ｒａｌｉｏ）を低下させる結果を招く。この信号対雑音比の低下は、ＡＧＣが 適用されたときに、ノイズ・フロア（ｎｏｉｓｅ　ｆｌｏｏｒ）が信号レベルは ど低下しないことによって生じる。言い換えると、信号対雑音比の低下は、ＡＧ Ｃ回路によるシステム引渡しくｓｙｓｔｅｍ　ｔａｋｅｏｖｅｒ）の減少によっ て生じる。

別の先行技術のＡＧＣシステムでは、受信機の多数の段階を制御して信号歪みを 回避するために、利得の減少が多数の増幅器段階に同時に適用されてきた。こう したシステムの良い例が、５ｈｉｂａｌａ等の”Ｆｒｅｑｕｅｎｃｙ　Ｃ０ｎＶ ｅｒｔｅｒ”と称する米国特ｒｆ第４，８５０，０３８号に見られる。残場合の ように強い入力信号条件下では、複数のＡＧＣ制御段階に依存する先行技術シス テムでさえも、信号のクリッピングによる信号歪みの問題がある。したがって、 大きい受信入力信号の条件下でも改善された最大信号対雑音比が得られる通信受 信機のＡＧＣシステムが必要である。

発明の概要 簡単には、本発明による自動利得制御回路は、入力信号を受信する入力端子を有 する第１利得調整段階を有し、この第１利得調整段階は利得制御信号に応答して 、第１利得調整段階によって入力信号に提供される利得の量を調整する。第１利 得調整制御段階は、入力信号をさらに増幅する第２利得調整制御段階に結合され る。第２利得調整制御段階は次に、第２利得調整段階の利得を調整するために、 利得制御信号に応答して第２利得加減段階に変形利得制御信号（ｍｏｄｉｆｉｅ ｄ　ｇａｉｎ　ｃｏｎｒｒｏｌ　ｓｉｇｎａｌ）を提供する制御手段に結合され る。この制御手段は、利得制御信号が予め決められた利得減少制限閾レベルに達 すると、第２利得調整制御段階に適用される利得の減少を制限する制限手段をさ らに含む。これによって、改良された信号対雑音比を達成する自動利得制御が実 現される。

図面の簡単な説明 第１図は、本発明によるゼロＩＦ受信機回路のブロック図である。

第２図は、本発明によるベースバンド増幅器および制御回路の簡略化したブロッ ク図である。

第３図は、本発明によるＩＦＦ置増幅器の概略図である。

第４図は、本発明によるベースバンド増幅器の概略図である。

第５図は、本発明によるベースバンド制御回路の概略図である。

第６図は、ＡＧＣ制御電圧の関数としてＩＦＦ置増幅器およびベースバンド増幅 器の利得の減少を示すグラフである。

第７図は、ＡＧｃｌｌＩＩＪ御電圧の関数としてシステム全体の利得の減少を示 すグラフである。

好適な実施例の詳細な説明 次に、図面を参照して本発明を説明する。第１図は、本発明による自動利得制御 （ＡＧＣ）システムを利用したＺＩＦ受信機システムｌｏｏの簡略化したブロッ ク図である。

本発明のＡＧＣシステムは、１組の利得調整ベースバンド増幅器１１４，１１８ ．利得調整ＩＦ前前場増幅器ｐｒｅ−ａｍｐｌｉｆｉｅｒ）　１５８　、および ベースバンド増幅器の利得を制御する制御回路１１６によって構成される。

利得調整ＩＦＦ置増幅器１５８のような第１増幅器段階は、無線周波数（ＲＦ） または中間周波数（Ｉ　Ｆ）信号ｌＯ２を受信し、それを増幅してダウンミクサ （ｄｏｗｎ−ｍｉｘｅｒ）　１０６　、　１０８に大刀する。移相回路（ｐｈａ ｓｅ−ｓｈｉｆｔｉｎｇ　ｃｉｒｃｕｉｔ）　１０４は局部発振器（Ｌ、Ｏ，： １ｏｃａｌ　ｏｓｃｉｌｌａｔｉｏｎ）波形１６０を受信し、同相（ｉｎ−ｐｈ ａｓｅ）波形（１）１４２および直角位相波形（Ｑ）１４４を生成する。（Ｉ） 信号１４２および（Ｑ）信号１４４は、相互に９０度の位相ずれがある。（Ｉ） 信号１４２およびｆＱ）信号１４４は、ダウンミクサ１０６，１０８に入力され 、入力信号１４６と乗算される。次に、ダウンミクサ１０６，１０８は、信号を ＲＦまたはＩＦからベースバンド周波数に変換する。低域フィルタ（Ｌｏｗｐａ ｓｓｆｉｌｔｅｒ）１１０．　１１２をベースバンド信号を濾波して干渉を除去 し、受信機１００の雑音帯域幅を制限する。低域フィルタ１１０，１１２は、制 御回路１１６のような制御手段によって利得制御された１対の利得調整ベースバ ンド増幅器１１４，１１８のような第２増幅器段階に結合される。

ベースバンド増幅器の出力は、低域フィルタ１２０，１２４によって濾波される 。濾波された信号は、ベースバンド信号をさらなる処理および復調に適した周波 数に変換するアンプコンバージョン９ミクサ（ｕｐ−ｃｏｎｖｅｒｓｉｏｎ　ｍ １ｘｅｒ）１２６．１３２に送られる。

ＬＯ信号１６２を受信する移相回路１６４によって、同相および直角位相基準信 号が供給される。好適な実施例において、信号は混合されて１３１．２５０ＫＨ ２の中心周波数になる。加算回路１２８は、アップミクサ１２６，１３２から入 力された信号を加算する。次に、帯域フィルタ１３０は、加算器１２８によって 生成された信号１６０を濾波する。リミッタ回路１３４は、復調器１３６による 復調のために、フィルタによって生成された信号を制限する。

復調器後フィルタ（ｐｏｓＩ−ｄｅｍｏｄｕｌａｌｏｒ　ｆｉｌｔｅｒ）　１３ ８は、信号を受話者に提供する前に復調信号を濾波する。

１３１．２５０ＫＨｚの信号１６０は、従来の整流器およびフィルタ回路１２２ によって同様に整流および濾波され、受信機の入力信号電力に比例する大きさを 有するｄｃ電圧（ＶＡＧＣ）１５６のような利得制御信号を生成する。

利得制御信号（ＶＡＧＣ）１５６は、ＩＦ前置増輻器１５８の利得を制御するた めに使用される。ＡＧＣ制御電圧（ＶＡＧＣ）１５６は制御回路１１６によって も処理され、変形利得電圧（ＶＣＮＴＲＬ）１５２のような変形利得制御信号を 生成し、これが今度はベースバンド増幅器１１４゜１１８の利得を制御する。

制御回路１１６を用いて、第２増幅器段階（ベースバンド増幅器１１４，１１８ ）によって得られる利得減少（または増幅）の量を、第１段階（ＩＦ前置増幅器 １５８）に適用される利得減少と相対的に制御することにより、高受信信号状態 における信号対雑音比を損ねることなく、ベースバンド増幅器１１４，１１８の 前の段階の信号の過励振を防止することができる。２段階の利得制御を利用し、 １段階をもう一方の段階に適用される利得に関連して制御させることによって、 ＩＦ小出力おけるノイズ・フロアの低下が可能になる。制御回路１１６は、ＶＡ ＧＣ信号１５６が予め決められたレベルに達すると、ベースバンド増幅器１１４ ．１１８に適用される利得減少の量を制限する制限手段も含み、これによってさ らに受信機の利得減少をＩＦ前置増幅器１５８で起こすことができる。第１図は 、ＺＩＦ受信機として示されるが、デュアル変換受信機など、他の受信機構造も 本発明を利用することができる。

ベースバンド増幅器１１４（簡素化のため、ベースバンド増幅器１１８は図示せ ず）および制御回路１１６の簡略化した図を、第２図に示す。利得調整ベースバ ンド増幅器は第１図に示した増幅器１１４，１１８に類似し、相互コンダクタン ス増幅器２１４．）ランジスタ２１２，２１０（Ｑｌ、Ｑ２）、および負荷ＲＬ によって構成される。ベースバンド増幅器部は、入力端子２０６および出力端子 ２０２を有する。好適な実施例において、電圧基準端子２０４を約２．７５ボル トに設定する。ＶＡＧＣ（ＡＧＣＤｃｔ圧）２０８　（第１図の電圧１５６）は 、抵抗Ｒ１およびＲ２から成る抵抗分割回路（ｒｅｓｉｓ【ｏｒ　ｄｉｖｉｄｅ ｒｃｉｒｃｕ口）を介して印加され、結果電圧は低出力電流単位利得バッファ２ １６に印加される。

ＶＣＮＴＲＬの電圧が増加すると、トランジスタＱ２によってトランジスタＱｌ 　２１２から電流が取り去られ、それによってベースバンド増幅器の利得が減少 する。トランジスタＱ２　２１０によって取り去られる電流は、ＦＥＴ　ＭＰＩ 、ＭＰ２に反映され、回路２１８によって生じる電流基準Ｉｒｅｒと比較される 。トランジスタＱ２を流れる電流が電流基ｒＪＡ２１８によって設定された電流 と等しくなると、ＦＥＴ　ＭＮＩが作動し、さらなるＶＣＮＴＲＬ電圧ＴＲ前を 防止する。これによって、ベースバンド増幅器によるさらなる利得減少がなくな る。これは事実上、さらなる利得減少がベースバンド増幅器に適用されるのを防 止する制限手段として機能する。抵抗分割回路Ｒ１／Ｒ２および電流基＠２１８ は共に、固定状態とするか、あるいはマイクロプロセッサまたはその他の調整手 段によって動的に調整可能にすることができる。

図３図は、第１図のＩＦ前置増幅器１５８に類似したＩＦ前置増幅器の概略図を 示す。入力端子３１０（ＩＮ）は、増幅器３００へのＩＦまたはＲＦ信号の受信 を可能にする。

整流回路（第１図の回路１２２）によって提供される利得制御電圧（ＶＡＧＣ） は、印加されるＶＡＧＣ電圧レベルによって増幅器の利得を制御するために、端 子３０６に送られる。出力端子３０４は、増幅された出力信号（第１図の信号１ ４６）を受信機回路の次の段階に提供する。

制御端子３０２である基＠電圧端子（ＶＲＥＦ）は、増幅器３００の利得制御閾 電圧を設定する。制御端子３０２は、マイクロプロセッサなどの中央制御装置ま たはその他の制御回路の制御下に置くことができる。

第４図は、ベースバンド増幅器１１４，１１８に類似したベースバンド増幅器の 概略図を示す。このベースバンド増幅器は、入力端子（ＶＩＮ）４０４および出 力端子（ＯＵＴ）４０２を含む。制御端子（ＶＣＮＴＲＬ）４０６は、ベースバ ンド増幅器の利得を調整するために、制御回路（第１図の制御回路１１６）から 電圧レベルを受信する。

このベースバンド増幅器には、幾っがの制御端子（ＶＲＥＦＢＩＡＳ、ＶＢＰ、 ＶＧＰ、ＶＢＮ、ＶＢ）　も含まれ、ベースバンド増幅器の動作条件（バイアス 点）を設定するために使用される。

ベースバンド増幅器は、電圧電流変換器（ｖｏｌｔａｇｅ　ｔ。

ｃｕｒｒｅｎｔ　ｃｏｎｖｅｒｔｅｒ）および負荷抵抗器によって構成される。

ＦＥＴ　ＭＰ５．ＭＰ６は同一サイズおよび同一形状であることが望ましく、差 動相互コンダクタンス増幅器（ｄｉｆｆｅｒｅｎｔｉａｌ　ｔｒａｎｓｃｏｎｄ ｕｃｒａｎｃｅ　ａｍｐｌｉｆｉｅｒ）の入力を形成する。抵抗器ＲＩＯ，Ｒ１ ７も同一抵抗値であることが望ましい。デバイスＱＩＯ，Ｑｌ　１．ＭＰ７．Ｍ Ｐ８゜および抵抗器Ｒ８，Ｒ９は、２０μＡの定電流源を形成する。電圧ＶＢＰ 、ＶＧＰは、この電流源にバイアスを提供する。トランジスタＱ１４および抵抗 器Ｒ１１は、２０μＡの定電流源を形成する。同様に、トランジスタＱ１５およ び抵抗器Ｒ１２も２０μＡの定電流源を形成する。電圧ＶＢＮは、これらの２つ の電流源にバイアスを提供する。

トランジスタＱ１２．Ｑ１３．Ｑ１６．Ｑ６．および抵抗器Ｒ７，Ｒ１３は、２ つのレベル・シフタ（ｌｅｖｅｌｓｈｉｒｔｅｒ）を形成する。トランジスタＱ ６のベースは、電圧ＶＡＧにバイアスされ、トランジスタＱ１２のベース端子の 入力信号は、ＶＡＧに等しい値の休止電圧（ｑｕｉｅｓｃｅｎｔｖｏｌｔａｇｅ ）で前の受信機段階からＤＣ結合される。デバイスＱ５．Ｑ７．ＭＮＩ、ＭＮ２ ．ＭＮ３．および抵抗器Ｒ１゜Ｒ６は、電流源トランジスタＱ１４．Ｑ１５を線 形領域で動作させ続けるバイアス網（ｂｉａｓ　ｎｅｔｗｏｒｋ）を形成する。

トランジスタＱ５、ＭＮ３．Ｑ７を流れる電流は１ｏμＡに等しく、トランジス タＱ５のベースのバイアス電圧ＶＢによって設定される。休止バイアス条件下（ ＶＩＮ＝ＶＡＧ）では、デバイスＭＨＩ、ＭＮ２を流れる電流は同一であり、約 １０μＡに等しい。トランジスタＱ２．Ｑ３は、それらのベース端子を電圧ＶＲ ＥＦＢＩＡＳでバイアスする。デバイスＱｌ、Ｑ４は、それらのベース端子を電 圧■ＣＮＴＲＬでバイアスする。

電圧ＶＣＮＴＲＬが電圧ＶＲＥＦＢ　Ｉ　ＡＳより実質的に低い場合、トランジ スタＱｌ、Ｑ４は停止し、ベースバンド増幅器に電圧利得の減少が適用されない 。電圧ＶＣＮＴＲＬが高くなり、電圧ＶＲＥＦＢｆＡＳの値に近付くにつれて、 トランジスタＱｌ、Ｑ４はデバイスＱ２．Ｑ３から電流を取り去り始め、その結 果、ベースバンド増幅器の利得が減少する。ＦＥＴ　ＭＰＩ、ＭＰ２および抵抗 器Ｒ２゜Ｒ３は、第１組の電流ミラー（ｃｕｒｒｅｎｔ　ｍ１ｒｒｏｒ）を形成 する。ＦＥＴ　ＭＰ３．ＭＰ４および抵抗器Ｒ４，Ｒ５は、第２組の電流ミラー を形成する。デバイスＱ８．Ｑ９．Ｍ。

Ｎ４．ＭＮ５．ＭＮ６．Ｒ１４，Ｒ１５は、第３組の電流ミラーを形成する。こ れらの３組の電流ミラーの機能は、相互コンダクタンス増幅器の出力電流を負荷 Ｒ１６に差動的に印加することである。

増幅器の電圧利得（利得減少が無いとき）は、次式によって得られる。

Ａｖ＝Ｒ１６／　（Ｒ１０＋１／ｇｍ）ここで′ｇｍ”はデバイスＭＰ５の相互 コンダクタンスである。

第５図は、本発明による制御回路１１６　（第１図に示す）の概略図を示す。制 御回路１１６は、単位利得フォロア（ｕｎｉｔｙ　ｇａｉｎ　ｆｏｌｌｏｗｅｒ ）として接続された演算増幅器、電流基準、１組の電流ミラー、および補償回路 網によって構成される。単位利得フォロア増幅器は、バイポーラＱ１２〜Ｑ１７ ．ＭＯ５ＦＥＴ　ＭＰ７．ＭＰ８．抵抗器Ｒ４〜Ｒ１０，および補償コンデンサ Ｃ２によって構成される。

好適な実施例において、増幅器の最大出力電流源能力は、約２０μＡに設定され る。

制御回路１１６の電流基準部は、演算増幅器（バイポーラ・デバイスＱ１〜Ｑ５ ．ＭＯ３ＦＥＴ　ＭＰＩ、ＭＰ２゜抵抗器Ｒ１４〜Ｒ１９，および補償コンデン サＣ３によって構成される）１人力定電流源（デバイスＱ９．ＭＰ６゜および抵 抗器Ｒ１２によって構成される）、および調整回路網（ａｄｊｕｓ＋ｍｅｎｔ　 ｎｅｔｗｏｒｋ）　（を流源ＭＮ３．Ｑｌ　ｌ、Ｒ２１およびトランジスタＱＩ Ｏによって構成される）、出力ＦＥＴ　ＭＮＩ、および抵抗器Ｒ２０，Ｒ２２を 含む。

第５図の制御回路は、最初に演算増幅器の正の入力で抵抗器Ｒ２２に定電流を与 えることによって作動する。演算増幅器の出力は、出力デバイスのゲート端子に 結合され、出力デバイスのソース端子は演算増幅器の負の入力端子および抵抗器 Ｒ２０に結合される。演算増幅器はその２つの入力端子を同一値に維持するので 、第５図に“Ｉ　ｒｅｒ”と表示された所望の出力電流は、抵抗器Ｒ２２に対す る抵抗器Ｒ２０に比率によって設定される。調整回路網は、入力定電流源から、 第４図のベースバンド増幅器回路のトランジスタＱ２．Ｑ４に流れるベース電流 に等しい電流の量を引くために使用される。

ＭＯＳＦＥＴ　ＭＰ３．ＭＰ４．ＭＰ５．および抵抗器Ｒ１，Ｒ２，Ｒ３は、２ ：ｌ電流ミラーを形成する。これは、ベースバンド増幅器のＩ　５ｉｎｋ端子か らの電流を第５図の制御回路に反射（ｍｉｒｒｏｒ）するために用いられる。ト ランジスタＱ６．抵抗器Ｒ１３，およびダイオードＱ７．Ｑ８によって構成され る電流源は、ＭＯＳＦＥＴ　ＭＮ２のバイアス電圧を提供する。コンデンサＣ１ ，Ｃ４および抵抗器Ｒ１１は、回路の安定性を確保する補償回路網を形成する。

電圧ＶＢ、ＶＢＰ、ＶＧＰ、ＶＧＮ２．ＶＢＮは、回路電流源の適切なバイアス を設定する。

入力端子（ＶＡＧＣ）５０４は、受信機の整流回路から入力端子を提供し、ＶＡ ＧＣ電圧レベルは受信信号の太きさを示す。制御回路（ＶＣＮＴＲＬ）の出力端 子５０２は、ベースバンド増幅器１１４，１１８の利得制御電圧を提供する。次 に、電流基準（ＩＲＥＦ）の量は、ベースバンド増幅器１１４，１１８に適用さ れる最大利得減少を制御する基準バイアス電流（例えば、利得減少が固定される 点）を設定する。電流基準が高ければ高いほど、利得減少が固定される前のベー スバンド増幅器で起こりうる利得減少が大きくなる。再び、幾つかのバイアス点 端子５０６（ＶＢＰ、ＶＧＰ、ＶＧＮ２．ＶＢＮ、ＶＢ）が、制御回路の動作バ イアス・レベルを設定する。これらのバイアス点は、所望の動作特性によって決 定されるレベルに設定される。

第６図は、ＩＦ前置増輻器１５８およびベースバンド増幅器１１４，１１８に適 用される利得減少対ＶＡＧＣ電圧レベルのグラフを示す。ベースバンド増幅器１ １４，１１８の利得減少は、ＩＦ前置増幅器１５８に比べ、より高いＶＡＧＣｔ 圧で始まることが分かる。この特定の例では、ＩＦ前置増輻器１５８の利得減少 は、約３．４ボルトである第１閾レベル６０２で始まるのに対し、ベースバンド 増幅器１１４，１１８の利得減少は、約３．５２５ボルトに設定された第２閾レ ベル６０４で始まる。制御回路１１６は、変形ＶＣＮＴＲＬｉＣＮＴＲＬｉ圧入 ベルド増幅器１１４．１１８ｉこ印加することによって、ベースバンド増幅器の 利得が減少し始めるときを、ＩＦ前置増幅器で利得の減少が起きるときに比較し て制御する。

また、制御回路１１６に与えられるバイアス基準電流（第５図のＩＲＥＦ）の量 は、ベースバンド増幅器１１４（または、増幅器１１８）で利得の減少がそれ以 上なくなるレベルを設定する。予め決められた利得減少制限閾レベルである点６ ０６は、この特定の例では、制限回路１１６がベースバンド増幅器１１４，１１ ８の利得減少を約２９ｄＢ（デシベル）に固定することを示す。

任意の段階に利得制御が適用されるときを（点６０２゜６０４で示すように）第 ２段階に利得制御が適用されるときに関連して制御し、また第２段階（点６０６ ）に適用される最大利得減少を制御することによって、本発明は、２つの無線装 置が相互に近接した位置で交信する場合のように、大受信信号条件下（ｕｎｄｅ ｒ　ｌａｒｇｅ　ｒｅｃｅｉｖｅｄ　ｓｉｇｎａｌｃｏｎｄｉｔｉｏｎ）におけ る受信機の信号対雑音比を最適化することができる。

第７図は、第１図の受信機における総システム利得減少対ＶＡＧＣ電圧レベルを 示す。第７図は、第６図に示す２つの利得減少線を結合したものである。　。

要約すると、本発明は、簡単かつ効率的な方法で多段階の受信機列（ｒｅｃｅｉ ｖｅｒ　ｓｔｒｉｎｇ）で利得を制御することを可能にする。異なる利得制御段 階の利得を相互に関連して差動的に制御することによって、より優れた受信機性 能の最適化を達成することができる。制御回路１１６は、第２利得調整段階（ベ ースバンド増幅器１１４，１１８）に適用される利得制御（この場合は、利得減 少）の最大量を制御することもできる。好適な実施例において２段階の利得制御 （ＩＦ前置増輻器１５８を第１段階、ベースバンド増幅器１１４，１１８を第２ 段階とする）だけを示したが、それ以上の利得制御段階を使用し、相互に関連し て制御することが可能である。さらに、制御回路１１６および個々の利得制御段 階は、各段階の利得減少くまたは、利得の増加）の量を制御するために、ＶＡＧ Ｃ電圧を動的に制御するマイクロプロセッサまたは他の同様の制御装置を備える ことができる。（第６図の６０６で示したように）任意の特定の段階で可能な利 得制御の量を制限することも、好適な実施例において示すように固定するか、あ るいは動的に制御することが可能である。

第６図 第７図

Claims (13)

【特許請求の範囲】
1. １．入力信号を受信するための入力端子を有する第１利得調整段階であって、前 記第１利得調整段階によって入力信号に提供される利得の量を利得制御信号に応 答して調整する前記第１利得調整段階； 前記入力信号をさらに増幅するために前記第１利得調整段階に結合された第２利 得調整段階；および前記利得制御信号に応答して前記第２利得調整段階に変形利 得制御信号を提供し、前記変形利得制御信号のレベルによって前記第２利得調整 段階の利得を調整する制御手段であって、前記利得制御信号が予め決められた利 得減少制限閾レベルに達すると、前記第２利得調整段階に適用される利得減少の 最大量を制限する制限手段をさらに有する前記制御手段； によって構成されることを特徴とする自動利得制御回路。
2. ２．前記第１利得調整段階は、前記利得制御信号が第１閥レベルに達するとその 利得を減少し始め、前記第２利得調整段階は、前記利得制御信号が第２閾レベル に達するとその利得を減少することを特徴とする請求項１記載の自動利得制御回 路。
3. ３．前記第２閾レベルが前記第１閾レベルより大きくなることにより、前記第１ 利得調整段階が、前記第２利得調整段階より低い利得制御信号レベルにおいて、 利得を減少し始めることを特徴とする請求項２記載の自動利得制御回路。
4. ４．前記第１利得調整段階が中間周波数（ＩＦ）前置増幅器によって構成される ことを特徴とする請求項２記載の自動利得制御回路。
5. ５．前記第２利得調整段階が少なくとも１つのベースバンド増幅器によって構成 されることを特徴とする請求項４記載の自動利得制御回路。
6. ６．第１および第２利得調整段階；および前記第１および第２利得調整段階に結 合され、利得制御信号に応答して変形利得制御信号を前記第２利得加減段階に提 供し、前記変形利得制御信号のレベルによって前記第２利得調整段階の利得を調 整する制御手段であって、前記利得制御信号が予め決められた利得減少制限閾レ ベルに達すると、前記第２利得調整段階に適用される利得減少の最大量を制限す る制限手段を有する前記制御手段；によって構成されることを特徴とする受信機 。
7. ７．前記第２利得調整段階がベースバンド増幅器によって構成されることを特徴 とする請求項６記載の受信機。
8. ８．前記第１利得調整制御段階の利得が前記利得制御信号によって制御され、前 記第１利得調整段階は前記利得制御信号が第１閾レベルに達するとその利得を減 少し始め、前記第２利得調整段階は前記利得制御信号が第２閾レベルに達すると その利得を減少することを特徴とする請求項６記載の受信機。
9. ９．入力信号を受信するための入力端子を有する第１利得調整段階； 前記第１利得制御段階によって前記入力信号に提供される利得の量を利得制御信 号に応答して調整する前記第１利得調整段階に結合された第２利得調整段階；前 記利得制御信号に応答して前記第２利得調整段階に変形利得制御信号を提供し、 前記変形利得制御信号のレベルによって前記第２利得調整段階の利得を調整する 制御手段であって、前記利得制御信号が予め決められた利得減少制限閾レベルに 達すると、前記第２利得調整段階に適用される利得減少の最大量を制限する制限 手段をさらに有する前記制御手段； によって構成されることを特徴とする受信機。
10. １０．前記第１利得調整段階は前記利得制御信号が第１閾レベルに達するとその 利得を減少し始め、前記第２利得調整段階は前記利得制御信号が第２閾レベルに 達するとその利得を減少することを特徴とする請求項９記載の受信機。
11. １１．前記第２閾レベルが前記第１閾レベルより大きくなることにより、前記第 １利得調整段階が、前記第２利得調整段階より低い利得制御信号レベルで、利得 を減少し始めることを特徴とする請求項１０記載の受信機。
12. １２．入力信号を受信するための入力端子を有する前置増幅器； 前記前置増幅器によって提供される利得の量を利得制御信号に応答して調整する 前記前置増幅器に結合されたベースバンド増幅器；および 前記利得制御信号に応答して変形利得制御信号を前記ベースバンド増幅器に提供 し、前記変形利得制御信号のレベルによって前記ベースバンド増幅器の利得を調 整する制御手段であって、前記ベースバンド増幅器に適用される利得減少の最大 量を制限する制限手段をさらに有する前記制御手段； によって構成されることを特徴とする受信機。
13. １３．前記制限手段は、前記利得制御信号が予め決められた利得減少制限閾レベ ルに達すると前記ベースバンド増幅器に適用される利得減少の最大量を制限し、 それによって前記前置増幅器でさらなる受信機の利得減少が起きないようにする ことを特徴とする請求項１２記載の受信機。