JPH0750801B2 - 同じ電子部品のアレーで混成回路装置を作製する方法 - Google Patents

同じ電子部品のアレーで混成回路装置を作製する方法

Info

Publication number
JPH0750801B2
JPH0750801B2 JP30124890A JP30124890A JPH0750801B2 JP H0750801 B2 JPH0750801 B2 JP H0750801B2 JP 30124890 A JP30124890 A JP 30124890A JP 30124890 A JP30124890 A JP 30124890A JP H0750801 B2 JPH0750801 B2 JP H0750801B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive
led
array
leds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30124890A
Other languages
English (en)
Other versions
JPH03160768A (ja
Inventor
ライモント・フライ
フレディ・グラウス
フレディ・ホイスレル
イユルク・シュタインマン
Original Assignee
エーリコン‐コントラベス・アクチエンゲゼルシヤフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーリコン‐コントラベス・アクチエンゲゼルシヤフト filed Critical エーリコン‐コントラベス・アクチエンゲゼルシヤフト
Publication of JPH03160768A publication Critical patent/JPH03160768A/ja
Publication of JPH0750801B2 publication Critical patent/JPH0750801B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、混成（ハイブリッド）電子回路装置を作製
する技術分野に関し、電子機能部品を非常に高密度実装
したマトリックス状の装置（アレー）を作製する方法に
関する。
〔従来の技術〕
混成回路装置を作製する従来の方法は、個々の電子機能
部品を含むチップを、主に導線パターンを付けたセラミ
ックス板の基板に貼り付けている。接着剤としては、例
えば銀を混ぜたエポキシ硬化樹脂を使用し、この樹脂が
同時にパターン導線とチップ間の導線接続を与える。こ
の接着接続が種々の要請を機械的にも電気的にも保証す
るには、それに合った接着剤を使用し、接着時にチップ
を軽く押圧する必要がある。その場合、特に例えば個々
の発光ダイオードのような非常に小さいチップを処理す
るのに、接着剤がチップの下で横方向に少し押し出され
得る。予め押し付けた接着剤の膨らみが隣のパターン導
線、または隣のチップの接着剤に接触すると、望ましく
ない電気接続が生じる。この状況を防止するため、隣の
パターン導線や隣のチップも予想される接着剤の膨らみ
で与えられる最小相互間隔を有するか、あるいは過剰な
接着剤を次の工程で除去する配慮が必要である。何れの
場合でも、達成可能な実装密度が制限される。
全て同じ機能素子のアレーを作製するには、通常モノリ
シック集積法が使用される。つまり、全ての機能ユニッ
トを所望の配列と実装密度を有するチップを作製する。
電子記憶回路は周知のようにこの方法で作製されるる。
モノリシック集積を行うと、高密度実装が可能になる。
しかし、このモノリシック集積が生産量と収益性に関し
て妥当であれば、有用な機能ユニットを高生産量で作製
でき、実際に望まれる非常に高い実装密度が与えられ
る。多くのエネルギと、それ故に物理的理由から比較的
広い面積を要するチップに対して、モノリシックに集積
したブロックを作製する場合、生産量が少なすぎて収益
性がない。多くの場合、使用すべき材料や作製方法も集
積に単に適していると言えない。
この状況は、今日、主として個々のLEDを基板に貼り付
けて作製されるGaAsの発光ダイオードのアレー（GaAsLE
D）で特に見受けられる。この場合、達成可能な実装密
度は先ず組立方法の問題にある。LEDは、人間の目に好
ましい照明密度に対して例えば0.25×0.25×0.18mmの寸
法を有する。このような小さな素子には、接着剤を実用
上素子の全載置面に塗布することを強いている。何故な
ら、そうでない限り確実な固定が保証できないからであ
る。接着剤のスポットを正しく配量して正確に位置決め
する場合でも、LEDの載置に接着剤の一部がLEDの下で横
に押し出され、この接着剤のスポットを余計な作業工程
で除去しないなら、LEDに占有面積が載置面積の二倍に
もなり得る。最近の技術では1mmの実装網目、つまりmm2
当たり１個のLEDを有するLEDアレーを作製できる。
今日流用されている方法で作製されたLEDアレーでは、
実装密度が低いため、高々表面の４分の１しか有効発光
面となっていない。従って、このようなLEDアレーで表
示される画像は、人間の目で発光点から明確なものとし
て確認でず、高度な要求を満たしていない。高実装密度
のGaAsLEDのアレーは、画質がより高く、より小さい構
造寸法やより高い分解能の表示を可能にするので好まし
いものである。
〔発明の課題〕
この発明の課題は、モノリシック集積法の利点（特に高
実装密度が可能である）と個々のチップの加工処理の利
点（特に不良機能素子を排除する）を互いに統合する、
アレーの作製方法を提示することにある。
〔課題を解決する手段〕
上記の課題は、この発明により、機能素子４を導電接着
剤６で基板１の上に接着し、望ましくない電気接触部を
機械的に切り離し、素子を配置する領域を形成するた
め、基板１の上で機能素子４の間に遮断手段3,9を配置
し、接着時に発生する遮断手段3,9の上に延びる電気接
触部を遮断手段3,9の中まで進む機械的な切断部分７で
切り離し、マトリックス状あるいはグループ状の機能素
子４を有する混成電子回路を基板１の上に高密度で作製
する方法により解決されている。
この発明による他の有利な構成は、特許請求の範囲の従
属請求項に記載されている。
〔実施例〕
この発明による方法の主要な特徴は、チップを導電接着
剤で貼付ける導線パターンの間を遮断手段で互いに分離
している点にある。これ等の遮断手段はチップの下で予
め押圧した接着剤のスポットと隣の導線パターンまたは
隣のチップの接着剤のスポットの間で接触が生じる可能
性を制限する。それにも係わらず、そのような接触が稀
に生じる場合には、遮断手段により非常に狭い中間空間
で通常により、後から接着剤を分離することができる。
この発明による方法を特定のGaAsLEDアレーを作製する
例に付いて説明する。このアレーは寸法0.25×0.25×0.
18mmの128×128個の市販GaAs発光ダイオードの正方形で
構成されている。網目の間隔は0.33mmである。つまり、
LEDの間の間隔は平均0.08mmである。基板は、マトリッ
クスの列を形成する幅が0.28mmで、間隔が0.05mmの128
本の平行な導線パターンが付けたセラミックス製の基板
である。これ等の導線パターンの各々は、例えば銀を混
ぜたエポキシ樹脂のような導電接着剤で128個のLEDが接
着されている。それぞれ128個のLEDの列状の導電接続が
LEDの基板に対向する表面上に延びている。そのため、L
EDはその表面に多点接着または一層接続法で列状にボン
ド通路を有する。
このLEDアレーを従来の方法で作製するなら、LEDを付け
る時、LEDの下で予め押圧された接着剤で形成された、
パターン導線の間の僅か0.05mmの中間空間の上で避けが
たい導電接続が生じる。このような短絡を防止するた
め、少量の接着剤を使用れば、接着剤はLEDの全面に分
布しなく、強度が不充分である。短絡を後で補修するに
は、接着剤を基板のセラミクッス材料まで一緒に削り取
る必要がある。しかし、充分な寿命で銀エポキシやセラ
ミクッスを削り出せる市販の工具がない。更に、接着剤
を汚しLEDに損傷を与える恐れが生じる。
上記のLEDアレーに対するこの発明による作製方法は、
以下の５つの主工程で進行する。
1.セラミックス基板の上面でパターン導線の間に遮断手
段を取り付ける。
2.LEDを順次パターン導線の上に貼り付ける。
3.個々のパターン導線の抵抗値を測定してパターン導線
の間の導電接続を確認する。この工程を他の実施例では
省略することもできる。
4.導電接続が生じた隣のパターン導線を通常の手段で機
械的に切り離す。工程３を用いない実施例では、全ての
導線パターンの間で切離を行う。これは、短絡したパタ
ーン導線の経費のかかる局在化を行うことになる。
5.パターン導線をもう一度短絡に関して（他の実施例で
は最初に）検査する。稀な場合、未だ短絡があり、他の
原因が接着剤の割れでもあり得るので、このアレーは不
良品である。
6.LEDを基板に対向する上側で列状に接続する。
この発明による方法の第一工程では、第１図でそれぞれ
欄ＡとＢに示す二つの実施例を利用できる。
A:光化学的方法で、基板１の上でパターン導線の２間に
約0.05×0.05mmの断面の障害物３を付ける（第1A1図を
参照）。この障害物の材料は電気絶縁性であり、機械加
工に対して硬化した接着剤にできる限り似ているべきで
ある。例えば、障害物の材料としてポリイミドが適して
いる。
B:基板材料を削り出して、パターン導線の間に約0.05mm
の幅で0.05mmの深さの溝９を掘る（第1B1図を参照）。
この発明による方法の第二工程では、遮断手段の間でパ
ターン導線の上に順次LED4を貼付ける。導電接着剤６と
しては、例えば銀を混ぜたエポキシ樹脂を使用する。エ
ポキシ接着剤の硬化時間が比較的長くても、この接着剤
を少量、急速に硬化あるいは乾燥させるので、斑点状の
少量を置いた直後に部品を差し込む必要がある。換言す
れば、接着剤のスポットを付け、LED4を載置すること
を、各LEDに繰り返す必要がある。LEDを押圧すると、接
着剤が横からはみ出し、障害物とLEDの間で堰止められ
るか、あるいは最悪の場合この障害物を乗り越える（第
1A2図を参照）。この接着剤の淀みは載置精度や他の加
工工程で問題となるので、微妙な場合には溝９付きの他
の基板を使用すると有利である。基板のパターン導線の
間に溝９がある場合、LEDの下で予め押圧された接着剤
は盛り上がり、または粒となって溝の隅で硬化する。量
が多い場合、硬化樹脂の凝集力と表面張力のため溝９が
橋絡し、接着剤が溝９の底に到達しない（第1B2図を参
照）。
この発明による方法の第三の工程では、個々のパターン
導線の抵抗を測定する。抵抗値が少なすぎるパターン導
線は隣のパターン導線と導電接続し、次の工程で切り離
す必要がある。
この発明による方法の第四の工程では、短絡したパター
ン導線のみ、あるいは（他の実施例で）全てのパターン
導線を約0.03mmの幅の切断部７で互いに切り離す。これ
等の切断部は、約0.03mmまでの深さの絶縁材料の障害物
の場合、障害物に切れ目を入れる（第1A4図を参照）、
約0.04mmまでの溝の場合、溝に切断を入れる（第１図の
部分B4を参照）。両方の場合、基板の硬いセラミックス
材料を切断しないので、この切断を市販のフライスの刃
で行える。何故なら、切断すべき材料が、例えばエポキ
シ樹脂（接着剤）とポリイミド（障害物）であるからで
ある。このような柔らかい材料に対して数百ミリメート
ルの幅のフライスの刃は作製可能で、強度のため0.05mm
の幅より狭い溝を掘ることができない基板の硬質セラミ
ックスを切削するフライスの刃に比べて、経済的に使用
するのに充分長い寿命を有する。
この発明による方法の第五工程では、アレーを検査して
不良品を取り除く。
この発明による方法の第六工程では、LEDを列状に互い
に接続する。この工程には、二つの実施例ＣとＤを利用
できる。
C:LEDは（基板に対向する）表面上に正方形の接触層５
を有する。この層を通常のボンデイング法でボンデング
・ワイヤ８に接続する（第1A5図と第1B5図を参照）。ボ
ンンデイング点はLEDの表面の約1/4の大きさにする必要
がある。何故なら、所要電流強度と機械的強度に対して
一定の線径をが必要で、超音波ボンデイングの時、ボン
デイング・ワイヤを約0.05mmに押し潰すからである。こ
の場所以外に接触箇所を二つの接続端子と、更に予備接
続端子も設けると有利である。その外、望ましい電流分
布が生じるように、接触箇所を設ける。LEDの表面上の
接触面の形状には、例えば第２図に示す可能性がある。
接触面とボンデイング・ワイヤはLEDの発光面の一部を
覆うので、発光能力が低減する。第2c図に示す片側の周
囲の接触層は発光面に最も少ない影響を与えるので望ま
しい。発光面の影響はLEDの側面とこの側面に沿って張
り巡らすボンデイン・ワイヤへの接触面で防止される。
しかし、この技術は通常の手段を用いる描画技術上の理
由により実現できない。基板上で各LEDを個々に接続す
ることもLEDの発光面をより多く開放させるが、装置が
密である場所がないので不可能である。
D:LEDの片側の周囲の接触面（第2c図を参照）は、層接
続で互いに接続している。他の実施例では、種々の材料
の膨張係数が異なると言う問題に特に注意する必要があ
る。層接続を行うには、第３図に示す以下の工程が必要
である。
−電気絶縁性の透明材料10を装着した基板に、例えばポ
リイミドをモールドする（第3a図参照）。
−光化学的方法で128本の平行な溝11を接触層の上に形
成する（スパッタリング）（第3b図参照）。
−アレー表面にアルミニウム層12を被覆する（第3c図参
照）。
−溝の間のアルミニウム層をエッチング除去する。その
結果、接触点の上やそれ等の間にのみ、フォトレジスト
13で被覆されたアルミニウムの層接続部が残る（第3d図
参照）。
今まで説明したこの発明による全作製方法の他の実施例
では、個々の機能素子、例えばLEDの代わりに、同じま
たは異なった大きさを有する多数の機能素子の集積ブロ
ックを加工処理している。この方法の実施例は、第４図
に図示してある。ウェーハ上にアレーと同じ間隔、例え
ば網目間隔0.33mmで機能素子を作製すると仮定する。こ
えはLEDの場合、何ら困難なく実現できる。フェーハ上
の有用なLEDの収率が約100％であるとすると、所望のア
レーに相当する（例えば、128×128個のLED）のウェー
ハ部分を直接ウェーハから切り出し、基板上に組み込
む。そして、多数の個別LEDの問題のある組立が省け
る。しかし、ウェーハ上で欠陥のあるLEDは避けがたい
ので、100％有用なLEDのブロック状にしたチップをウェ
ーハから切り出し、そのようなチップにして基板上に載
置する部分的に集積する方法が提示されている。ブロッ
ク（チップ）の大きさは好ましくはｍ×ｎ個のLEDで、
その場合ｍとｎは２の羃数であるか、あるいは作製する
アレーの横長さの整数分の１であると有利である（第4a
図のｍ＝4,n＝２のブロックを参照）。ブッロクの大き
さは適当な統計モデルで決定する。従って、不良LEDの
分布に応じてウェーハを最適に利用できる。場合によっ
ては、一個のブロック内に最大数の不良素子を許すこと
もできる。
組込接続部でブロック、例えばLEDのブッロクを組み立
てるには、最外側のLEDに対してのみ接着剤で基板上の
パターン導線を橋絡する必要がある。それ程大きくない
ブッロクでは、ブロックは強度的にも充分である。個々
の素子を組み込む時のように、この発明による方法の上
記実施例でも、接着剤でパターン導線の間が短絡する恐
れがある。個々のLEDを加工する方法の場合のように、
ここでも基板を適当に準備できるので、このような短絡
を後で簡単に除去できる。基板のパターン導線の間の遮
断手段として溝を用いるこの実施例は、ただブロックを
加工するために利用できる。何故なら、基板の表面がブ
ロックの組立のため平坦でなくてはならないからであ
る。
ブロックの個々のLEDは、基板上でパターン導線の方向
に貼り付けた後、LEDの厚さの全部または少なくとも90
％まで切り離する必要があり（第4b図参照）、こうして
電流の導入をマトリックスの個別部品に狙い通りに分散
させることができる。全体を切り離すと有利である。何
故なら、必要なフライス切断が同じ作業工程で基板の溝
９まで行えので（第4c図参照）、同時に存在し得る全て
の短絡部も切り離すからである。ブロックを組み込み、
パターン導線に平行に切り離す場合、個々の部品の組込
で生じたアレーと同じようにこのアレーを更に処理す
る。
ブロック組立を用いてアレーを作製する利点は、任意の
形状と大きさのアレー、特に直線状アレーを作製でき、
簡単な組立により単一チップ組立で得られるよりももっ
と高密度の網目が得られる点にある。
この発明による方法で作製されるLEDアレーは、その高
密度実装のおかげで、より高画質の非常に小さい表示器
に加工できる。小ささと画質の利点を表示部全体に完全
に移すために、基板は下側にもパターン導線を有し、こ
れ等のパターン導線が上側のパターン導線に直交し、LE
Dの上側のボンデイング・ワイヤに平行に延びると有利
である。これ等のパターン導線はマトリックスの縁でLE
Dの表面の接続導線または層接続部に接続している。こ
のような配置によって、マトリックスの両面から電流を
供給できる。つまり、或る列でボンデイング・ワイヤが
不良であっても、全体の列に電流を供給できる。基板の
両側に給電接続端子を設けると、他の回路を比較的簡単
に接続できる。駆動電子回路を似たような基板の上にLE
Dアレーの下側で少しずらして取り付けると有利で、こ
れによって非常にコンパクトな構造となる。非常にコン
パクトな構造を有する表示部、例えば兵器システムの照
明誘導情報の表示器として採用すると有利である。何故
なら、この表示部を人間工学的に照準器具の視界中で減
光できるからである。
〔発明の効果〕
この発明による方法は（モノリシック集積法を使用しな
い）通常の方法よりも実装密度に対してかなり上限を高
めている。何よりも、部品の下で押圧される接着剤のス
ポットが実装密度に及ぼす影響を相当低減するので、実
装密度は前記素子の縁の不規則性および達成可能な位置
決め精度にしか依存しない。上記の方法は通常の材料と
補助手段を用いて実行できる。この方法は、アレーを作
製する出来る限り多種のチップに適用できる。有用な機
能素子に対して生産量が少なく、不良品率が高いためモ
ノリシック集積法で作製されないアレーに対して、上記
の方法はモノリシック集積法に起因する個々のブロック
の機能素子を、個々の部品に分解することなく、更に加
工処理できる可能性を提供する。例えば、この方法によ
ってGaAsLEDまたは他の部品のアレーを、実装密度間隔
0.33mm、即ちmm2当たり９個のLEDと同じ程度で作製でき
る。
【図面の簡単な説明】
第1A1,1A2,1A4,1A5図および第1B1,1B2,1B4,1B5図、それ
ぞれ実施例Ａと実施例Ｂに対応するこの発明による方法
の個別工程での製品の模式図。 第2a,2b,2c,2d図、基板側のLEDの側面上での接触面の種
々の形状を示す模式平面図。 第3a,3b,3c,3d図、基板側のLEDの側面上で層接続を行う
個別工程での製品の模式図。 第4a,4b,4c図、LEDブロックのアレーを作製する模式
図。 図中参照符号： １……基板、２……パターン導線、３……障害物、４…
…LED、６……接着剤、７……フライス切断部分、９…
…溝、10……絶縁透明材料、11……窪み、12……アルミ
ニウム層、13……フォトレジスト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イユルク・シュタインマン スイス国、ウアーレンシュタット、カルヴ ィンツァ（番地なし) (56)参考文献 特開 昭56−132381（ＪＰ，Ａ) 特開 昭60−187070（ＪＰ，Ａ)

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】機能素子（４）を導電接着剤（６）で基板
    （１）の上に接着し、望ましくない電気接触部を機械的
    に切り離し、マトリックス状あるいはグループ状の機能
    素子（４）を有する混成電子回路を基板（１）の上に高
    密度で作製する方法において、素子を配置する領域を形
    成するため、基板（１）の上で機能素子（４）の間に遮
    断手段（3,9）を配置し、接着時に発生する遮断手段
    （3,9）の上に延びる電気接触部を遮断手段（3,9）の中
    まで進む機械的な切断部分（７）で切り離すことを特徴
    とする方法。
  2. 【請求項２】遮断手段は基板（１）の上で隣合ったパタ
    ーン導線の間に装着されることを特徴とする請求項１に
    記載の方法。
  3. 【請求項３】基板上に遮断手段（３）として延びる盛り
    上がり部は、機械加工に関して特性が接触部として使用
    される接着剤（６）とできる限り似ている電気絶縁材料
    で構成されることを特徴とする請求項２に記載の方法。
  4. 【請求項４】接触部用の接着剤（６）としては、銀を混
    ぜたエポキシ樹脂を、また盛り上がり部を形成するため
    ポリイミド樹脂を使用することを特徴とする請求項３に
    記載の方法。
  5. 【請求項５】遮断手段としては基板（１）に溝（９）を
    付けることを特徴とする請求項２に記載の方法。
JP30124890A 1989-11-09 1990-11-08 同じ電子部品のアレーで混成回路装置を作製する方法 Expired - Lifetime JPH0750801B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH4068/89-1 1989-11-09
CH406889 1989-11-09

Publications (2)

Publication Number Publication Date
JPH03160768A JPH03160768A (ja) 1991-07-10
JPH0750801B2 true JPH0750801B2 (ja) 1995-05-31

Family

ID=4269222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30124890A Expired - Lifetime JPH0750801B2 (ja) 1989-11-09 1990-11-08 同じ電子部品のアレーで混成回路装置を作製する方法

Country Status (5)

Country Link
US (1) US5125153A (ja)
EP (1) EP0427052B1 (ja)
JP (1) JPH0750801B2 (ja)
AT (1) ATE87767T1 (ja)
DE (1) DE59001120D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6099959A (en) 1998-07-01 2000-08-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
EP1180918B1 (en) * 2000-08-16 2010-01-27 Ericsson AB Method for dispensing adhesive on a circuit-board carrier member and circuit-board provided thereby
ATE535009T1 (de) * 2002-05-08 2011-12-15 Phoseon Technology Inc Hocheffiziente halbleiter-lichtquelle sowie verfahren zu deren verwendung und herstellung
JP4915670B2 (ja) * 2007-08-28 2012-04-11 パナソニック株式会社 発光装置
JP4844506B2 (ja) * 2007-08-28 2011-12-28 パナソニック電工株式会社 発光装置
US8664674B2 (en) 2007-08-28 2014-03-04 Panasonic Corporation Light emitting diode device preventing short circuiting between adjacent light emitting diode chips
US9255686B2 (en) 2009-05-29 2016-02-09 Cree, Inc. Multi-lens LED-array optic system
WO2011133973A1 (en) * 2010-04-23 2011-10-27 Cree, Inc. Light emitting device array assemblies and related methods
KR20120082714A (ko) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 발광소자용 접착필름 및 이를 이용한 발광다이오드 패키지 제조방법
US9401103B2 (en) 2011-02-04 2016-07-26 Cree, Inc. LED-array light source with aspect ratio greater than 1
KR101378012B1 (ko) * 2012-03-14 2014-03-24 삼성전자주식회사 멀티 어레이형 초음파 프로브 장치 및 멀티 어레이형 초음파 프로브 장치의 제조 방법
WO2013152201A1 (en) * 2012-04-06 2013-10-10 Cree, Inc. Led-array light source with aspect ratio greater than 1
DE102015119653A1 (de) * 2015-11-13 2017-05-18 Osram Opto Semiconductors Gmbh Modul für eine Videowand

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2435883A1 (fr) * 1978-06-29 1980-04-04 Materiel Telephonique Circuit integre hybride et son procede de fabrication
US4343833A (en) * 1979-06-26 1982-08-10 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing thermal head
JPS56115553A (en) * 1980-02-18 1981-09-10 Fujitsu Ltd Method of mounting integrated circuit
JPS56132381A (en) * 1980-03-22 1981-10-16 Tokyo Shibaura Electric Co Method of manufacturing display unit
US4843035A (en) * 1981-07-23 1989-06-27 Clarion Co., Ltd. Method for connecting elements of a circuit device
JPS60140153A (ja) * 1983-12-28 1985-07-25 Toshiba Corp 超音波探触子の製造方法
JPS60187070A (ja) * 1984-03-06 1985-09-24 Toshiba Corp 半導体発光装置
JPS61168232A (ja) * 1985-01-21 1986-07-29 Oki Electric Ind Co Ltd 半導体素子のダイスボンデイング方法
JPS6226879A (ja) * 1985-07-29 1987-02-04 Toshiba Corp 金属蒸気レ−ザ発振管
US4845405A (en) * 1986-05-14 1989-07-04 Sanyo Electric Co., Ltd. Monolithic LED display
DE3621796A1 (de) * 1986-06-30 1988-01-07 Siemens Ag Verfahren zur verbesserung der nebensprechdaempfung bei einer optisch-elektronischen sensoranordnung
US4978811A (en) * 1988-04-01 1990-12-18 The Dow Chemical Company Process for hydrolysis of ortho-aromatic di-aryl ethers
JPH0793391B2 (ja) * 1988-09-14 1995-10-09 松下電工株式会社 半導体パッケージの封止枠の装着方法

Also Published As

Publication number Publication date
JPH03160768A (ja) 1991-07-10
DE59001120D1 (de) 1993-05-06
ATE87767T1 (de) 1993-04-15
US5125153A (en) 1992-06-30
EP0427052A1 (de) 1991-05-15
EP0427052B1 (de) 1993-03-31

Similar Documents

Publication Publication Date Title
JP3227295B2 (ja) 発光ダイオードの製造方法
JP2514305B2 (ja) ３次元電子パッケ―ジ装置及びその製造方法
JPH0750801B2 (ja) 同じ電子部品のアレーで混成回路装置を作製する方法
US3838984A (en) Flexible carrier and interconnect for uncased ic chips
US7312103B1 (en) Method for making an integrated circuit substrate having laser-embedded conductive patterns
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
CN108701434B (zh) 视频墙模块和用于生产视频墙模块的方法
DE59706411D1 (de) Chipmodul und verfahren zur herstellung eines chipmoduls
US5358826A (en) Method of fabricating metallized chip carries from wafer-shaped substrates
DE10209922A1 (de) Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
US6479894B2 (en) Layout method for thin and fine ball grid array package substrate with plating bus
US5250470A (en) Method for manufacturing a semiconductor device with corrosion resistant leads
US5884396A (en) Transfer flat type ball grid array method for manufacturing packaging substrate
JPH05206367A (ja) 直接配分配線システム
US6729001B2 (en) Method for making a sonoprobe
TWI824863B (zh) 元件基板及其製造方法
US5870128A (en) Light-emitting device assembly having in-line light-emitting device arrays and manufacturing method therefor
US6278618B1 (en) Substrate strips for use in integrated circuit packaging
KR100346899B1 (ko) 반도체장치 및 그 제조방법
EP1367645A3 (en) Semiconductor device and manufacturing method thereof
US6830496B2 (en) Method of fabricating light emitting diode device with multiple encapsulants
US8461675B2 (en) Substrate panel with plating bar structured to allow minimum kerf width
US20020081769A1 (en) Method of fabricating semiconductor device
US6153926A (en) Semiconductor device
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production