JPS61168232A - 半導体素子のダイスボンデイング方法 - Google Patents

半導体素子のダイスボンデイング方法

Info

Publication number
JPS61168232A
JPS61168232A JP60007464A JP746485A JPS61168232A JP S61168232 A JPS61168232 A JP S61168232A JP 60007464 A JP60007464 A JP 60007464A JP 746485 A JP746485 A JP 746485A JP S61168232 A JPS61168232 A JP S61168232A
Authority
JP
Japan
Prior art keywords
semiconductor element
photoresist
die
frame
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60007464A
Other languages
English (en)
Inventor
Koji Yamakoshi
山越　晃次
Kazuaki Uemura
植村　和昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60007464A priority Critical patent/JPS61168232A/ja
Publication of JPS61168232A publication Critical patent/JPS61168232A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ホトプリンタにおけるＬＥＤアレーなと半
導体素子のダイスボンディング方法に関する。
（従来の技術） 従来、半導体素子のダイスボンディングは、Ｓｅｍ１ｃ
ｏｎｄｕｃｔｏｒ　Ｗｏｒｌｄ　（３）　（１９８４）
　Ｐ８２−８７に記載されるように、パターン認識法あ
るいは機械的方法による位置決めに加えて、Ａｕ−８ｔ
の共晶せたは導電性樹脂を用いてスクラブを行うやり方
と、ハンダクリームや接着剤を用いて行うやり方などが
一般的な方法であった。
（発明が解決しようとする問題点） しかるに、上記従来の方法の特にハンダクリームを用い
る方法では、リフロー炉による加熱時（この加熱により
ハンダクリームが溶解する）に半導体素子が動き、位置
決め精度が悪化する欠点があった。
（問題点を解決するための手段） この発明は上記問題点を解決するため、基板上にホトレ
ジストの枠を作り、その中でハンダクリームを用いて半
導体素子を基板に接合させる。
（作用） このようにすると、リフロー炉による加熱時、ホトレジ
ストの枠によシ半導体素子の動きが規制されるので、半
導体素子の位置決め精度が悪化することがなくなる。
（実施例） 以下この発明の一実施例を図面を参照して説明する。一
実施例は、ホトプリンタにおけるＬＥＤアレーを基板上
にダイスポンディングする場合である。
第１図（ａ）（平面図）および第１図（ｂ）　（（ａ）
のｂ−す線断面図）において、■は、表面にＡｕなどで
電極パターン２を形成した基板であり、まず、この基板
１上にホトレジストを２０〜３０μ厚に塗布し、恒温槽
にてプリベークする。次に、ガラスマスクを用いた露光
、現像さらにはボストベースを前記ホトレジストに対し
て実施することにより、図に示すようにホトレジストの
枠３を形成する。
この時、ホトレジスト枠３は、ＬＥＤアレーの素子数分
だけ、隣接する一辺を共通にして一直線上に形成される
。まだ、枠内部の間隔は、ＬＥＤアレーの素子間間隔と
等しくされる。しかる後、メタルマスクを用いてハンダ
クリーム４を各ホトレジスト枠３内に印刷する。その後
、ピッカーにてＬＥＤアレーの各素子５をホトレジスト
枠３内に並べ、次にリフロー炉にで加熱する。すると、
ハンダクリーム４が溶解し、ＬＥＤアレーの各素子５が
基板１、詳しくは電極パターン２にハンダ接合される。
この時、ＬＥＤアレーの各素子５の動きはホトレジスト
枠３で規制されるので、各素子５の位置がずれることは
なくなる。
（発明の効果） 以上のように、この発明の半導体素子のダイスポンディ
ング方法によれば、リフロー炉による加熱時の半導体素
子の動きをホトレジスト枠により規制するようにしたの
で、従来に比較し半導体素子の位置決め精度が向上する
。また、この発明の方法によれば、ホトレジスト枠内に
挿入するだけで半導体素子を高精度に位置決めでき、し
たがって半導体素子の交換も容易になる。
【図面の簡単な説明】
第１図はこの発明の半導体素子のダイスポンディング方
法の一実施例を説明するための図で、（ａ）は平面図、
（ｂ）は断面図である。 １・・・基板、３・・・ホトレジスト枠、４・・・ノー
ンダクリーム、５・・・ＬＥＤアレーの各素子。 １．４祈 ２電亦ｈハ゛ターン ３、片・トしレストオ十 ４：ハングーク゛ルム ５：Ｌ＆ρアＵ−の８素李

Claims (1)

    【特許請求の範囲】
  1. 基板上にホトレジストを塗布する工程と、そのホトレジ
    ストを露光・現像してホトレジスト枠を形成する工程と
    、そのホトレジスト枠内にハンダクリームを印刷し、さ
    らに半導体素子をホトレジスト枠内に挿入する工程と、
    その後リフロー炉でハンダクリームを溶解し、前記半導
    体素子を基板上にハンダ接合させる工程とを具備してな
    る半導体素子のダイスボンディング方法。
JP60007464A 1985-01-21 1985-01-21 半導体素子のダイスボンデイング方法 Pending JPS61168232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60007464A JPS61168232A (ja) 1985-01-21 1985-01-21 半導体素子のダイスボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60007464A JPS61168232A (ja) 1985-01-21 1985-01-21 半導体素子のダイスボンデイング方法

Publications (1)

Publication Number Publication Date
JPS61168232A true JPS61168232A (ja) 1986-07-29

Family

ID=11666532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60007464A Pending JPS61168232A (ja) 1985-01-21 1985-01-21 半導体素子のダイスボンデイング方法

Country Status (1)

Country Link
JP (1) JPS61168232A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5125153A (en) * 1989-11-09 1992-06-30 Oerlikon-Contraves Ag Method of making a hybrid electronic array
WO2017122306A1 (ja) * 2016-01-14 2017-07-20 三菱電機株式会社 放熱板構造体、半導体装置および放熱板構造体の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5125153A (en) * 1989-11-09 1992-06-30 Oerlikon-Contraves Ag Method of making a hybrid electronic array
WO2017122306A1 (ja) * 2016-01-14 2017-07-20 三菱電機株式会社 放熱板構造体、半導体装置および放熱板構造体の製造方法
JPWO2017122306A1 (ja) * 2016-01-14 2018-04-12 三菱電機株式会社 放熱板構造体、半導体装置および放熱板構造体の製造方法
CN108463879A (zh) * 2016-01-14 2018-08-28 三菱电机株式会社 散热板构造体、半导体装置以及散热板构造体的制造方法
US10692794B2 (en) 2016-01-14 2020-06-23 Mitsubishi Electric Corporation Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure
DE112016006225B4 (de) 2016-01-14 2022-04-21 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Abstrahlungsplattenstruktur

Similar Documents

Publication Publication Date Title
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP3198331B2 (ja) 金属端子片を有する回路基板の製造方法、この製造方法により得られる回路基板、およびこの回路基板に対する導体片の接続方法
JPS61168232A (ja) 半導体素子のダイスボンデイング方法
JPS58148434A (ja) 電気部品実装基板の製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2001267368A (ja) フリップチップ実装構造
JPH07114216B2 (ja) フィルムキャリヤ型半導体装置の実装方法
JP2001284800A (ja) はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法
JPH05243287A (ja) 混成集積回路装置およびその製造方法
JP2008135613A (ja) 半導体装置の製造方法
JPH05235091A (ja) フィルムキャリア半導体装置
JPH0888295A (ja) 半導体装置
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP3383597B2 (ja) 半導体装置の製造方法
JP2980402B2 (ja) 回路部品搭載用中間基板の製造法
JPS5994493A (ja) 電子部品を有する回路基板装置
JPH1167945A (ja) 電子回路モジュール
JP2867547B2 (ja) 導電突起の形成方法
JPH0513649A (ja) Ｐｇａパツケージ
JPH0955448A (ja) 半導体装置の製造方法
JPH0322056B2 (ja)
JPS59217389A (ja) 電子部品の接続方法
JPH118268A (ja) 電子部品の実装方法
JPS59205731A (ja) 半導体装置の製造方法