JPH0750984B2 - スイツチング電源装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、過電流制限機能を有するスイッチング電源装
置に関する。

〔従来の技術〕

スイッチング電源装置は今日、各種電気機器の電源とし
て広く使用されている。この装置の使用時、過電流が流
れると、変圧用の主トランス、整流用のダイオード、あ
るいは負荷回路等に悪影響を及ぼす。

そこで、この装置に過電流制限回路を設けることが行わ
れている。

第４図にその一例の結線図を示した。

この装置は、入力端子10に直流電源を接続し、この電流
をスイッチング用FET11でスイッチングし、主トランス2
0で変圧した後整流回路30で整流して、出力端子40を通
じて負荷50に直流電力を供給する構成のものである。

主トランス20の１次側の主巻線21に直列に挿入されたス
イッチング用FET11は、駆動回路12によりオンオフ制御
される。そのオンオフのタイミングは、ナンドゲート13
を通じて電圧制御回路16から駆動回路12に供給される制
御パルスにより制御される。

すなわち、電圧制御回路16は、整流回路30の出力側に設
けられた電圧検出用端子31の電圧が所定の電圧になるよ
うに、制御パルスの幅を伸縮し、これに応じてスイッチ
ング用FET11のスイッチングのオンオフ比を変化させて
出力電圧の安定化を図っている。

ここでこの回路には、回路の出力電流をモニタするため
の電流検出トランス７とこれに続く回路とから成る過電
流検出機能が付加されている。この回路は、過電流を検
出すると、ナンドゲート13を所定のタイミングで閉じ
て、制御パルスの幅を制限するよう動作する。

電流検出トランス７の１次側は、主トランス20の主巻線
21に直列に挿入されている。また、この電流検出トラン
ス７の２次側には、整流用ダイオード８と負荷抵抗９と
が接続され、その出力は比較回路15の反転入力端子に接
続されている。また、この比較回路15の非反転入力端子
には基準電源５が接続されている。そして、比較回路15
の出力が、R/Sラッチ回路14のリセット端子に接続され
ている。

一方、電圧制御回路16は、制御パルスをナンドゲート13
に向けて出力する一方、ナンドゲート13のゲート開放用
の信号をR/Sラッチ回路14のセット端子に向けて出力し
ている。

ここで、R/Sラッチ回路14には、立ち上げ時用の電源と
通常動作時の電源が駆動用電源として接続されている。
立ち上げ時用の電源は、入力端子10に並列に挿入された
抵抗１と定電圧ダイオード２と、両者の接続点とR/Sラ
ッチ回路14とを継ぐ逆流阻止用ダイオード３とから構成
されている。この電源は、回路の立ち上がり時に、R/S
ラッチ回路14にその駆動に必要な一定の電圧を供給する
ものである。

一方、通常動作時の電源は、主トランス20の補助巻線23
と、整流用ダイオード４と、平滑用コンデンサ６とから
構成されている。この電源は、回路が定常状態で動作中
に、主トランス20の補助巻線23から一定の電圧を取り出
し、これを整流してR/Sラッチ回路14に供給するもので
ある。

以上の装置において、通常動作中は、電圧制御回路16が
R/Sラッチ回路14のセット端子にハイレベルのゲート開
放用信号を供給しているので、R/Sラッチ回路14のＱ出
力はハイレベルとなり、ナンドゲート13のゲートが開放
となっている。これにより電圧制御回路16の出力する制
御パルスがそのままナンドゲート13を通って駆動回路12
に供給され、スイッチング用FET11が駆動される。

なお、このゲート開放用信号は、ナンドゲート13で制御
パルスを通過させるためのものであって、必ずしも常時
ハイレベルの信号でなくてよく制御パルスと同一タイミ
ングでオンオフするものでもよい。

また、このとき比較回路15の反転入力端子の電圧は基準
電源５の電圧より低いので、R/Sラッチ回路14のリセッ
ト端子はハイレベルになっている。

さてここで、主トランス20の主巻線21に過電流が流れる
と、電流検出トランス７の２次側から比較回路15に入力
する電圧が上昇し、基準電源５の電圧を越える。する
と、R/Sラッチ回路14のリセット端子がロウレベルにな
り、Ｑ出力がハイレベルからロウレベルに反転する。こ
れによってナンドゲート13のゲートが閉じられる。

こうして、制御パルスがナンドゲート13を通過しなくな
ると出力電流が低下し、比較回路15の反転入力端子の電
圧が低下する。こうして再びナンドゲート13のリセット
端子がハイレベルになり、ナンドゲート13のゲートが開
く。このような動作を繰り返して過電流が制御される。

〔発明が解決しようとする問題点〕

このような回路構成の従来の装置の過電流制限特性を第
３図のグラフに示す。

第３図は縦軸に出力電圧をとり、横軸に出力電流をとっ
たグラフで図中の破線で示したのが、この回路の特性で
ある。

このように、この装置は、電流が制限値I₁を越えると過
電流制限機能が動作し、出力電圧がａ点より低下し始め
る。そして、そのままこの機能が動作を続けると次第に
出力電圧が低下していく。ところが、通常、出力電圧が
零になるまで電流値は増加を続け、最大負荷電流I₂はI₁
の約４倍程度になる。このように電流が増大するとたと
え過渡的であっても主トランス、整流ダイオードおよび
負荷回路へ悪影響をおよぼしてしまう場合がある。

本発明は以上の点に着目してなされたもので、十分効果
的な電流制限特性を有するスイッチング電源装置を提供
することを目的とするものである。

〔問題点を解決するための手段〕

本発明のスイッチング電源装置は、回路の出力電圧を制
御するための制御パルスを発生する電圧制御回路と、回
路の出力電流をモニタする出力電流検出手段と、回路の
出力電圧をモニタする出力電圧検出手段と、過電流時に
制御パルスの幅を制限して出力電圧を低下させる制限回
路と、出力電圧検出手段の出力を駆動用電源として、出
力電流検出手段の出力と駆動用電源に依存するスレッシ
ョルド電圧とを比較し、出力電流検出手段の出力がスレ
ッショルド電圧を超えている場合、電圧制御回路が発生
する制御パルスの幅を制限するＣ−MOS集積回路とを具
備する。

〔作用〕

Ｃ−MOS集積回路のスレッショルド電圧は、通常その電
源電圧の２分の１となる性質がある。本発明のスイッチ
ング電源装置は、出力電流検出手段の出力とスレッショ
ルド電圧とを比較して、出力電流検出手段の出力の方が
高い場合、制御パルスの幅を制限する。この制御パルス
の幅が制限されると、出力電圧検出手段の出力電圧も低
下する。これによりスレッショルド電圧が下り、出力電
流検出手段の出力がより低くなってもなお制御パルスが
制限される。

このいわゆる垂下特性により過電流制限機能が加速さ
れ、負荷電流を効果的に制限することができる。

〔実施例〕

第１図は本発明のスイッチング電源装置の実施例を示す
結線図である。

この結線図中、第４図と同一部分には同一符号を付し、
その重複する機能説明等は省略する。

この回路は、第４図の回路に設けられていた比較回路15
と基準電源５とを除去し、電流検出トランス７の出力
を、整流用ダイオード８を通じて直接R/Sラッチ回路14
のリセット端子（Ｒ）に送り込むよう結線されている。
なおこのR/Sラッチ回路14はＣ−MOS集積回路により構成
されている。

ここで、本発明において、補助巻線23を、回路の出力電
圧をモニタする出力電圧検出手段とよび、電流検出トラ
ンス７を、回路の出力電流をモニタする出力電流検出手
段とよぶことにする。また、ナンドゲート13を制限回路
と呼ぶことにする。

以上の装置は次のように動作する。

まず、第１図の回路において、通常動作時に、電圧制御
回路16がR/Sラッチ回路14とナンドゲート13を通じて駆
動回路12に制御パルスを供給し、スイッチング用FET11
のスイッチングを制御する点は第４図のものと変わると
ころはない。

ここで、この回路のR/Sラッチ回路14には、リセット端
子の入力電圧がロウレベルからハイレベルに切り換わる
ときリセットがかかるＣ−MOS集積回路を使用する。通
常Ｃ−MOS集積回路は、その電源電圧の約２分の１がそ
のスレッショルド電圧となる性質をもっている。従っ
て、そのリセット端子に直接接続された電流検出トラン
ス７の出力がスレッショルド電圧より低い場合にはR/S
ラッチ回路14のＱ出力がハイレベルとなり、ナンドゲー
ト13のゲートが開放されている。

第２図に、この電流検出トランス７の出力電圧波形を示
す。この電圧がスレッショルド電圧に達すると、R/Sラ
ッチ回路14にリセットがかかる。

すなわち、主巻線21に過電流が流れて、R/Sラッチ回路1
4のリセット端子の入力電圧がスレッショルド電圧より
も高くなると、R/Sラッチ回路14にリセットがかかり、
そのＱ出力がロウレベルとなる。これにより、ナンドゲ
ート13のゲートが閉じ、制御パルスの通過を阻止する。
こうして、制御パルスの幅が制限されて、出力電流が低
下する。

また、第３図に本発明のスイッチング電源装置の過電流
制限特性を示す。

この回路で負荷電流を増していくと、先に説明したよう
に過電流制限機能が働き、電流I₁の時点（グラフ中のａ
点）で回路の出力電圧が降下し始める。同時に出力電圧
検出手段として機能する補助巻線23の出力電圧が低下す
る。この出力電圧は、R/Sラッチ回路14の電源とされて
いるので、先に説明したようにR/Sラッチ回路14のスレ
ッショルド電圧が低下する。

従って、出力電流が低下してもなお、スレッショルド電
圧の方が低い状態が続き、より出力電圧を下降させるよ
う作用する。そして負荷電流がｂ点まで達すると、R/S
ラッチ回路14には立ち上げ用の電源電圧がダイオード３
を通じて供給されるため、出力電流が増加を始め、電流
I₃で電圧が零になる。

この作用によって、第３図のように出力電圧−出力電流
特性が“く”の字状となり、いわゆる垂下特性によって
電流制限機能が加速される。この場合の最大負荷電流I₁
は、従来の最大負荷電流I₂の約２分の１となる。

こうして、従来の破線のような特性と比較して、はるか
に効果的に、最大負荷電流を減少させることができる。

〔変形例〕

本発明のスイッチング電源装置は以上の実施例に限定さ
れない。

出力電流検出手段、出力電圧検出手段あるいは制限回路
等は、既知の同様の機能の回路ブロックに置き換えてさ
しつかえない。また、各回路ブロックは、適宜一体化し
あるいは分割して構成してさしつかえない。

〔発明の効果〕

以上説明した本発明のスイッチング電源装置によれば、
過電流制限時の最大負荷電流を十分小さくすることがで
きるので、回路各部および負荷への影響を小さくするこ
とができる。

【図面の簡単な説明】

第１図は本発明のスイッチング電源装置の実施例を示す
結線図、第２図はその出力電流検出手段の出力電圧波形
図、第３図はその出力電圧−出力電流特性図、第４図は
従来のスイッチング電源装置の一例を示す結線図であ
る。 ７……出力電流検出手段（電流検出トランス）、 13……制限回路（ナンドゲート）、 14……Ｃ−MOS集積回路（R/Sラッチ回路）、 16……電圧制御回路、 23……出力電圧検出手段（補助巻線）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】回路の出力電圧を制御するための制御パル
   スを発生する電圧制御回路と、 回路の出力電流をモニタする出力電流検出手段と、 回路の出力電圧をモニタする出力電圧検出手段と、 過電流時に前記制御パルスの幅を制限して出力電圧を低
   下させる制限回路と、 前記出力電圧検出手段の出力を駆動用電源として、前記
   出力電流検出手段の出力と駆動用電源に依存するスレッ
   ショルド電圧とを比較し、出力電流検出手段の出力がス
   レッショルド電圧を超えている場合、前記電圧制御回路
   が発生する前記制御パルスの幅を制限するＣ−MOS集積
   回路 とを具備することを特徴とするスイッチング電源装置。