JPH0751430B2 - エレベ−タの制御装置 - Google Patents
エレベ−タの制御装置Info
- Publication number
- JPH0751430B2 JPH0751430B2 JP61278559A JP27855986A JPH0751430B2 JP H0751430 B2 JPH0751430 B2 JP H0751430B2 JP 61278559 A JP61278559 A JP 61278559A JP 27855986 A JP27855986 A JP 27855986A JP H0751430 B2 JPH0751430 B2 JP H0751430B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- processor
- program
- abnormality
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indicating And Signalling Devices For Elevators (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はかご室のコンピュータと機械室の主コンピュー
タ間及び、各階乗場のコンピュータと機械室の主コンピ
ュータ間で多重伝送を行うエレベータの制御装置に関す
る。
タ間及び、各階乗場のコンピュータと機械室の主コンピ
ュータ間で多重伝送を行うエレベータの制御装置に関す
る。
（従来の技術） エレベータの機械室とかご及び各階乗場との間には各々
の情報を連絡するために数百本の電線が設けられてい
る。かごにおいては、それらの電線はかごの走行に応じ
て移動する移動ケーブルとなっている。この電線が多く
なれば移動ケーブル全体の重量が増し巻上機にかかる負
担が大きくなり電力消費量の増加を招く。また移動ケー
ブルはかごの進行にあわせて移動するのでケーブルの本
数が多くなればケーブルどうしの絡まりを招き危険であ
る。そのため従来、これらの移動ケーブルの本数を減ら
すためにかご室にもコンピュータを設置し機械室の主コ
ンピュータと多重伝送により信号の授受を行ってかご室
全般の制御を行なう。又各階乗場には呼び登録装置をは
じめランタンや割り付け予報や着床を報知するチャイム
など多くの機器があるがそれらの制御も各階にコンピュ
ータを設置し機械室の主コンピュータと多重伝送で結ぶ
ことにより電線を大幅に減少する。更にかご室や各階乗
場にコンピュータを設置することで主コンピュータの処
理が分散されエレベータ全体でのコンピュータシステム
の処理能力を向上させている。
の情報を連絡するために数百本の電線が設けられてい
る。かごにおいては、それらの電線はかごの走行に応じ
て移動する移動ケーブルとなっている。この電線が多く
なれば移動ケーブル全体の重量が増し巻上機にかかる負
担が大きくなり電力消費量の増加を招く。また移動ケー
ブルはかごの進行にあわせて移動するのでケーブルの本
数が多くなればケーブルどうしの絡まりを招き危険であ
る。そのため従来、これらの移動ケーブルの本数を減ら
すためにかご室にもコンピュータを設置し機械室の主コ
ンピュータと多重伝送により信号の授受を行ってかご室
全般の制御を行なう。又各階乗場には呼び登録装置をは
じめランタンや割り付け予報や着床を報知するチャイム
など多くの機器があるがそれらの制御も各階にコンピュ
ータを設置し機械室の主コンピュータと多重伝送で結ぶ
ことにより電線を大幅に減少する。更にかご室や各階乗
場にコンピュータを設置することで主コンピュータの処
理が分散されエレベータ全体でのコンピュータシステム
の処理能力を向上させている。
（発明が解決しようとする問題点） しかしこれらのコンピュータが故障すると各々の情報連
絡が正常に行なわれず、エレベータを正常に運行するこ
とができなくなるため各々のコンピュータの故障情報を
主コンピュータへ入力し監視する必要がある。さらに、
主コンピュータの故障を検出した場合に自動的に復旧を
行なえるよう各々のコンピュータにリスタート指令を出
力する信号線で結ぶ必要がある。
絡が正常に行なわれず、エレベータを正常に運行するこ
とができなくなるため各々のコンピュータの故障情報を
主コンピュータへ入力し監視する必要がある。さらに、
主コンピュータの故障を検出した場合に自動的に復旧を
行なえるよう各々のコンピュータにリスタート指令を出
力する信号線で結ぶ必要がある。
本発明の目的はかご室や各階乗場に設けられたコンピュ
ータが故障を起した場合に自動的に自己復旧を可能とし
且つ故障の報知を可能とするエレベータの制御装置を提
供することにある。
ータが故障を起した場合に自動的に自己復旧を可能とし
且つ故障の報知を可能とするエレベータの制御装置を提
供することにある。
（問題点を解決するための手段） エレベータのかご、機械室及び各階乗場に設けられた演
算手段にこの演算手段におけるプログラムの実行異常を
検出するプログラム異常検出手段を接続し、このプログ
ラム異常検出手段にプログラムの実行異常を報知する異
常表示手段を接続する。
算手段にこの演算手段におけるプログラムの実行異常を
検出するプログラム異常検出手段を接続し、このプログ
ラム異常検出手段にプログラムの実行異常を報知する異
常表示手段を接続する。
（作用） プログラム異常検出用手段は演算手段から入力するプロ
グラム異常検出用信号が所定時間断たれた際に演算手段
におけるプログラムの実行が異常になったことを検出し
演算手段にリスタート指令を与える。また異常報知手段
はプログラム異常検出手段がプログラムの実行異常を検
出した際にプログラム異常を報知する。
グラム異常検出用信号が所定時間断たれた際に演算手段
におけるプログラムの実行が異常になったことを検出し
演算手段にリスタート指令を与える。また異常報知手段
はプログラム異常検出手段がプログラムの実行異常を検
出した際にプログラム異常を報知する。
（実施例） 本発明に基づく一実施例を図面を用いて説明する。
第１図はかごや各階乗場に設置した制御装置のブロック
図を示す。Ａはコンピュータのプロセッサである。プロ
セッサＡはかご室においてはかご呼び登録及びドアの開
閉の制御等を行なう。各階乗場においては乗場呼び登
録、ランタン、及びチャイム等の制御を行なう。プロセ
ッサＡはプログラム異常検出用信号として信号DO及びCS
を出力する。信号DOはプロセッサＡのデータバスの信号
であり、信号CSはプロセッサＡの中でプログラムにより
アドレス指定された時に出力される信号である。プログ
ラム異常検出回路PEDはアンド回路１、発振回路２、分
周器３で構成される。信号DO及びCSはアンド回路１に入
力される。このアンド回路１の出力は分周器３を介して
プロセッサＡのリスタート指令RSTとしてプロセッサＡ
に入力される。分周器３には発振回路２が接続される。
又異常検出時表示する異常報知回路EDはフリップフロッ
プ回路４、オア回路５、アンド回路６、出力緩衝器７及
び呼び応答灯８により構成される。分周器３の出力２本
を用い出力3aは表示の点滅周期を決定する。出力3bはフ
リップフロップ回路４を介して表示出力をオンさせるた
めの信号として用いそれらはオア回路５に入力されオア
回路５の出力はプロセッサ出力▲▼とともにアン
ド回路６を介してフォトカプラにより成る出力緩衝器７
に入力される。出力緩衝器７の出力は制御対象機器たと
えば呼び応答灯８に接続される。図中Vccはプロセッサ
及び周辺のコンピュータ用電源であり（＋）（−）は表
示用直流電源である。
図を示す。Ａはコンピュータのプロセッサである。プロ
セッサＡはかご室においてはかご呼び登録及びドアの開
閉の制御等を行なう。各階乗場においては乗場呼び登
録、ランタン、及びチャイム等の制御を行なう。プロセ
ッサＡはプログラム異常検出用信号として信号DO及びCS
を出力する。信号DOはプロセッサＡのデータバスの信号
であり、信号CSはプロセッサＡの中でプログラムにより
アドレス指定された時に出力される信号である。プログ
ラム異常検出回路PEDはアンド回路１、発振回路２、分
周器３で構成される。信号DO及びCSはアンド回路１に入
力される。このアンド回路１の出力は分周器３を介して
プロセッサＡのリスタート指令RSTとしてプロセッサＡ
に入力される。分周器３には発振回路２が接続される。
又異常検出時表示する異常報知回路EDはフリップフロッ
プ回路４、オア回路５、アンド回路６、出力緩衝器７及
び呼び応答灯８により構成される。分周器３の出力２本
を用い出力3aは表示の点滅周期を決定する。出力3bはフ
リップフロップ回路４を介して表示出力をオンさせるた
めの信号として用いそれらはオア回路５に入力されオア
回路５の出力はプロセッサ出力▲▼とともにアン
ド回路６を介してフォトカプラにより成る出力緩衝器７
に入力される。出力緩衝器７の出力は制御対象機器たと
えば呼び応答灯８に接続される。図中Vccはプロセッサ
及び周辺のコンピュータ用電源であり（＋）（−）は表
示用直流電源である。
上述構成に基づく実施例の作用について説明する。かご
や各階乗場に設置したプロセッサＡ、プログラム異常検
出回路PED及び異常表示回路EDの各部の波形を第２図及
び第３図に示す。第２図（ａ）においてプロセッサＡは
特定のアドレスを出力し、このアドレスをデコードして
得られる信号CSが“L"レベルより“H"レベルになる。デ
ータバスに“L"が送出されることによりプロセッサＡか
らの出力信号DOが“L"レベルより“H"レベルに変化する
ことにより分周器３のカウント値はクリアされ再びカウ
ントを開始し始める。分周器３は発振器２の出力2a（第
２図（ｃ））をカウントし例えば８回アップエッジをカ
ウントすると第３図（ｆ）における（Ａ）のような出力
3bを出力する。通常は分周器３が８回アップエッジをカ
ウントする前に信号CS及びDOがプロセッサＡより出力さ
れて分周器３のカウント値をクリアする。よって正常に
プロセッサＡより信号CS及びDOが定期的に出力されてい
れば分周器３の出力3bは“L"レベルを出力し続ける（第
２図（ｄ））。
や各階乗場に設置したプロセッサＡ、プログラム異常検
出回路PED及び異常表示回路EDの各部の波形を第２図及
び第３図に示す。第２図（ａ）においてプロセッサＡは
特定のアドレスを出力し、このアドレスをデコードして
得られる信号CSが“L"レベルより“H"レベルになる。デ
ータバスに“L"が送出されることによりプロセッサＡか
らの出力信号DOが“L"レベルより“H"レベルに変化する
ことにより分周器３のカウント値はクリアされ再びカウ
ントを開始し始める。分周器３は発振器２の出力2a（第
２図（ｃ））をカウントし例えば８回アップエッジをカ
ウントすると第３図（ｆ）における（Ａ）のような出力
3bを出力する。通常は分周器３が８回アップエッジをカ
ウントする前に信号CS及びDOがプロセッサＡより出力さ
れて分周器３のカウント値をクリアする。よって正常に
プロセッサＡより信号CS及びDOが定期的に出力されてい
れば分周器３の出力3bは“L"レベルを出力し続ける（第
２図（ｄ））。
しかしノイズ等の原因によりプログラムの実行に異常を
きたした場合、第３図（Ａ）のごとくプロセッサＡより
信号DO及びCSが正常に出力されない（第３図（ａ）及び
（ｂ））。この場合分周器３のクリア信号であるアンド
回路１の出力1aが所定時間経過しても出力が“H"レベル
に変化しない（第３図（ｃ））。分周器３のクリア端子
Ｃに所定時間以上クリア信号が入力されないと分周器３
は８回目の信号2aのアップエッジを検出した際に出力3b
を“L"レベル“H"レベルに変化させる（第３図
（ｆ））。この信号はプロセッサＡの起動を制御するリ
スタート信号RSTとしてプロセッサＡに入力される。プ
ロセッサＡのリスタート信号、RSTはプロセッサＡを初
期化する機能を有し電源投入時等においても必ず制御す
る信号で（図中省略している）所定時間“H"レベルを保
持した後“L"レベルにすることによりプロセッサＡは正
常に動作するものである。ゆえに分周器３が出力3bが
“L"レベルより“H"レベルに変化した時点でプロセッサ
Ａは初期化され信号CS（アドレスバス）、DO（データバ
ス）、▲▼（出力ポート）等は初期状態に変化す
る。且つ起動は停止する。
きたした場合、第３図（Ａ）のごとくプロセッサＡより
信号DO及びCSが正常に出力されない（第３図（ａ）及び
（ｂ））。この場合分周器３のクリア信号であるアンド
回路１の出力1aが所定時間経過しても出力が“H"レベル
に変化しない（第３図（ｃ））。分周器３のクリア端子
Ｃに所定時間以上クリア信号が入力されないと分周器３
は８回目の信号2aのアップエッジを検出した際に出力3b
を“L"レベル“H"レベルに変化させる（第３図
（ｆ））。この信号はプロセッサＡの起動を制御するリ
スタート信号RSTとしてプロセッサＡに入力される。プ
ロセッサＡのリスタート信号、RSTはプロセッサＡを初
期化する機能を有し電源投入時等においても必ず制御す
る信号で（図中省略している）所定時間“H"レベルを保
持した後“L"レベルにすることによりプロセッサＡは正
常に動作するものである。ゆえに分周器３が出力3bが
“L"レベルより“H"レベルに変化した時点でプロセッサ
Ａは初期化され信号CS（アドレスバス）、DO（データバ
ス）、▲▼（出力ポート）等は初期状態に変化す
る。且つ起動は停止する。
又、分周器の出力3bが“L"レベルより“H"レベルに変化
したことによりフリップフロップ回路４の出力端子が
“H"レベル“L"レベルに変化する（第３図（ｇ））。分
周器３の出力信号3aは発振器２の出力信号2aのアップエ
ッジを３回カウント時に出力を反転される。（第３図
（ｅ））。これら信号3a及び4aが入力されるオア回路５
の出力5aはプロセッサＡが正常に動作している場合第２
図（ｆ）に示すように“H"レベルである。ゆえにアンド
回路６は応答灯制御用プロセッサＡ出力▲▼にの
みよって出力6aを変化させ得る。すなわちプロセッサＡ
が正常である場合呼び応答灯８は▲▼信号を“L"
になることでアンド回路出力6aが“L"に変化し出力緩衝
器７のフォトカプラがONし電源Vccより電流がアンド回
路６に流れこむ。このことによりフォトカプラのトラン
ジスタがONし（＋）−呼び応答灯８−トランジスタ フ
ォトカプラ（＋）−（−）の回路が出来呼び応答灯８が
点灯する。▲▼信号を“H"レベルにすることでア
ンド回路６の出力6a“H"に変化するので、フォトカプラ
はOFFし呼び応答灯もOFFする。
したことによりフリップフロップ回路４の出力端子が
“H"レベル“L"レベルに変化する（第３図（ｇ））。分
周器３の出力信号3aは発振器２の出力信号2aのアップエ
ッジを３回カウント時に出力を反転される。（第３図
（ｅ））。これら信号3a及び4aが入力されるオア回路５
の出力5aはプロセッサＡが正常に動作している場合第２
図（ｆ）に示すように“H"レベルである。ゆえにアンド
回路６は応答灯制御用プロセッサＡ出力▲▼にの
みよって出力6aを変化させ得る。すなわちプロセッサＡ
が正常である場合呼び応答灯８は▲▼信号を“L"
になることでアンド回路出力6aが“L"に変化し出力緩衝
器７のフォトカプラがONし電源Vccより電流がアンド回
路６に流れこむ。このことによりフォトカプラのトラン
ジスタがONし（＋）−呼び応答灯８−トランジスタ フ
ォトカプラ（＋）−（−）の回路が出来呼び応答灯８が
点灯する。▲▼信号を“H"レベルにすることでア
ンド回路６の出力6a“H"に変化するので、フォトカプラ
はOFFし呼び応答灯もOFFする。
信号4aが“H"レベルより“L"レベルに変化した場合オア
回路５の出力5aには分周器３の出力3aが出力されること
になる。このことにより前記説明したごとくアンド回路
６の出力が“H"“L"レベルをくり返し呼び応答灯８は分
周器３の“L"レベル出力周期で点滅をくり返す。
回路５の出力5aには分周器３の出力3aが出力されること
になる。このことにより前記説明したごとくアンド回路
６の出力が“H"“L"レベルをくり返し呼び応答灯８は分
周器３の“L"レベル出力周期で点滅をくり返す。
更にこの状態で時間が経過しすなわち分周器３の出力3b
が“H"に変化してから発振器２の出力2aのアンプエッジ
を分周器３が８回カウントすると信号3bは“L"に変化し
プロセッサＡの起動抑制が解除されプロセッサＡはイニ
シャルスタートする。もし異常の原因がノイズ等による
ものであったならプロセッサＡはイニシャルスタートす
ることで正常に復帰する。その様子を第３図（Ｂ）に示
す。異常検出用信号CS,DOにより分周器３の出力がクリ
アされると同時にフリップフロップ回路４も信号1aによ
りリセットされ“H"レベルに変化し異常検出表示が解除
する（OFF）。尚もしリスタート後においても異常が検
出された場合には分周器３の出力3bが“H",“L"をくり
返し“H"レベルにおいて呼び応答灯８が点滅する動作を
くり返す。
が“H"に変化してから発振器２の出力2aのアンプエッジ
を分周器３が８回カウントすると信号3bは“L"に変化し
プロセッサＡの起動抑制が解除されプロセッサＡはイニ
シャルスタートする。もし異常の原因がノイズ等による
ものであったならプロセッサＡはイニシャルスタートす
ることで正常に復帰する。その様子を第３図（Ｂ）に示
す。異常検出用信号CS,DOにより分周器３の出力がクリ
アされると同時にフリップフロップ回路４も信号1aによ
りリセットされ“H"レベルに変化し異常検出表示が解除
する（OFF）。尚もしリスタート後においても異常が検
出された場合には分周器３の出力3bが“H",“L"をくり
返し“H"レベルにおいて呼び応答灯８が点滅する動作を
くり返す。
（他の実施例） 上述の実施例において異常報知を呼び応答灯を用いて行
なったが、これにかぎらずプロセッサＡの制御対象出力
ならなんでも良くランタンやチャイム等が考えられる。
なったが、これにかぎらずプロセッサＡの制御対象出力
ならなんでも良くランタンやチャイム等が考えられる。
更に異常検出条件は実施例においてはプロセッサのプロ
グラムの暴走やノイズ等としたがこれにかぎらず機械室
に設置した主コンピュータとの移動伝送に異常があった
場合においても異常検出条件とすることも容易に出来
る。つまり伝送に異常を検出した場合にはプロセッサは
異常検出回路への出力を停止すれは良い。
グラムの暴走やノイズ等としたがこれにかぎらず機械室
に設置した主コンピュータとの移動伝送に異常があった
場合においても異常検出条件とすることも容易に出来
る。つまり伝送に異常を検出した場合にはプロセッサは
異常検出回路への出力を停止すれは良い。
本発明によればかご室や各階乗場に設けた制御装置が異
常となった場合自己復旧することによりエレベータ制御
装置のシステムダウンを防ぐことが出来る。又自己復旧
出来ないような異常時には予備応答灯などを点滅灯させ
ることで異常を報知するため専用の表示器を設けること
なく異常を早期に取り外くことが出来る。
常となった場合自己復旧することによりエレベータ制御
装置のシステムダウンを防ぐことが出来る。又自己復旧
出来ないような異常時には予備応答灯などを点滅灯させ
ることで異常を報知するため専用の表示器を設けること
なく異常を早期に取り外くことが出来る。
第１図は本発明に基づく実施例のエレベータの制御装置
のブロック図、第２図及び第３図は第１図に示すエレベ
ータの制御装置の各部の波形図を示す。 Ａ……プロセッサ PED……プログラム異常検出回路 ED……異常表示回路
のブロック図、第２図及び第３図は第１図に示すエレベ
ータの制御装置の各部の波形図を示す。 Ａ……プロセッサ PED……プログラム異常検出回路 ED……異常表示回路
Claims (1)
- 【請求項１】エレベータのかご、機械室及び各階乗場に
設けられプログラム異常検出用信号を出力する演算手段
と、 この演算手段よりプログラム異常検出用信号が所定時間
断たれた際に前記演算手段におけるプログラムの実行が
異常になつたことを検出し前記演算手段にリスタート指
令を与えるプログラム異常検出手段と、 このプログラム異常検出手段が前記演算手段におけるプ
ログラムの実行が異常になったことを検出した際にプロ
グラム異常を報知する異常報知手段とを有するエレベー
タの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61278559A JPH0751430B2 (ja) | 1986-11-25 | 1986-11-25 | エレベ−タの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61278559A JPH0751430B2 (ja) | 1986-11-25 | 1986-11-25 | エレベ−タの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63134481A JPS63134481A (ja) | 1988-06-07 |
| JPH0751430B2 true JPH0751430B2 (ja) | 1995-06-05 |
Family
ID=17598949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61278559A Expired - Lifetime JPH0751430B2 (ja) | 1986-11-25 | 1986-11-25 | エレベ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0751430B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3541891B2 (ja) | 2002-03-15 | 2004-07-14 | 日本電気株式会社 | 防塵機構を備えたコネクタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5637147B2 (ja) | 2009-12-18 | 2014-12-10 | 旭硝子株式会社 | 板状物の研磨方法及び研磨装置 |
| JP6128586B2 (ja) | 2013-02-13 | 2017-05-17 | 株式会社Ｓｕｂａｒｕ | 車両用位置表示装置 |
-
1986
- 1986-11-25 JP JP61278559A patent/JPH0751430B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5637147B2 (ja) | 2009-12-18 | 2014-12-10 | 旭硝子株式会社 | 板状物の研磨方法及び研磨装置 |
| JP6128586B2 (ja) | 2013-02-13 | 2017-05-17 | 株式会社Ｓｕｂａｒｕ | 車両用位置表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63134481A (ja) | 1988-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0751430B2 (ja) | エレベ−タの制御装置 | |
| JP2008276360A (ja) | 電子制御装置 | |
| JP2633828B2 (ja) | エレベーターの端階減速監視装置 | |
| JPS63224446A (ja) | 通信システム | |
| JPH0418044Y2 (ja) | ||
| JPS6250394B2 (ja) | ||
| JPS6288791A (ja) | エレベ−タの制御装置 | |
| JPH0133418B2 (ja) | ||
| JPS6488677A (en) | Multiprocessor system | |
| JPH0367873A (ja) | エレベータの群管理制御装置 | |
| JPS6274893A (ja) | エレベ−タの伝送装置 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPH0758470B2 (ja) | 仮想計算機の割込み制御方式 | |
| JPS61226483A (ja) | エレベ−タの制御装置 | |
| JPS58162475A (ja) | エレベ−タの制御方法 | |
| JPS58138148U (ja) | マイクロコンピユ−タシステムの監視装置 | |
| JPH02198993A (ja) | エレベータの制御装置 | |
| JPS6382293A (ja) | エレベ−タの呼登録制御装置 | |
| JPH01116739A (ja) | Ｃｐｕの監視装置 | |
| JPS62186118A (ja) | 遠隔制御型燃焼制御装置 | |
| JPS6347278A (ja) | エレベ−タの群管理制御装置 | |
| JPS6219352B2 (ja) | ||
| JPS6327930A (ja) | 割込制御回路 | |
| JPH0248387A (ja) | エレベータの制御装置 | |
| JPH0346980A (ja) | エレベータの伝送装置 |