JPH0752329B2 - アクテイブマトリツクス表示装置の駆動ｉｃ - Google Patents
アクテイブマトリツクス表示装置の駆動ｉｃInfo
- Publication number
- JPH0752329B2 JPH0752329B2 JP62058034A JP5803487A JPH0752329B2 JP H0752329 B2 JPH0752329 B2 JP H0752329B2 JP 62058034 A JP62058034 A JP 62058034A JP 5803487 A JP5803487 A JP 5803487A JP H0752329 B2 JPH0752329 B2 JP H0752329B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- polycrystalline
- driving
- film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LC,EL,VF等の表示装置をアクティブマトリッ
クス方式で駆動するための駆動ICに関する。
クス方式で駆動するための駆動ICに関する。
〔従来の技術〕 近年、LC,EL等の表示装置が大面積化するのに伴って駆
動回路をアクティブマトリックスTFTで駆動し、高画質
の表示を実現しようという方式が検討され始めている。
この方式では表示装置の各セルに対応して薄膜トランジ
スタ（以下、TFTと称す）を設けるが、このTFTをＸ−Ｙ
マトリックスで選択するためにはX,Yの各電極線を駆動
するためのドライバが必要である。最近、このドライバ
をTFTと共にガラスや石英等の基板上にIC化する動きも
見られる。
動回路をアクティブマトリックスTFTで駆動し、高画質
の表示を実現しようという方式が検討され始めている。
この方式では表示装置の各セルに対応して薄膜トランジ
スタ（以下、TFTと称す）を設けるが、このTFTをＸ−Ｙ
マトリックスで選択するためにはX,Yの各電極線を駆動
するためのドライバが必要である。最近、このドライバ
をTFTと共にガラスや石英等の基板上にIC化する動きも
見られる。
しかし、従来検討されているICはガラス等の基板上に設
けた多結晶Si膜をTFT及びドライバ（TFTと駆動する回
路）を構成するトランジスタの活性層として共用するこ
とにより構成されている。一方、パネルが大容量になる
と、データドライバとして高速性能（高移動度）が要求
されるようになるため、多結晶Si膜の質をレーザアニー
ル等の手法で単結晶に近いレベルまで向上させる必要が
生じる。しかし、現状ではこのような良質な膜を結晶性
のばらつきを小さく抑え且つ大面積にわたって作ること
はほとんど困難である。仮に作成し得たとしても、異な
るサイズのグレインが広い面内に形成され（結晶粒界の
数が場所により大きく異なる多結晶Si膜が形成され
る）、キャリア移動度のばらつきやリーク電流のばらつ
きの大きいTFTが形成されるようになる。特に、スイッ
チングトランジスタを形成するTFTの特性としてリーク
電流のばらつきが大きいことは、表示素子（LC等）に印
加される実効電圧のばらつきをもららすもので、コント
ラストが場所により大きく違ってみえたり或いはオフセ
ット電圧のばらつきにより画素の劣化特性にばらつきを
生じたりする。従って、駆動ICの歩留りは大幅に低下
し、現実に使えるICを得ることがほとんど不可能にな
る。
けた多結晶Si膜をTFT及びドライバ（TFTと駆動する回
路）を構成するトランジスタの活性層として共用するこ
とにより構成されている。一方、パネルが大容量になる
と、データドライバとして高速性能（高移動度）が要求
されるようになるため、多結晶Si膜の質をレーザアニー
ル等の手法で単結晶に近いレベルまで向上させる必要が
生じる。しかし、現状ではこのような良質な膜を結晶性
のばらつきを小さく抑え且つ大面積にわたって作ること
はほとんど困難である。仮に作成し得たとしても、異な
るサイズのグレインが広い面内に形成され（結晶粒界の
数が場所により大きく異なる多結晶Si膜が形成され
る）、キャリア移動度のばらつきやリーク電流のばらつ
きの大きいTFTが形成されるようになる。特に、スイッ
チングトランジスタを形成するTFTの特性としてリーク
電流のばらつきが大きいことは、表示素子（LC等）に印
加される実効電圧のばらつきをもららすもので、コント
ラストが場所により大きく違ってみえたり或いはオフセ
ット電圧のばらつきにより画素の劣化特性にばらつきを
生じたりする。従って、駆動ICの歩留りは大幅に低下
し、現実に使えるICを得ることがほとんど不可能にな
る。
本発明の目的はかかる従来の欠点を除去し、高性能且つ
大容量表示素子を駆動可能にしたアクティブマトリック
ス表示装置の駆動ICを提供することにある。
大容量表示素子を駆動可能にしたアクティブマトリック
ス表示装置の駆動ICを提供することにある。
本発明はガラス基板上に一体化形成され,X−Ｙマトリッ
クス状に配列されたアクティブマトリックス表示装置の
駆動ICにおいて、各表示セルに対応して薄膜トランジス
タ及びこの薄膜トランジスタを駆動するための走査側ド
ライバをアモルファスSi活性層上に形成し、且つ前記薄
膜トランジスタを駆動するためのデータ側ドライバ及び
サンプルホールド回路を多結晶Si活性層上に形成するよ
うに構成される。
クス状に配列されたアクティブマトリックス表示装置の
駆動ICにおいて、各表示セルに対応して薄膜トランジス
タ及びこの薄膜トランジスタを駆動するための走査側ド
ライバをアモルファスSi活性層上に形成し、且つ前記薄
膜トランジスタを駆動するためのデータ側ドライバ及び
サンプルホールド回路を多結晶Si活性層上に形成するよ
うに構成される。
本発明では第一に高速のスイッチングスピードが要求さ
れるデータ側ドライバ及びサンプルホールド回路を多結
晶Si活性層上に形成する。また第二に、100kHz以下の低
速で動作すればよいスイッチング用TFTや走査側ドライ
バをアモルファスSi活性層上に形成する。かかる構成に
より、移動度の大きな多結晶Siは線状に細長く形成され
ればよいのでその占有面積は小さくなる。従って、例え
ばArレーザアニールやエキシマレーザアニール等で再結
晶化を行って良質の結晶性の膜を線状領域全体にわたっ
て比較的均一性良く（グレインサイズのばらつきも少
く）形成することができる。これは膜形成領域が小さい
ため、再結晶前の多結晶SiあるいはアモルファスSi膜に
入る欠陥やボイドの発生率が小さいためである。このよ
うに均一な高品質膜が得られれば、トランジスタの特性
（移動度やリーク電流）ばらつきも少く、高速のデータ
ドライドを歩留りよく得ることができる。また、一方の
TFTや走査側ドライバは大面積化に適したアモルファスS
iで構成されるので、低リーク電流，高歩留りの特性を
保持することができる。即ち、駆動IC全体としても高歩
留りなICが実現されるようになる。また、レーザアニー
ル等を用い，従来よりも良好な膜質の多結晶Si膜をデー
タドライバに用いることができるので、表示素子の大容
量，大面積化が可能になる。
れるデータ側ドライバ及びサンプルホールド回路を多結
晶Si活性層上に形成する。また第二に、100kHz以下の低
速で動作すればよいスイッチング用TFTや走査側ドライ
バをアモルファスSi活性層上に形成する。かかる構成に
より、移動度の大きな多結晶Siは線状に細長く形成され
ればよいのでその占有面積は小さくなる。従って、例え
ばArレーザアニールやエキシマレーザアニール等で再結
晶化を行って良質の結晶性の膜を線状領域全体にわたっ
て比較的均一性良く（グレインサイズのばらつきも少
く）形成することができる。これは膜形成領域が小さい
ため、再結晶前の多結晶SiあるいはアモルファスSi膜に
入る欠陥やボイドの発生率が小さいためである。このよ
うに均一な高品質膜が得られれば、トランジスタの特性
（移動度やリーク電流）ばらつきも少く、高速のデータ
ドライドを歩留りよく得ることができる。また、一方の
TFTや走査側ドライバは大面積化に適したアモルファスS
iで構成されるので、低リーク電流，高歩留りの特性を
保持することができる。即ち、駆動IC全体としても高歩
留りなICが実現されるようになる。また、レーザアニー
ル等を用い，従来よりも良好な膜質の多結晶Si膜をデー
タドライバに用いることができるので、表示素子の大容
量，大面積化が可能になる。
以下、本発明の実施例について、図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例を説明するためのアクティブ
マトリックス表示装置の駆動ICの回路構成図である。第
２図は第１図における駆動ICの断面図である。ここで
は、一例として液晶（LC）を駆動するための駆動ICにつ
いて説明するが、他の表示装置（ELD,VFD等）を駆動す
るための駆動ICに対しても適用されることは言うまでも
ない。
マトリックス表示装置の駆動ICの回路構成図である。第
２図は第１図における駆動ICの断面図である。ここで
は、一例として液晶（LC）を駆動するための駆動ICにつ
いて説明するが、他の表示装置（ELD,VFD等）を駆動す
るための駆動ICに対しても適用されることは言うまでも
ない。
第１図に示すように、本実施例では高速ドライバ配置領
域11にはデータ側ドライバ13およびサンプルホールド回
路14が形成され、低速ドライバ配置領域12には走査側ド
ライバ15と各セルを構成する薄膜トランジスタ16が形成
される。次に、第２図に示すように、この各セル毎に形
成された薄膜トランジスタ（TFT）16およびこのTFT16を
線順次に選択してLCセルの片側電極にビデオ信号を供給
するための走査側ドライバ15を、ガラス基板21上に絶縁
膜22を介して形成され水素処理を処したアモルファスSi
（a-Si）活性層24上に形成する。即ち、ガラス基板21上
の低速ドライバ配置領域12のトランジスタ活性層は全て
a-Siで構成される。しかるに、TFT16及び走査側ドライ
バ15は通常十数μsecのパルス期間内でスイッチングを
行えばよいから、a-Siの移動度（0.1〜１cm2/V・sec）
でも十分対応が可能である。従って、上記の如き構成
で、動作速度に問題が生じる恐れは少い。
域11にはデータ側ドライバ13およびサンプルホールド回
路14が形成され、低速ドライバ配置領域12には走査側ド
ライバ15と各セルを構成する薄膜トランジスタ16が形成
される。次に、第２図に示すように、この各セル毎に形
成された薄膜トランジスタ（TFT）16およびこのTFT16を
線順次に選択してLCセルの片側電極にビデオ信号を供給
するための走査側ドライバ15を、ガラス基板21上に絶縁
膜22を介して形成され水素処理を処したアモルファスSi
（a-Si）活性層24上に形成する。即ち、ガラス基板21上
の低速ドライバ配置領域12のトランジスタ活性層は全て
a-Siで構成される。しかるに、TFT16及び走査側ドライ
バ15は通常十数μsecのパルス期間内でスイッチングを
行えばよいから、a-Siの移動度（0.1〜１cm2/V・sec）
でも十分対応が可能である。従って、上記の如き構成
で、動作速度に問題が生じる恐れは少い。
また、第１図におけるデータ側ドライバ13やサンプルホ
ールド回路14は第２図に示す多結晶Si活性層23上に形成
される。即ち、ガラス基板21上の高速ドライバ配置領域
11内のトランジスタ活性層は全て多結晶Siで構成され
る。このようにすると、多結晶Si活性層23は、ほゞ線状
に細長く形成されればよくなるので、IC全体の中に占め
る面積が従来よりも大幅に小さくて済む。しかも横に長
い帯状のパターンになるのでレーザアニール（Arcwレー
ザアニールやエキシマレーザアニール等）等の再結晶化
技術を用いることができ結晶性の良好な高品質膜が得ら
れる。この場合、再結晶化を行う際の走査回数は数回程
度で済むので再結晶化に要する時間、即ちスループット
は短くなる。さらに、膜の形成される領域が小さいため
再結晶化前の膜（多結晶Siあるいはa-Si）に存在する欠
陥，ボイド，クラック等の発生率がチップ全体に比較し
てはるかに小さい。このため結晶性の良い高品質膜であ
りながら、全体にわたって比較的グレインサイズのばら
つきの小さい且つ均一性の優れた膜が得られる。このよ
うに均一で高品質の膜が得られるので移動度やリーク電
流等の特性ばらつきの小さい高移動度トランジスタが実
現される。従って、高速動作の必要なデータドライバ13
やサンプルホールド回路14が容易に実現でき、従来技術
では不可能とみなされていた表示装置の大容量化且つ大
面積化も可能である。
ールド回路14は第２図に示す多結晶Si活性層23上に形成
される。即ち、ガラス基板21上の高速ドライバ配置領域
11内のトランジスタ活性層は全て多結晶Siで構成され
る。このようにすると、多結晶Si活性層23は、ほゞ線状
に細長く形成されればよくなるので、IC全体の中に占め
る面積が従来よりも大幅に小さくて済む。しかも横に長
い帯状のパターンになるのでレーザアニール（Arcwレー
ザアニールやエキシマレーザアニール等）等の再結晶化
技術を用いることができ結晶性の良好な高品質膜が得ら
れる。この場合、再結晶化を行う際の走査回数は数回程
度で済むので再結晶化に要する時間、即ちスループット
は短くなる。さらに、膜の形成される領域が小さいため
再結晶化前の膜（多結晶Siあるいはa-Si）に存在する欠
陥，ボイド，クラック等の発生率がチップ全体に比較し
てはるかに小さい。このため結晶性の良い高品質膜であ
りながら、全体にわたって比較的グレインサイズのばら
つきの小さい且つ均一性の優れた膜が得られる。このよ
うに均一で高品質の膜が得られるので移動度やリーク電
流等の特性ばらつきの小さい高移動度トランジスタが実
現される。従って、高速動作の必要なデータドライバ13
やサンプルホールド回路14が容易に実現でき、従来技術
では不可能とみなされていた表示装置の大容量化且つ大
面積化も可能である。
また、他方のTFT部16及び走査側ドライバ部15にはa-Si
を用いるのでリーク電流が小さくできるとともに、大容
量且つ大面積のLC表示装置を駆動するのに適したICを構
成することができる。このようにTFT16をa-Siで構成す
ると、リーク電流のばらつきも小さく抑えられるのでLC
に印加される実効電圧のばらつきも少くでき、コントラ
ストやオフセット電圧のばらつきに伴う画素劣化のばら
つきも少く抑えられる。即ち、大容量表示装置対応の駆
動IC全体としての歩留りは従来の構成に比べ大幅に向上
する。
を用いるのでリーク電流が小さくできるとともに、大容
量且つ大面積のLC表示装置を駆動するのに適したICを構
成することができる。このようにTFT16をa-Siで構成す
ると、リーク電流のばらつきも小さく抑えられるのでLC
に印加される実効電圧のばらつきも少くでき、コントラ
ストやオフセット電圧のばらつきに伴う画素劣化のばら
つきも少く抑えられる。即ち、大容量表示装置対応の駆
動IC全体としての歩留りは従来の構成に比べ大幅に向上
する。
次に、上述した駆動用ICの製造について説明する。
第２図に示すように、ガラス基板21上に絶縁膜22（SiO2
等）を介して多結晶Si膜23を低圧CVD法等を用いて形成
する。また、前記SiO2の如き絶縁膜22もかかる低圧CVD
法や常圧CVD法等の手法を用いて形成する。次に、この
多結晶Si膜23をArレーザやエキシマレーザ等を用いてア
ニール処理する。そして、この多結晶Si膜23に、例えば
イオン注入技術を用いてP,As等の不純物をソース・ドレ
イン領域23′,23″に導入し、適当なアニール処理を行
ってソース23′，ドレイン23″を形成する。次に、この
上に、SiO2のようなゲート絶縁膜25をCVD法等で形成し
た後、例えばＰドープを施した多結晶Siからなるゲート
電極26を設ける。
等）を介して多結晶Si膜23を低圧CVD法等を用いて形成
する。また、前記SiO2の如き絶縁膜22もかかる低圧CVD
法や常圧CVD法等の手法を用いて形成する。次に、この
多結晶Si膜23をArレーザやエキシマレーザ等を用いてア
ニール処理する。そして、この多結晶Si膜23に、例えば
イオン注入技術を用いてP,As等の不純物をソース・ドレ
イン領域23′,23″に導入し、適当なアニール処理を行
ってソース23′，ドレイン23″を形成する。次に、この
上に、SiO2のようなゲート絶縁膜25をCVD法等で形成し
た後、例えばＰドープを施した多結晶Siからなるゲート
電極26を設ける。
上記の如きプロセスは比較的高温（400〜650℃程度）の
熱処理を経るが、a-Si領域は低温（〜300℃以下）で形
成される。
熱処理を経るが、a-Si領域は低温（〜300℃以下）で形
成される。
まづ、絶縁膜22上に、グロー放電法等を用いてa-Si膜24
を形成し、その上部からイオン注入等によりソース，ド
レイン領域24′,24″にＰ又はAsの不純物を導入する。
その上に、蒸着法やスパッタ法等を用いて、SiO2あるい
はSiNx等のゲート絶縁膜25′を付着する。更に、金属
（Al,Au,Cr,Mo,W等）の導電層27（ゲート電極）および2
8（配線）を蒸着法等を用いて形成する。この際、この
導電層27,28は多結晶Siのソース，ドレイン領域23′,2
3″及びa-Siのソース，ドレイン領域24′,24″と電気的
接触がとられる。
を形成し、その上部からイオン注入等によりソース，ド
レイン領域24′,24″にＰ又はAsの不純物を導入する。
その上に、蒸着法やスパッタ法等を用いて、SiO2あるい
はSiNx等のゲート絶縁膜25′を付着する。更に、金属
（Al,Au,Cr,Mo,W等）の導電層27（ゲート電極）および2
8（配線）を蒸着法等を用いて形成する。この際、この
導電層27,28は多結晶Siのソース，ドレイン領域23′,2
3″及びa-Siのソース，ドレイン領域24′,24″と電気的
接触がとられる。
このように、ほとんど通常の多結晶Siやa-Siを形成する
技術を用いて駆動ICを製造することが可能であり、多結
晶Siのアニール工程を除いては特殊なプロセスを要する
ことなく容易に製造することができる。尚、多結晶Siの
アニールも条件が決まれば、スループットが短いのでプ
ロセスを長くすることはほとんどない。
技術を用いて駆動ICを製造することが可能であり、多結
晶Siのアニール工程を除いては特殊なプロセスを要する
ことなく容易に製造することができる。尚、多結晶Siの
アニールも条件が決まれば、スループットが短いのでプ
ロセスを長くすることはほとんどない。
以上説明したように、本発明によれば高性能なデータド
ライバと低リーク電流のTFT,走査側ドライバとが高歩留
りで得られるので、大面積且つ大容量の表示装置を実現
することが容易になる。特に、移動度やリーク電流等の
特性上のばらつきを小さく抑えられるので、表示素子の
画質が向上するだけでなく、画素の劣化のばらつきも少
くしたアクティブマトリックス表示装置の駆動ICを得ら
れる効果がある。
ライバと低リーク電流のTFT,走査側ドライバとが高歩留
りで得られるので、大面積且つ大容量の表示装置を実現
することが容易になる。特に、移動度やリーク電流等の
特性上のばらつきを小さく抑えられるので、表示素子の
画質が向上するだけでなく、画素の劣化のばらつきも少
くしたアクティブマトリックス表示装置の駆動ICを得ら
れる効果がある。
第１図は本発明の一実施例を説明するためのアクティブ
マトリックス表示装置の駆動ICの回路構成図、第２図は
第１図における駆動ICの断面図である。 11……高速のドライバの配置領域、12……低速のドライ
バの配置領域、13……データドライバ、14……サンプル
ホールド回路、15……走査ドライバ、16……TFT、21…
…ガラス基板、22,25,25′……絶縁膜、23,23′,23″…
…多結晶Si層、24,24′,24″……アモルファスSi層、2
6,27……ゲート電極、28……金属の導電層。
マトリックス表示装置の駆動ICの回路構成図、第２図は
第１図における駆動ICの断面図である。 11……高速のドライバの配置領域、12……低速のドライ
バの配置領域、13……データドライバ、14……サンプル
ホールド回路、15……走査ドライバ、16……TFT、21…
…ガラス基板、22,25,25′……絶縁膜、23,23′,23″…
…多結晶Si層、24,24′,24″……アモルファスSi層、2
6,27……ゲート電極、28……金属の導電層。
Claims (1)
- 【請求項１】ガラス基板上に一体化形成され,X−Ｙマト
リックス状に配列されたアクティブマトリックス表示装
置の駆動ICにおいて、各表示セルに対応して薄膜トラン
ジスタ及びこの薄膜トランジスタを駆動するための走査
側ドライバをアモルファスSi活性層上に形成し、且つ前
記薄膜トランジスタを駆動するためのデータ側ドライバ
及びサンプルホールド回路を多結晶Si活性層上に形成し
たことを特徴とするアクティブマトリックス表示装置の
駆動IC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058034A JPH0752329B2 (ja) | 1987-03-13 | 1987-03-13 | アクテイブマトリツクス表示装置の駆動ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058034A JPH0752329B2 (ja) | 1987-03-13 | 1987-03-13 | アクテイブマトリツクス表示装置の駆動ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63223788A JPS63223788A (ja) | 1988-09-19 |
| JPH0752329B2 true JPH0752329B2 (ja) | 1995-06-05 |
Family
ID=13072654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62058034A Expired - Lifetime JPH0752329B2 (ja) | 1987-03-13 | 1987-03-13 | アクテイブマトリツクス表示装置の駆動ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752329B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247375A (en) * | 1990-03-09 | 1993-09-21 | Hitachi, Ltd. | Display device, manufacturing method thereof and display panel |
| JP2776073B2 (ja) * | 1991-07-25 | 1998-07-16 | カシオ計算機株式会社 | 表示駆動装置および表示装置 |
| JP3149084B2 (ja) * | 1991-07-25 | 2001-03-26 | カシオ計算機株式会社 | 表示装置 |
| JP2780211B2 (ja) * | 1991-10-04 | 1998-07-30 | カシオ計算機株式会社 | 液晶駆動回路および液晶表示装置 |
| CN1560691B (zh) | 1992-08-27 | 2010-05-26 | 株式会社半导体能源研究所 | 半导体器件及其制造方法和有源矩阵显示器 |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JPH07135324A (ja) * | 1993-11-05 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路 |
| WO1998048318A1 (en) * | 1997-04-22 | 1998-10-29 | Matsushita Electric Industrial Co., Ltd. | Drive circuit for active matrix liquid crystal display |
| US6506635B1 (en) | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584180A (ja) * | 1981-06-30 | 1983-01-11 | セイコーエプソン株式会社 | アクテイブマトリクス基板 |
-
1987
- 1987-03-13 JP JP62058034A patent/JPH0752329B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63223788A (ja) | 1988-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3067949B2 (ja) | 電子装置および液晶表示装置 | |
| US5153702A (en) | Thin film semiconductor device and method for fabricating the same | |
| JPH10198292A (ja) | 半導体装置およびその作製方法 | |
| US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
| TW200401366A (en) | Thin-film semiconductor device, manufacturing method of the same and image display apparatus | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| JPS63223788A (ja) | アクテイブマトリツクス表示装置の駆動ｉｃ | |
| JP2000275668A (ja) | レーザアニーリング装置、液晶表示装置及びその製造方法 | |
| KR100543008B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JPH10199808A (ja) | シリコン膜の結晶化方法 | |
| US20040106244A1 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| JP3089718B2 (ja) | 駆動回路一体型アクティブマトリクスアレイおよびその製造方法 | |
| JPH09213965A (ja) | 半導体装置の製造方法 | |
| JP2000243969A (ja) | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 | |
| JPH0682818A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH07249778A (ja) | 表示素子駆動装置およびその製造方法 | |
| JPH0334465A (ja) | 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置 | |
| JPH11284191A (ja) | 縦型薄膜トランジスタおよびその製造方法 | |
| JP2687959B2 (ja) | 薄膜トランジスタ特性の安定化方法 | |
| KR100366959B1 (ko) | 실리콘 결정화방법 | |
| US7271410B2 (en) | Active matrix circuit | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JPH0982639A (ja) | 半導体装置およびその製造方法 |