JPH0752370B2 - 半導体素子用電流検出回路 - Google Patents
半導体素子用電流検出回路Info
- Publication number
- JPH0752370B2 JPH0752370B2 JP32602788A JP32602788A JPH0752370B2 JP H0752370 B2 JPH0752370 B2 JP H0752370B2 JP 32602788 A JP32602788 A JP 32602788A JP 32602788 A JP32602788 A JP 32602788A JP H0752370 B2 JPH0752370 B2 JP H0752370B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- semiconductor element
- resistor
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トランジスタなどの半導体素子を用いたスイ
ツチング回路における電流検出回路に係り、特に内燃機
関の点火装置用のスイツチング回路に好適な電流検出回
路に関する。
ツチング回路における電流検出回路に係り、特に内燃機
関の点火装置用のスイツチング回路に好適な電流検出回
路に関する。
［従来の技術］ 内燃機関の点火装置では、点火コイルの通電制御により
点火用高電圧を所定のタイミングで発生させるようにな
つているが、近年は、このような点火装置として、点火
コイルの通電制御に半導体スイツチング素子を用いた、
いわゆる電子点火装置が広く採用されるようになつてき
た。
点火用高電圧を所定のタイミングで発生させるようにな
つているが、近年は、このような点火装置として、点火
コイルの通電制御に半導体スイツチング素子を用いた、
いわゆる電子点火装置が広く採用されるようになつてき
た。
ところで、このような電子点火装置では、その点火エネ
ルギー制御と半導体スイツチング素子の保護のため、こ
の半導体スイツチング素子に流れる電流を検出し、この
検出結果に応じて電流を所定値に制御する方式となつて
いるのが通例であり、この結果、電流検出機能を必要と
する。
ルギー制御と半導体スイツチング素子の保護のため、こ
の半導体スイツチング素子に流れる電流を検出し、この
検出結果に応じて電流を所定値に制御する方式となつて
いるのが通例であり、この結果、電流検出機能を必要と
する。
このため、初期の頃は、この電流制御用の半導体スイツ
チング素子の電流通路に検出用の抵抗を直列に接続し、
これによる電圧降下を取り込むようにしていた。
チング素子の電流通路に検出用の抵抗を直列に接続し、
これによる電圧降下を取り込むようにしていた。
しかしながら、この方式では、検出用の抵抗での損失が
かなり大きくなり、発熱や電力損失の問題を生じる。
かなり大きくなり、発熱や電力損失の問題を生じる。
そこで、米国特許第4319181号明細書や、同じく第45530
84号の明細書によれば、電流検出すべき半導体素子（こ
れを主素子とする）に対して所定の関係にある別の半導
体素子（これは副素子とする）を設け、この別の半導体
素子の電流を検出することで、本来の半導体素子の電流
を推定するようにした電流検出回路について提案してお
り、以下、この提案されている電流検出回路について説
明すると、この従来技術では、例えば、MOSFET（MOS電
界効果形トランジスタ）による半導体スイツチング回路
の電流検出は、主素子のソース部の面積を１とした場
合、 1/N （Ｎ≫１） のソース面積を有する副素子を設け、この副素子に流れ
る電流を検出し、この検出結果と上記のＮから演算によ
り主素子の電流を検出するもので、第２図に示すよう
に、MOSFETからなる主素子１に対して副素子２を設け、
この副素子２と直列に電流検出用の抵抗31を接続し、こ
の抵抗31に発生する電圧降下を測定して、上記の関係か
ら主素子１に流れている電流を検出するのである。すな
わち、主素子１と副素子２のソース面積の関係を上記の
式のように設定しておくと、制御端子Ａにオン信号が印
加されて両素子1,2が導通し、負荷電流ILが流れたと
き、この負荷電流ILは両素子に分流するが、このときの
分流比はソース面積に比例し、主素子１の電流の1/Nの
電流ISNが副素子２に流れることになり、この副素子２
の電流値を抵抗31の電圧降下により検出してやれば、そ
の検出値と上記の数値Ｎとから主素子１の電流を演算し
検出することができるのである。
84号の明細書によれば、電流検出すべき半導体素子（こ
れを主素子とする）に対して所定の関係にある別の半導
体素子（これは副素子とする）を設け、この別の半導体
素子の電流を検出することで、本来の半導体素子の電流
を推定するようにした電流検出回路について提案してお
り、以下、この提案されている電流検出回路について説
明すると、この従来技術では、例えば、MOSFET（MOS電
界効果形トランジスタ）による半導体スイツチング回路
の電流検出は、主素子のソース部の面積を１とした場
合、 1/N （Ｎ≫１） のソース面積を有する副素子を設け、この副素子に流れ
る電流を検出し、この検出結果と上記のＮから演算によ
り主素子の電流を検出するもので、第２図に示すよう
に、MOSFETからなる主素子１に対して副素子２を設け、
この副素子２と直列に電流検出用の抵抗31を接続し、こ
の抵抗31に発生する電圧降下を測定して、上記の関係か
ら主素子１に流れている電流を検出するのである。すな
わち、主素子１と副素子２のソース面積の関係を上記の
式のように設定しておくと、制御端子Ａにオン信号が印
加されて両素子1,2が導通し、負荷電流ILが流れたと
き、この負荷電流ILは両素子に分流するが、このときの
分流比はソース面積に比例し、主素子１の電流の1/Nの
電流ISNが副素子２に流れることになり、この副素子２
の電流値を抵抗31の電圧降下により検出してやれば、そ
の検出値と上記の数値Ｎとから主素子１の電流を演算し
検出することができるのである。
そして、この方法によれば、電流検出用の抵抗31に流れ
る電流は、負荷電流ILの約1/Nにしかすぎないから、上
記した（Ｎ≫１）という設定から、抵抗31での損失や発
熱の問題を無くすことができるのである。
る電流は、負荷電流ILの約1/Nにしかすぎないから、上
記した（Ｎ≫１）という設定から、抵抗31での損失や発
熱の問題を無くすことができるのである。
［発明が解決しようとする課題］ 上記従来技術は、電流検出用の抵抗による電圧降下の影
響について配慮がされておらず、電流検出精度に限度が
あるという問題があつた。すなわち、上記した電流検出
用の抵抗による電圧降下は、主素子と副素子とで、それ
らの間での制御電圧の相違をもたらし、このため上記し
た分流比が、厳密には、ソース面積だけに依存しなくな
るからである。
響について配慮がされておらず、電流検出精度に限度が
あるという問題があつた。すなわち、上記した電流検出
用の抵抗による電圧降下は、主素子と副素子とで、それ
らの間での制御電圧の相違をもたらし、このため上記し
た分流比が、厳密には、ソース面積だけに依存しなくな
るからである。
本発明の目的は、上記した電圧降下の影響を無くし、副
素子により電流検出を行つても充分な検出精度が得られ
るようにした半導体素子用電流検出回路の提供にある。
素子により電流検出を行つても充分な検出精度が得られ
るようにした半導体素子用電流検出回路の提供にある。
［課題を解決するための手段］ 上記目的は、電流検出用の抵抗に現われる電圧降下に等
しい電圧を発生する電圧源を設け、これによる電圧を、
主半導体素子の制御信号に反対の極性で重畳させること
により、或いは、副半導体素子の制御信号に同一の極性
で重畳されることにより、達成される。
しい電圧を発生する電圧源を設け、これによる電圧を、
主半導体素子の制御信号に反対の極性で重畳させること
により、或いは、副半導体素子の制御信号に同一の極性
で重畳されることにより、達成される。
［作用］ 電流検出用の抵抗による電圧降下は、副半導体素子の制
御電圧にだけ影響し、主半導体素子の制御電圧には影響
しない。
御電圧にだけ影響し、主半導体素子の制御電圧には影響
しない。
そこで、この電流検出用の抵抗に現われる電圧降下と同
じ電圧を発生する電圧源を設け、この電圧を、主半導体
素子の制御信号に反対の極性で重畳させてやれば、或い
は、副半導体素子の制御信号に同一の極性で重畳してや
れば、電流検出用の抵抗による電圧降下の影響を打ち消
すことができ、検出精度の低下を抑え、高精度を得るこ
とができる。
じ電圧を発生する電圧源を設け、この電圧を、主半導体
素子の制御信号に反対の極性で重畳させてやれば、或い
は、副半導体素子の制御信号に同一の極性で重畳してや
れば、電流検出用の抵抗による電圧降下の影響を打ち消
すことができ、検出精度の低下を抑え、高精度を得るこ
とができる。
これを、第３図の原理図により、さらに詳しく説明する
と、本発明では、この第３図に示すように、抵抗31の電
圧降下を検出し、信号変換回路10で信号変換して浮動電
位状態の電圧を作り出す。つまり、抵抗31に発生する電
圧は、グランド電位（共通点電位）であるから、このま
までは具合が悪いので、信号変換回路10でレベルシフト
させるのである。こうして作り出した電圧を、電圧源12
或いは13に印加して等価電圧を作り、これをMOSFET1又
は２のゲートへの信号路に直列に挿入する。このとき、
信号変換回路10の出力インピーダンスが充分に低くなる
ようにし、これにより電圧源12,13の挿入による影響が
極力現われないようにするのである。
と、本発明では、この第３図に示すように、抵抗31の電
圧降下を検出し、信号変換回路10で信号変換して浮動電
位状態の電圧を作り出す。つまり、抵抗31に発生する電
圧は、グランド電位（共通点電位）であるから、このま
までは具合が悪いので、信号変換回路10でレベルシフト
させるのである。こうして作り出した電圧を、電圧源12
或いは13に印加して等価電圧を作り、これをMOSFET1又
は２のゲートへの信号路に直列に挿入する。このとき、
信号変換回路10の出力インピーダンスが充分に低くなる
ようにし、これにより電圧源12,13の挿入による影響が
極力現われないようにするのである。
この結果、電流制御用の主素子１と電流検出用の副素子
２の真のゲート・ソース間電圧VGS1,VGS2を等しくする
ことができ、これら素子間でのソース電流の比の直線性
を大きく改善することができる。
２の真のゲート・ソース間電圧VGS1,VGS2を等しくする
ことができ、これら素子間でのソース電流の比の直線性
を大きく改善することができる。
［実施例］ 以下、本発明による半導体素子用電流検出回路につい
て、図示の実施例により詳細に説明する。
て、図示の実施例により詳細に説明する。
第１図は、本発明の一実施例で、第２図で説明した従来
技術と同じく、電流制御用の主素子と電流検出用の副素
子としてMOSFETを用いたものである。なお、本発明は、
使用する半導体素子がMOSFETに限定されるものではない
ことは、いうまでもなく、例えばバイポーラトランジス
タを用いても実施可能である。
技術と同じく、電流制御用の主素子と電流検出用の副素
子としてMOSFETを用いたものである。なお、本発明は、
使用する半導体素子がMOSFETに限定されるものではない
ことは、いうまでもなく、例えばバイポーラトランジス
タを用いても実施可能である。
第１図において、11はオペアンプ、21は増幅素子となる
NPNバイポーラトランジスタ、32,33は抵抗で電流検出用
抵抗31と同一の抵抗値Ｒを有するものである。なお、主
素子及び副素子となるMOSFET（以下、MOSという）1,2
と、電流検出用抵抗31は第２図の従来技術と同じであ
る。
NPNバイポーラトランジスタ、32,33は抵抗で電流検出用
抵抗31と同一の抵抗値Ｒを有するものである。なお、主
素子及び副素子となるMOSFET（以下、MOSという）1,2
と、電流検出用抵抗31は第２図の従来技術と同じであ
る。
まず、上記したように、MOS1,2のゲート・ソース間電圧
をそれぞれVGS1,VGS2とし、さらにMOS2のゲート電圧、
つまり制御入力端子の電圧をVGとする。なお、上記した
ように抵抗31,32,33の抵抗値はＲである。
をそれぞれVGS1,VGS2とし、さらにMOS2のゲート電圧、
つまり制御入力端子の電圧をVGとする。なお、上記した
ように抵抗31,32,33の抵抗値はＲである。
いま、所定の制御信号が入力され、この結果、或る検出
電流ISNが流れたとする。
電流ISNが流れたとする。
そうすると、電流検出用抵抗31には、 V31＝Ｒ・ISN という電圧降下が現われ、これの電圧V31がオペアンプ1
1の正入力端子に入力されることになる。
1の正入力端子に入力されることになる。
ところで、このオペアンプ11の出力にはトランジスタ21
のベースが接続され、さらにこのトランジスタ21のエミ
ツタはオペアンプ11の負入力端子に接続されている。ま
た、この負入力端子は抵抗32を介して供給電位点に接続
されている。
のベースが接続され、さらにこのトランジスタ21のエミ
ツタはオペアンプ11の負入力端子に接続されている。ま
た、この負入力端子は抵抗32を介して供給電位点に接続
されている。
この結果、オペアンプ11は、その２個の入力端子が同電
位になるように働き、抵抗32には、検出用抵抗31に流れ
ている電流ISNに等しい値の電流が流れる。
位になるように働き、抵抗32には、検出用抵抗31に流れ
ている電流ISNに等しい値の電流が流れる。
ここで、トランジスタ21のエミツタ電流をIE、コレクタ
電流をICとすれば、これら間には、 IE≒IC の関係があるから、結局、 IC≒ISN の関係が与えられていることになる。
電流をICとすれば、これら間には、 IE≒IC の関係があるから、結局、 IC≒ISN の関係が与えられていることになる。
そして、このトランジスタ21のコレクタ電流ICは、MOS1
のゲート信号線路に直列に挿入されている抵抗33に流れ
るから、結局、この抵抗33には、 V33＝Ｒ・IC＝V31 という電圧降下が現われ、この電圧が図示の極性で信号
電圧VGに重畳されてMOS1のゲートに印加されることにな
る。
のゲート信号線路に直列に挿入されている抵抗33に流れ
るから、結局、この抵抗33には、 V33＝Ｒ・IC＝V31 という電圧降下が現われ、この電圧が図示の極性で信号
電圧VGに重畳されてMOS1のゲートに印加されることにな
る。
ところで、MOS2のゲート電位（端子Ｃに対する電圧）は
VGであり、これから電圧V31を減算した電圧が、このMOS
2のゲート・ソース間電圧VGS2となるから、結局、 VGS2＝VG−V31＝VG−Ｒ・ISN となつている。
VGであり、これから電圧V31を減算した電圧が、このMOS
2のゲート・ソース間電圧VGS2となるから、結局、 VGS2＝VG−V31＝VG−Ｒ・ISN となつている。
他方、MOS1のゲート・ソース間電圧VGS1についてみる
と、図から明らかなように、これは、端子Ａの電圧VGか
ら抵抗33による電圧降下を減算したものとなつている。
すなわち、 VGS1＝VG−V33＝VG−Ｒ・IC となつている。
と、図から明らかなように、これは、端子Ａの電圧VGか
ら抵抗33による電圧降下を減算したものとなつている。
すなわち、 VGS1＝VG−V33＝VG−Ｒ・IC となつている。
そして、ここで、上記したように、 IC≒ISN ∴V33＝Ｒ・IC＝V31 なので、結局、この実施例によれば、 VGS1＝VGS2 とすることができ、MOS1とMOS2とは、等しいゲート・ソ
ース間電圧のもとで動作されることになり、電流検出用
抵抗31の影響を全く受けることなく、主素子であるMOS1
の電流を、副素子であるMOS2に流れる電流により、これ
らのソース面積の比Ｎとの演算で、充分な精度を保つて
検出することができる。
ース間電圧のもとで動作されることになり、電流検出用
抵抗31の影響を全く受けることなく、主素子であるMOS1
の電流を、副素子であるMOS2に流れる電流により、これ
らのソース面積の比Ｎとの演算で、充分な精度を保つて
検出することができる。
ところで、第１図の実施例では、オペアンプ11を記号で
示したが、MOS素子による実現例を示したものが、第４
図である。
示したが、MOS素子による実現例を示したものが、第４
図である。
MOS40,41のソースを共通にし、抵抗42を介してアース端
子43に接続し、ドレインはそれぞれ抵抗44及び抵抗45を
介して電源端子46に接続する。さらにMOS2のゲートをマ
イナス入力端子47、ドレインを出力端子48に、MOS1のゲ
ートをプラス入力端子49に接続することにより上記オペ
アンプ11を実現できる。
子43に接続し、ドレインはそれぞれ抵抗44及び抵抗45を
介して電源端子46に接続する。さらにMOS2のゲートをマ
イナス入力端子47、ドレインを出力端子48に、MOS1のゲ
ートをプラス入力端子49に接続することにより上記オペ
アンプ11を実現できる。
なお、上記した第１図の実施例は回路構成が簡単なの
で、IC化しやすい効果がある。
で、IC化しやすい効果がある。
第５図に本発明の他の実施例を示す。
MOS1,2及び検出用抵抗31及び抵抗33は第１図の実施例と
同じであるが、バイパス部にバイポーラトランジスタで
構成した従続電流源51,52を設けた点に特徴がある。
同じであるが、バイパス部にバイポーラトランジスタで
構成した従続電流源51,52を設けた点に特徴がある。
今、検出電流ISNが流れているとすると、抵抗31に生じ
る電圧降下によつて電流源51,52が動作し、電圧降下に
比例した電流ISNを発生する。
る電圧降下によつて電流源51,52が動作し、電圧降下に
比例した電流ISNを発生する。
この結果、電流源52によりMOS2のゲート電圧は上がる
が、電流源51により電流源52の電流が吸い込まれるの
で、結局、MOS1のゲート電圧は変化しない。
が、電流源51により電流源52の電流が吸い込まれるの
で、結局、MOS1のゲート電圧は変化しない。
従つて、この実施例によつても、MOS1,2のVGS1,VGS2を
ほぼ等しく設定することができるので、電流検出精度の
向上を図ることができる。
ほぼ等しく設定することができるので、電流検出精度の
向上を図ることができる。
第６図及び第７図は電流源51,52の実施例で、まず、電
流源52を素子で構成すると第６図のようになる。
流源52を素子で構成すると第６図のようになる。
バイポーラトランジスタ61のエミツタを、抵抗62を介し
て電源端子63に、ベースを抵抗64,65に、コレクタを定
電流端子66にそれぞれ接続する。
て電源端子63に、ベースを抵抗64,65に、コレクタを定
電流端子66にそれぞれ接続する。
抵抗64,65はバイポーラトランジスタ67と電源端子63の
間の電圧を分圧し、バイポーラトランジスタ61のベース
に供給するために設けられている。
間の電圧を分圧し、バイポーラトランジスタ61のベース
に供給するために設けられている。
バイポーラトランジスタ67のベースは入力端子68に、エ
ミツタはアース端子69に接続する。
ミツタはアース端子69に接続する。
以上の回路構成により前記電流源52が実現できる。
次に第７図は電流源51の実施例で、トランジスタ71のエ
ミツタを電源端子72に、ベースを抵抗73,74に、コレク
タを抵抗75にそれぞれ接続する。
ミツタを電源端子72に、ベースを抵抗73,74に、コレク
タを抵抗75にそれぞれ接続する。
抵抗73,74はトランジスタ75と電源端子72との間の電圧
を分圧し、それをトランジスタ71のベースに供給する働
きをする。
を分圧し、それをトランジスタ71のベースに供給する働
きをする。
トランジスタ76のコレクタは定電流端子77に、エミツタ
はアース端子78に、そしてベースは抵抗79,80にそれぞ
れ接続する。抵抗79,80は、トランジスタ71とアース端
子78との間の電圧を分圧してトランジスタ76のベースに
入力する働きをする。
はアース端子78に、そしてベースは抵抗79,80にそれぞ
れ接続する。抵抗79,80は、トランジスタ71とアース端
子78との間の電圧を分圧してトランジスタ76のベースに
入力する働きをする。
トランジスタ75のコレクタは抵抗74に、ベースは入力端
子81に、そしてエミツタはアース端子78にそれぞれ接続
する。
子81に、そしてエミツタはアース端子78にそれぞれ接続
する。
以上により電流源51を得ることができる。
第５図の実施例によれば、電流源52から抵抗33に供給し
た電流を電流源51により吸い取つているから、入力端子
Ａ側に影響を与えることがないという効果を得ることが
できる。
た電流を電流源51により吸い取つているから、入力端子
Ａ側に影響を与えることがないという効果を得ることが
できる。
第８図は本発明のさらに別の一実施例で、MOS1,2、オペ
アンプ11及び抵抗31,32は同じであるが、MOS1のゲート
に光伝導性素子85、オペアンプ11の出力端子に発光ダイ
オード86を設けてある。
アンプ11及び抵抗31,32は同じであるが、MOS1のゲート
に光伝導性素子85、オペアンプ11の出力端子に発光ダイ
オード86を設けてある。
今、検出電流ISNが流れているとすると、第１図の場合
と同様に抵抗31にも電流ISNが流れ、発光ダイオード86
が発光する。そうすると、光伝導性素子85がこの発光ダ
イオード86からの光を受けて電圧を発生する。この光伝
導性素子85は光に比例した電圧を発生するので、検出電
流ISNに応じて光伝導性素子85に発生する電圧を制御す
ることができる。
と同様に抵抗31にも電流ISNが流れ、発光ダイオード86
が発光する。そうすると、光伝導性素子85がこの発光ダ
イオード86からの光を受けて電圧を発生する。この光伝
導性素子85は光に比例した電圧を発生するので、検出電
流ISNに応じて光伝導性素子85に発生する電圧を制御す
ることができる。
これによりMOS1,2のゲート・ソース間電圧を等しく設定
できるので、電流検出精度の向上を図ることができる。
できるので、電流検出精度の向上を図ることができる。
第８図に示した光伝導性素子85はCdSe（カドミウムセレ
ン）等で実現できる。
ン）等で実現できる。
本実施例では、電流検出側とゲート側とを電気的に絶縁
できる効果をもつ。
できる効果をもつ。
第９図に本発明の他の実施例を示す。
この第９図の実施例は、第１図の実施例に電流制限回路
を付加したもので、MOS1,2、オペアンプ11、トランジス
タ21、抵抗31,32,33は第１図の実施例と同様である。
を付加したもので、MOS1,2、オペアンプ11、トランジス
タ21、抵抗31,32,33は第１図の実施例と同様である。
MOS3は、抵抗34と共にMOS2のゲート・ドレイン間電圧を
抵抗32の電圧降下に応じて制御し、これにより電流制限
作用を行なう。しかして、この実施例によれば、電流制
限機能をもたせても、抵抗31,32,33には常に電流ISNが
流れるため、電流検出精度が低下することはない。
抵抗32の電圧降下に応じて制御し、これにより電流制限
作用を行なう。しかして、この実施例によれば、電流制
限機能をもたせても、抵抗31,32,33には常に電流ISNが
流れるため、電流検出精度が低下することはない。
ところで、以上の実施例では、主素子と副素子となる半
導体素子としてMOSFETを用いているが、これらの素子は
MOSFETに限らないことはいうまでもなく、第10図にバイ
ポーラトランジスタを用いた実施例を、そして第11図に
絶縁ゲート形バイポーラトランジスタ（IGBT）を用いた
実施例について、それぞれ示す。
導体素子としてMOSFETを用いているが、これらの素子は
MOSFETに限らないことはいうまでもなく、第10図にバイ
ポーラトランジスタを用いた実施例を、そして第11図に
絶縁ゲート形バイポーラトランジスタ（IGBT）を用いた
実施例について、それぞれ示す。
まず、第10図において、201が電流制御用の主素子とな
るバイポーラトランジスタ、202は電流検出用の副素子
となるバイポーラトランジスタ、203は電流制限用のバ
イポーラトランジスタであり、その他は第９図の実施例
と同じである。
るバイポーラトランジスタ、202は電流検出用の副素子
となるバイポーラトランジスタ、203は電流制限用のバ
イポーラトランジスタであり、その他は第９図の実施例
と同じである。
次に、第11図において、101は電流制御用の主素子とな
るIGBT、102は電流検出用の副素子となるIGBT、それに1
03は電流制限用のIGBTであり、その他は第９図の実施例
と同じである。
るIGBT、102は電流検出用の副素子となるIGBT、それに1
03は電流制限用のIGBTであり、その他は第９図の実施例
と同じである。
従つて、これら第10図及び第11図の実施例によつても、
第９図の実施例と同様に各トランジスタのベース・エミ
ツタ間電圧或いはゲート・エミツタ間電圧を等しくでき
るので、高精度の電流検出を容易に得ることができるう
え、第10図の実施例では、全ての半導体素子がバイポー
ラトランジスタなので、バイポーラプロセスで全回路の
IC化が可能になり、容易に歩留まりの向上が得られると
いう効果があり、他方、第11図の実施例によれば、大電
流を対象とした制御回路への適用が容易であるという効
果がある。
第９図の実施例と同様に各トランジスタのベース・エミ
ツタ間電圧或いはゲート・エミツタ間電圧を等しくでき
るので、高精度の電流検出を容易に得ることができるう
え、第10図の実施例では、全ての半導体素子がバイポー
ラトランジスタなので、バイポーラプロセスで全回路の
IC化が可能になり、容易に歩留まりの向上が得られると
いう効果があり、他方、第11図の実施例によれば、大電
流を対象とした制御回路への適用が容易であるという効
果がある。
第12図は、さらに本発明の一実施例で、この実施例が特
徴とする点は、副素子と直列に接続される電流検出用の
抵抗に代えて、バイポーラトランジスタの導通抵抗を使
用した点にあり、図において、205がこのためのトラン
ジスタである。
徴とする点は、副素子と直列に接続される電流検出用の
抵抗に代えて、バイポーラトランジスタの導通抵抗を使
用した点にあり、図において、205がこのためのトラン
ジスタである。
そして、このトランジスタ205で電流ISNを検出し、これ
と同じ電流ISをトランジスタ206のコレクタに流し、こ
の電流を検出電流として利用するのである。
と同じ電流ISをトランジスタ206のコレクタに流し、こ
の電流を検出電流として利用するのである。
トランジスタ205のコレクタ・エミツタ間電圧降下は、
常に抵抗32の電圧降下と等しくされるから、抵抗32と33
の抵抗値を同じ値にすることにより、この抵抗33の両端
に、トランジスタ205のコレクタ・エミツタ間電圧降下
に等しい電圧を発生させることができ、トランジスタ20
1と202のベース・エミツタ間電圧の差を無くし、高精度
の電流検出を容易に得ることができる。
常に抵抗32の電圧降下と等しくされるから、抵抗32と33
の抵抗値を同じ値にすることにより、この抵抗33の両端
に、トランジスタ205のコレクタ・エミツタ間電圧降下
に等しい電圧を発生させることができ、トランジスタ20
1と202のベース・エミツタ間電圧の差を無くし、高精度
の電流検出を容易に得ることができる。
そして、この実施例によれば、電流検出に抵抗を用いな
いで済むので、温度特性が改善され、さらに精度の向上
を得ることができる。
いで済むので、温度特性が改善され、さらに精度の向上
を得ることができる。
［発明の効果］ 本発明によれば、電流制御用の主半導体素子と、電流検
出用の副半導体素子との動作条件を充分に等しくするこ
とができるから、高精度の電流検出を容易に得ることが
できる。
出用の副半導体素子との動作条件を充分に等しくするこ
とができるから、高精度の電流検出を容易に得ることが
できる。
第１図は本発明による半導体素子用電流検出回路の一実
施例を示す回路図、第２図は従来例を示す回路図、第３
図は本発明の原理を説明する回路図、第４図はオペアン
プの一例を示す回路図、第５図は本発明の他の一実施例
を示す回路図、第６図及び第７図はそれぞれ電流源の一
実施例を示す回路図、第８図は光結合素子を用いた本発
明の一実施例を示す回路図、第９図は電流制限機能を付
加した本発明の一実施例を示す回路図、第10図はバイポ
ーラトランジスタによる本発明の一実施例を示す回路
図、第11図は絶縁ゲート形バイポーラトランジスタによ
る本発明の一実施例を示す回路図、第12図は電流検出用
の抵抗としてトランジスタのオン抵抗を用いた本発明の
一実施例を示す回路図である。 １……MOSFETからなる電流制御用の主半導体素子、２…
…MOSFETからなる電流検出用の副半導体素子、11……オ
ペアンプ、21……増幅素子となるNPNトランジスタ、31
……電流検出用抵抗、32,33……抵抗。
施例を示す回路図、第２図は従来例を示す回路図、第３
図は本発明の原理を説明する回路図、第４図はオペアン
プの一例を示す回路図、第５図は本発明の他の一実施例
を示す回路図、第６図及び第７図はそれぞれ電流源の一
実施例を示す回路図、第８図は光結合素子を用いた本発
明の一実施例を示す回路図、第９図は電流制限機能を付
加した本発明の一実施例を示す回路図、第10図はバイポ
ーラトランジスタによる本発明の一実施例を示す回路
図、第11図は絶縁ゲート形バイポーラトランジスタによ
る本発明の一実施例を示す回路図、第12図は電流検出用
の抵抗としてトランジスタのオン抵抗を用いた本発明の
一実施例を示す回路図である。 １……MOSFETからなる電流制御用の主半導体素子、２…
…MOSFETからなる電流検出用の副半導体素子、11……オ
ペアンプ、21……増幅素子となるNPNトランジスタ、31
……電流検出用抵抗、32,33……抵抗。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 政善 茨城県勝田市大字高場2520番地 株式会社 日立製作所佐和工場内 (56)参考文献 特開 昭58−18715（ＪＰ，Ａ) 実開 昭53−132635（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】電流制御用半導体素子に流れる電流を、こ
の半導体素子に並列接続され、同一の制御信号入力端子
から制御信号が供給される電流検出用半導体素子に直列
に接続した電流検出用抵抗器の電圧降下により検出する
方式の電圧検出回路において、 上記電流検出用抵抗器の電圧降下に追従して、それに等
しい電圧を発生する可変電圧源を設け、 上記可変電圧源が発生する電圧を、 上記電流制御用半導体素子の制御信号に反対の極性で重
畳させるように構成したことを特徴とする半導体素子用
電流検出回路。 - 【請求項２】電流制御用半導体素子に流れる電流を、こ
の半導体素子に並列接続され、同一の制御信号入力端子
から制御信号が供給される電流検出用半導体素子に直列
に接続した電流検出用抵抗器の電圧降下により検出する
方式の電圧検出回路において、 上記電流検出用抵抗器の電圧降下に追従して、それに等
しい電圧を発生する可変電圧源を設け、 上記可変電圧源が発生する電圧を、 上記電流検出用半導体素子の制御信号に同一の極性で重
畳させるように構成したことを特徴とする半導体素子用
電流検出回路。 - 【請求項３】請求項１又は請求項２の発明において、 上記可変電圧源が、 上記電流制御用半導体素子又は上記電流検出用半導体素
子の一方の制御信号経路に直列に接続した抵抗器と、 この抵抗器に流れる電流を上記電流検出用抵抗器の電圧
降下に応じて接続する演算増幅回路とで構成されている
ことを特徴とする半導体素子用電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32602788A JPH0752370B2 (ja) | 1988-12-26 | 1988-12-26 | 半導体素子用電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32602788A JPH0752370B2 (ja) | 1988-12-26 | 1988-12-26 | 半導体素子用電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02171904A JPH02171904A (ja) | 1990-07-03 |
| JPH0752370B2 true JPH0752370B2 (ja) | 1995-06-05 |
Family
ID=18183279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32602788A Expired - Fee Related JPH0752370B2 (ja) | 1988-12-26 | 1988-12-26 | 半導体素子用電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752370B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19633367A1 (de) * | 1996-08-19 | 1998-03-26 | Siemens Ag | Ansteuerschaltung für ein Feldeffekt gesteuertes Halbleiterbauelement |
| JP3514641B2 (ja) | 1998-10-30 | 2004-03-31 | 株式会社日立製作所 | 内燃機関用点火装置および点火制御システム |
| JP5668400B2 (ja) * | 2010-10-08 | 2015-02-12 | 株式会社デンソー | 半導体装置 |
| JP5724281B2 (ja) * | 2010-10-08 | 2015-05-27 | 富士電機株式会社 | パワー半導体デバイスの電流検出回路 |
| JP6160545B2 (ja) * | 2014-04-07 | 2017-07-12 | 株式会社デンソー | 過電流保護回路 |
| JP7391720B2 (ja) * | 2020-03-05 | 2023-12-05 | 株式会社東芝 | 半導体集積回路装置および電流検出回路 |
-
1988
- 1988-12-26 JP JP32602788A patent/JPH0752370B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02171904A (ja) | 1990-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007482B1 (ko) | 전류검출회로 | |
| US3845405A (en) | Composite transistor device with over current protection | |
| JPH075225A (ja) | 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 | |
| JPS6144360B2 (ja) | ||
| US5313114A (en) | Comparator circuit with precision hysteresis and high input impedance | |
| US5585746A (en) | Current sensing circuit | |
| EP0430354B1 (en) | Detection circuit of the current in an MOS type power transistor | |
| JPH0752370B2 (ja) | 半導体素子用電流検出回路 | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| US5485123A (en) | Circuit configuration for adjusting the quadrature-axis current component of a push-pull output stage | |
| JPH02266614A (ja) | 固体リレー回路の負荷過渡電圧保護回路 | |
| JPH0350762A (ja) | 電流検出回路 | |
| JPH032868Y2 (ja) | ||
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JPH087831Y2 (ja) | 過電流防止回路 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| JPS59215121A (ja) | バツフア回路 | |
| RU2006060C1 (ru) | Источник тока | |
| SU1084961A1 (ru) | Усилитель тока | |
| JPS6123815Y2 (ja) | ||
| JPH0216293Y2 (ja) | ||
| JP2590977B2 (ja) | 過電流検出回路 | |
| JPH06105070B2 (ja) | 半導体スイッチング回路 | |
| KR100344762B1 (ko) | 전원전압의 저전압레벨 검출회로 | |
| KR950000978Y1 (ko) | 반도체 집적회로의 잡음방지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |