JPH02171904A - 半導体素子用電流検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トランジスタなどの半導体素子を用いたスイ
ッチング回路における電流検出回路に係り、特に内燃機
関の点火装置用のスイッチング回路に好適な電流検出回
路に関する。

［従来の技術］ 内燃機関の点火装置では、点火コイルの通電制御により
点火用高電圧を所定のタイミングで発生させるようにな
っているが、近年は、このような点火装置として、点火
コイルの通電制御に半導体スイッチング素子を用いた。

いわゆる電子点火装置が広く採用されるようになってき
た。

ところで、このような電子点火装置では、その点火エネ
ルギー制御と半導体スイッチング素子の保護のため、こ
の半導体スイッチング素子に流れる電流を検出し、この
検出結果に応じて電流を所定値に制御する方式となって
いるのが通例であり、この結果、電流検出機能を必要と
する。

このため、初期の頃は、この電流制御用の半導体スイッ
チング素子の電流通路に検出用の抵抗を直列に接続し、
これによる電圧降下を取り込むようにしていた。

しかしながら、この方式では、検出用の抵抗での損失が
かなり大きくなり１発熱や電力損失の問題を生じる。

そこで、米国特許第４３１９１８１号明細書や。

同じく第４５５３０８４号の明細書によれば、電流検出
すべき半導体素子（これを主素子とする）に対して所定
の関係にある別の半導体素子（これは副素子とする）を
設け、この別の半゛導体素子の電流を検出することで、
本来の半導体素子の電流を推定するようにした電流検出
回路について提案しており、以下、この提案されている
電流検出回路について説明すると、この従来技術では１
例えば、ＭＯＳＦＥＴ　（ＭＯ８電界効果形トランジス
タ）による半導体スイッチング回路の電流検出は、主素
子のソース部の面積を１とした場合、１／Ｎ　　　　（
Ｎ）１） のソース面積を有する副素子を設け、この副素子に流れ
る電流を検出し、この検出結果と上記のＮから演算によ
り主素子の電流を検出するもので、第２図に示すように
、ＭＯＳＦＥＴからなる主素子１に対して副素子２を設
け、この副素子２と直列に電流検出用の抵抗３１を接続
し、この抵抗３１に発生する電圧降下を測定して、上記
の関係から主素子１に流れている電流を検出するのであ
る。

すなわち、主素子１と副素子２のソース面積の関係を上
記の式のように設定しておくと、制御端子Ａにオン信号
が印加されて画素子１，２が導通し、負荷電流ＩＬが流
れたとき、この負荷電流工、は画素子に分流するが、こ
のときの分流比はソース面積に比例し、主素子１の電流
の１７Ｈの電流Ｉ□が副素子２に流れることになり、こ
の副素子２の電流値を抵抗３１の電圧降下により検出し
てやれば、その検出値と上記の数値Ｎとから主素子１の
電流を演算し検出することができるのである。

そして、この方法によれば、電流検出用の抵抗３１に流
れる電流は、負荷電流■、の約１７Ｎにしかすぎないか
ら、上記した（Ｎ＞１）という設定から、抵抗３１での
損失や発熱の問題を無くすことができるのである。

［発明が解決しようとする課題］ 上記従来技術は、電流検出用の抵抗による電圧降下の影
響について配慮がされておらず、電流検出精度に限度が
あるという問題があった。すなわち、上記した電流検出
用の抵抗による電圧降下は。

主素子と副素子とで、それらの間での制御電圧の相違を
もたらし、このため上記した分流比が、厳密には、ソー
ス面積だけに依存しなくなるからである。

本発明の目的は、上記した電圧降下の影響を無くシ、副
素子により電流検出を行っても充分な検出精度が得られ
るようにした半導体素子用電流検出回路の提供にある。

［課題を解決するための手段］ 上記目的は、電流検出用の抵抗に呪われる電圧降下に等
しい電圧を発生する電圧源を設け、これによる電圧を主
半導体素子及び副半導体素子の少なくとも一方の制御信
号に所定の極性で重畳することにより達成される。

［作用］ 電流検出用の抵抗による電圧降下は、副半導体素子の制
御電圧にだけ影響し、主半導体素子の制御電圧には影響
しない。

そこで、この電流検出用の抵抗に現われる電圧降下と同
じ電圧を発生する電圧源を設け、この電圧を主半導体素
子と副半導体素子の少なくとも一方の制御電圧に所定の
極性で重畳してやれば、電流検出用の抵抗による電圧降
下の影響を打ち消すことができ、検出精度の低下を抑え
、高精度を得ることができる。

これを、第３図の原理図により、さらに詳しく説明する
と、本発明では、この第３図に示すように、抵抗３１の
電圧降下を検出し、信号変換回路１０で信号変換して浮
動電位状態の電圧を作り出す。つまり、抵抗３１に発生
する電圧は、グランド電位（共通点電位）であるから、
このままでは具合が悪いので、信号変換回路１０でレベ
ルシフトさせるのである。こうして作り出した電圧を、
電圧源１２或いは１３に印加して等値電圧を作り。

これをＭＯ８ＦＥＴＩ又は２のゲートへの信号路に直列
に挿入する。このとき、信号変換回路１０の出力インピ
ーダンスが充分に低くなるようにし、これにより電圧源
１２．１３の挿入による影響が極力現われないようにす
るのである。

この結果、電流制御用の主素子１と電流検出用の副素子
２の真のゲート・ソース間電圧ＶＣＳ□。

Ｖａｓ２を等しくすることができ、これら素子間でのソ
ース電流の比の直線性を大きく改善することができる。

［実施例］ 以下、本発明による半導体素子用電流検出回路について
、図示の実施例により詳細に説明する。

第１図は、本発明の一実施例で、第２図で説明した従来
技術と同じく、電流制御用の主素子と電流検出用の副素
子としてＭＯＳＦＥＴを用いたものである。なお、本発
明は、使用する半導体素子がＭＯＳＦＥＴに限定される
ものではないことは。

いうまでもなく、例えばバイポーラトランジスタを用い
ても実施可能である。

第１図において、１１はオペアンプ、２１は増幅素子と
なるＮＰＮバイポーラトランジスタ、３２゜３３は抵抗
で電流検出用抵抗３１と同一の抵抗値Ｒを有するもので
ある。なお、主素子及び副素子となるＭＯＳＦＥＴ　（
以下１ＭＯ８という）１゜２と、電流検出用抵抗３１は
第２図の従来技術と同じである。

まず、上記したように、ＭＯ８Ｌ、２のゲート・ソース
間電圧をそれぞれＶＧｇＬ＋　Ｖａｓｎとし、さらにＭ
Ｏ８２のゲート電圧、つまり制御入力端子の電圧をｖｃ
とする。なお、上記したように抵抗３１゜３２．３３の
抵抗値はＲである。

いま、所定の制御信号が入力され、この結果。

成る検出電流■。が流れたとする。

そうすると、電流検出用抵抗３１には、Ｖ、１＝Ｒ−Ｉ
ｓＮ という電圧降下が現われ、これの電圧Ｖ　３１がオペア
ンプ１１の正入力端子に入力されることになる。

ところで、このオペアンプ１１の出力にはトランジスタ
２１のベースが接続され、さらにこのトランジスタ２１
のエミッタはオペアンプ１１の負入力端子に接続されて
いる。また、この負入力端子は抵抗３２を介して供給電
位点に接続されている。

この結果、オペアンプ１１は、その２個の入力端子が同
電位になるように働き、抵抗３２には。

検出用抵抗３１に流れている電流Ｈ□に等しい値の電流
が流れる。

ここで、トランジスタ２１のエミッタ電流をＩＥ、コレ
クタ電流を工、とすれば、これら間には、ＩＥ幻■。

の関係があるから、結局、 Ｉｃ押Ｉｇｓ の関係が与えられていることになる。

そして、このトランジスタ２１のコレクタ電流１、は、
ＭＯ８Ｌのゲート信号線路に直列に挿入されている抵抗
３３に流れるから、結局、この抵抗３３には。

Ｖ３３　＝　Ｒ’　Ｉ　Ｃ＝　Ｖｚｘ という電圧降下が現われ、この電圧が図示の極性で信号
電圧Ｖｃに重畳されてＭＯ８Ｉのゲートに印加されるこ
とになる。

ところで、ＭＯ８２のゲート電位（端子Ｃに対する電圧
）はＶｃであり、これから電圧Ｖ　３１を減算した電圧
が、このＭＯ８２のゲート・ソース間電圧ｖｃｌｌ□と
なるから、結局。

Ｖｃｓ２”　Ｖｃ−Ｖ−１＝　Ｖｃ　　Ｒ’　Ｉ　ｓＮ
となっている。

他方、ＭＯ８Ｌのゲート・ソース間電圧Ｖ　Ｇ　ｇ□に
ついてみると１図から明らかなように、これは、端子〜
Ａの電圧■。から抵抗３３による電圧降下を減算したも
のとなっている。すなわち、Ｖａｎ１＝　Ｖｃ　　ｖ３
３＝　Ｖａ−Ｒ・Ｉ　ｃとなっている。

そして、ここで、上記したように。

Ｉｃ″：Ｉ　ｇＮ−’−Ｖ３３　＝Ｒ・Ｉ　ｃ”　Ｖ３
Ｌなので、結局、この実施例によれば、 Ｖ　ａｓｌ”　Ｖ　Ｃ８に とすることができ、Ｍｏ８ｔとＭＯ８２とは、等しいゲ
ート・ソース間電圧のもとで動作されることになり、電
流検出用抵抗３１の影響を全く受けることなく、主素子
であるＭｏ８ｔの電流を、副素子であるＭＯ３２に流れ
る電流により、これらのソース面積の比Ｎとの演算で、
充分な精度を保つで検出することができる。

ところで、第１図の実施例では、オペアンプ１１を記号
で示したが、ＭＯ３素子による実現例を示したものが、
第４図である。

ＭＯ３４０，４１のソースを共通にし、抵抗４２を介し
てアース端子４３に接続し、ドレインはそれぞれ抵抗４
４及び抵抗４５を介して電源端子４６しこ接続する。さ
らにＭＯ３２のゲートをマイナス入力端子４７、ドレイ
ンを出力端子４８に、ＭＯ８１のゲートをプラス入力端
子４９に接続することにより上記オペアンプ１１を実現
できる。

なお、上記した第１図の実施例は回路構成が簡単なので
、ＩＣ化しやすい効果がある。

第５図に本発明の他の実施例を示す。

Ｍｏ８ｔ、２及び検出用抵抗３１及び抵抗３３は第１図
の実施例と同じであるが、バイパス部にバイポーラトラ
ンジスタで構成した従続電流源５１゜５２を設けた点に
特徴がある。

今、検出電流ＩｇＮが流れているとすると、抵抗３１に
生じる電圧降下によって電流源５１．５２が動作し、電
圧降下に比例した電流ＩＮＮを発生する。

この結果、電流源５２によりＭＯ８２のゲート電圧は上
がるが、電流源５１により電流源５２の電流が吸い込ま
れるので、結局、Ｍｏ５ｔのゲート電圧は変化しない。

従って、この実施例によっても、Ｍｏ５ｔ、２のＶ。Ｅ
ｌｚ＋Ｖｃｇ□をほぼ等しく設定することができるので
、電流検出精度の向上を図ることができる。

第６図及び第７図は電流源５１．５２の実施例で、まず
、電流源５２を素子で構成すると第６図のようになる。

バイポーラトランジスタ６１のエミッタを、抵抗６２を
介して電源端子６３に、ベースを抵抗６４゜６５に、コ
レクタを定電流端子６６にそれぞれ接続する。

抵抗６４．８５はバイポーラトランジスタ６７と電源端
子６３の間の電圧を分圧し、バイポーラトランジスタ６
１のベースに供給するために設けられている。

バイポーラトランジスタ６７のベースは入力端子６８に
、エミッタはアース端子６９に接続する。

以上の回路構成により前記電流ｇ５２が実現できる。

次に第７図は電流′ｇ５１の実施例で、トランジスタ７
１のエミッタを電源端子７２に、ベースを抵抗７３，７
４に、コレクタを抵抗７５にそれぞれ接続する。

抵抗７３．７４はトランジスタ７５と電源端子゛７２と
の間の電圧を分圧し、それをトランジスタ７１のベース
に供給する働きをする。

トランジスタ７６のコレクタは定電流端子７７に、エミ
ッタはアース端子７８に、そしてベースは抵抗７９．８
０にそれぞれ接続する。抵抗７つ。

８０は、トランジスタ７１とアース端子７８との間の電
圧を分圧してトランジスタ７６のベースに入力する働き
をする。

トランジスタ７５のコレクタは抵抗７４に、ベースは入
力端子８１に、そしてエミッタは゛？−ス端子７８にそ
れぞれ接続する。

以上により電流源５１を得ることができる。

第５図の実施例によれば、電流源５２から抵抗３３に供
給した電流を電流源５１により吸い取っているから、入
力端子Ａ側に影響を与えることがないという効果を得る
ことができる。

第８図は本発明のさらに別の一実施例で、Ｍ　Ｏ８１，
２、オペアンプ１１及び抵抗３］、３２は同じであるが
、Ｍ　ＯＳ　ｌのゲートに光伝導性素子８５、オペアン
プ１１の出力端子に発光ダイオード８６を設けである。

今、検出電流ＩＮが流れているとすると、第１図の場合
と同様に抵抗３１にも電流ｒｓＮが流れ、発光ダイオー
ド８６が発光する。そうすると、光伝導性素子８５がこ
の発光ダイオード８６からの光を受けて電圧を発生する
。この光伝導性素子８５は光に比例した電圧を発生する
ので、検出電流Ｉ□に応じて光伝導性素子８５に発生す
る電圧を制御することができる。

これによりＭＯ５１，２のゲート・ソース間電圧を等し
く設定できるので、電流検出精度の向上を図ることがで
きる。

第８図に示した光伝導性素子８５はＣｄＳｅ　（カドミ
ウムセレン）等で実現できる。

本実施例では、電流検出側とゲート側とを電気的に絶縁
できる効果をもつ。

第９図に本発明の他の実施例を示す。

この第９図の実施例は、第１図の実施例に電流制限回路
を付加したもので、ＭＯ３Ｌ、２、オペアンプ１１、ト
ランジスタ２１、抵抗３１，３２゜３３は第１図の実施
例と同様である。

ＭＯ８３は、抵抗３４と共にＭＯ８２のゲート・ドレイ
ン間電圧を抵抗３２の電圧降下に応じて制御し、これに
より電流制限作用を行なう。しかして、この実施例によ
れば、電流制限機能をもたせても、抵抗３１，３２．３
３には常に電流ｕＭが流れるため、電流検出精度が低下
することはない。

ところで、以上の実施例では、主素子と副素子となる半
導体素子としてＭＯＳＦＥＴを用いているが、これらの
素子はＭＯＳＦＥＴに限らないことはいうまでもなく、
第１０図にバイポーラトランジスタを用いた実施例を、
そして第１１図に絶縁ゲート形バイポーラトランジスタ
（ＩＧＢＴ）を用いた実施例について、それぞれ示す。

まず、第１０図において、２０１が電流制御用の主素子
となるバイポーラトランジスタ、２０２は電流検出用の
副素子となるバイポーラトランジスタ、２０３は電流制
限用のバイポーラトランジスタであり、その他は第９図
の実施例と同じである。

次に、第１１図において、１０１は電流制御用の主素子
となるＩＧＢＴ、１０２は電流検出用の副素子となるＩ
ＧＢＴ、それに１０３は電流制限用のＩＧＢＴであり、
その他は第９図の実施例と同じである。

従って、これら第１０図及び第１１図の実施例によって
も、第９図の実施例と同様に各トランジスタのベース・
エミッタ間電圧酸いはゲート・エミッタ間電圧を等しく
できるので、高精度の電流検出を容易に得ることができ
るうえ、第１０図の実施例では、全ての半導体素子がバ
イポーラトランジスタなので、バイポーラプロセスで全
回路のＩＣ化が可能になり、容易に歩留まりの向上が得
られるという効果があり、他方、第１１図の実施例によ
れば、大電流を対象とした制御回路への適用が容易であ
るという効果がある。

第１２図は、さらに本発明の一実施例で、この実施例が
特徴とする点は、副素子と直列に接続される電流検出用
の抵抗に代えて、バイポーラトランジスタの導通抵抗を
使用した点にあり、図において、２０５がこのためのト
ランジスタである。

そして、このトランジスタ２０５で電流工。を検出し、
これと同じ電流工、をトランジスタ２０６のコレクタに
流し、この電流を検出電流として利用するのである。

トランジスタ２０５のコレクタ・エミッタ間電圧降下は
、常に抵抗３２の電圧降下と等しくされるから、抵抗３
２と３３の抵抗値を同じ値にすることにより、この抵抗
３３の両端に、トランジスタ２０５のコレクタ・エミッ
タ間電圧降下に等しい電圧を発生させることができ、ト
ランジスタ２０１と２０２のベース・エミッタ間電圧の
差を無くし、高精度の電流検出を容易に得ることができ
る。

そして、この実施例によれば、電流検出に抵抗を用いな
いで済むので、温度特性が改善され、さらに精度の向上
を得ることができる。

［発明の効果］ 本発明によれば、電流制御用の主半導体素子と、電流検
出用の副半導体素子との動作条件を充分に等しくするこ
とができるから、高精度の電流検出を容易に得ることが
できる。

【図面の簡単な説明】

第１図は本発明による半導体素子用電流検出回路の一実
施例を示す回路図、第２図は従来例を示す回路図、第３
図は本発明の詳細な説明する回路図、第４図はオペアン
プの一例を示す回路図、第５図は本発明の他の一実施例
を示す回路図、第６図及び第７図はそれぞれ電流源の一
実施例を示す回路図、第８図は光結合素子を用いた本発
明の一実施例を示す回路図、第９図は電流制限機能を付
加した本発明の一実施例を示す回路図、第１０図はバイ
ポーラトランジスタによる本発明の一実施例を示す回路
図、第１１図は絶縁ゲート形バイポーラトランジスタに
よる本発明の一実施例を示す回路図、第１２図は電流検
出用の抵抗としてトランジスタのオン抵抗を用いた本発
明の一実施例を示す回路図である。 １・・・・・・ＭＯＳＦＥＴからなる電流制御用の主半
導体素子、２・・・・ＭＯＳＦＥＴからなる電流検出用
の副半導体素子、」１・・・・・・オペアンプ、２１・
・・・・増幅素子となるＮＰＮトランジスタ、３１・・
・・・・電流検出用抵抗、３２，３３・・・・・・抵抗
。 第１図 第２区 １　ＭＯＳ　ＦＥＴかうクラ覚液栄じ卸用ｊ主キ瘍悸算
シ２　’９Ｍ　Ｏ３ＦＥ　Ｔ　Ｔ　’ｙＱ’ｐ　％＞＆
Ｊｔｋ　Ｍ　ｎ　Ｋ−’ｋ＜’ｍ５１１オヤ了ン：７−
　　　　　　　　　２１：１椙膏ンび；つＮＰＮレフン
ジχ夕３１を喰を亀詠仇　　　３２，３３準乳第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 月 図 第 １２図

Claims (1)

1. 【特許請求の範囲】 １、電流制御用半導体素子に流れる電流を、この半導体
   素子に並列接続され、同一の制御信号が供給される電流
   検出用半導体素子に直列に接続した電流検出用抵抗器の
   電圧降下により検出する方式の電流検出回路において、
   上記電流検出用抵抗器の電圧降下に追従して、それに等
   しい電圧を発生する可変電圧源を設け、この可変電圧源
   が発生する電圧を上記電流制御用半導体素子及び電流検
   出用半導体素子の少なくとも一方の制御信号に、所定の
   極性で重畳させるように構成したことを特徴とする半導
   体素子用電流検出回路。 ２、請求項１の発明において、上記可変電圧源が、上記
   電流制御用半導体素子及び電流検出用半導体素子のいず
   れか一方の制御信号経路に直列接続した抵抗器と、この
   抵抗器に流れる電流を上記電流検出用抵抗器の電圧降下
   に応じて制御する演算増幅回路とで構成されていること
   を特徴とする半導体素子用電流検出回路。 ３、請求項２の発明において、上記抵抗器が光結合素子
   の出力側光抵抗素子であり、この光結合素子が上記演算
   増幅回路の出力で動作するように構成されていることを
   特徴とする半導体素子用電流検出回路。