JPH0752403B2 - データ転送方法及びその装置 - Google Patents
データ転送方法及びその装置Info
- Publication number
- JPH0752403B2 JPH0752403B2 JP63221851A JP22185188A JPH0752403B2 JP H0752403 B2 JPH0752403 B2 JP H0752403B2 JP 63221851 A JP63221851 A JP 63221851A JP 22185188 A JP22185188 A JP 22185188A JP H0752403 B2 JPH0752403 B2 JP H0752403B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- communication bus
- significant length
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の情報処理装置間で通信母線を介してデ
ータをパラレル方式で転送するに好適なデータ転送方法
及びその装置に関する。
ータをパラレル方式で転送するに好適なデータ転送方法
及びその装置に関する。
通信母線を介したデータのパラレル転送では、通信母線
の容量（ビット数）が決まっているので、１回の動作で
転送できるデータの量（バイト数）が制限される。した
がって、その制限を越えるような有意な長さをもったデ
ータ（以下、有意長データと称する）を転送する場合は
１回の動作で転送することができない。そこで、従来
は、有意長データを通信母線の容量に応じて複数に分割
し、この分割されてなるブロックデータを単位として転
送することが行われている。（例えば、特開昭62−2173
40号公報）。
の容量（ビット数）が決まっているので、１回の動作で
転送できるデータの量（バイト数）が制限される。した
がって、その制限を越えるような有意な長さをもったデ
ータ（以下、有意長データと称する）を転送する場合は
１回の動作で転送することができない。そこで、従来
は、有意長データを通信母線の容量に応じて複数に分割
し、この分割されてなるブロックデータを単位として転
送することが行われている。（例えば、特開昭62−2173
40号公報）。
上記公報の技術によれば、正しいデータ転送が行われた
か否かを判断する必要がある。例えば、データ記憶手段
から有意長データを読出す場合に、データ記憶手段への
アクセス周期を一定にして２回の読出しを行い、その読
出したデータを照合して一致しているか否かにより、正
しい転送がなされたか否かを検証するようにしなければ
ならない。
か否かを判断する必要がある。例えば、データ記憶手段
から有意長データを読出す場合に、データ記憶手段への
アクセス周期を一定にして２回の読出しを行い、その読
出したデータを照合して一致しているか否かにより、正
しい転送がなされたか否かを検証するようにしなければ
ならない。
したがって、上記公報の技術では、データ記憶手段に対
してランダム（非同期）にアクセスをすることができな
いという問題がある。また、データ照合をやめて、ラン
ダムにアクセスするようにすると、有意長データの内容
が間違ったものが転送されるおそれがある。
してランダム（非同期）にアクセスをすることができな
いという問題がある。また、データ照合をやめて、ラン
ダムにアクセスするようにすると、有意長データの内容
が間違ったものが転送されるおそれがある。
また、照合のために２回の読出しが必要であることか
ら、データ転送の高速化が制約されるという問題があ
る。
ら、データ転送の高速化が制約されるという問題があ
る。
一方、コンピュータシステム相互間でデータ転送する場
合には、データ記憶手段に対して同一時に発生するアク
セス要求をフラグによって制御しているが、ブラグがセ
ットされてないことを確認してからフラグをセットする
までの間に、他のアクセス要求が入ると両方ともアクセ
ス可能となることがあり、誤動作するおそれがある。
合には、データ記憶手段に対して同一時に発生するアク
セス要求をフラグによって制御しているが、ブラグがセ
ットされてないことを確認してからフラグをセットする
までの間に、他のアクセス要求が入ると両方ともアクセ
ス可能となることがあり、誤動作するおそれがある。
また、フラグ制御処理の時間が必要となり、データ転送
の高速化が制約される。
の高速化が制約される。
なお、この種のデータ転送として、特開昭49−131742号
公報、実開昭51−86936号公報に記載されているものが
挙げられる。しかし、これらのデータ転送方法において
は、単一のCPUと単一の記憶部との間でデータ転送する
際にデータを分割して転送することについては配慮され
ているが、非同期で動作する複数の情報処理装置間で、
データバスの容量より大きい容量の有意長データを正確
に送受信することについては配慮されていない。
公報、実開昭51−86936号公報に記載されているものが
挙げられる。しかし、これらのデータ転送方法において
は、単一のCPUと単一の記憶部との間でデータ転送する
際にデータを分割して転送することについては配慮され
ているが、非同期で動作する複数の情報処理装置間で、
データバスの容量より大きい容量の有意長データを正確
に送受信することについては配慮されていない。
本発明の目的は、非同期で動作する複数の情報処理装置
間で、通信母線の容量より大きい容量の有意長データを
正確に転送することができるデータ転送方法及びその装
置を提供することにある。
間で、通信母線の容量より大きい容量の有意長データを
正確に転送することができるデータ転送方法及びその装
置を提供することにある。
上記目的を達成するために、本発明は、通信母線に接続
された情報処理装置と他の通信母線に接続された他の情
報処理装置間で、該通信母線の容量よりも長いデータ長
を有する有意長データを、該情報処理装置が接続されて
いる該通信母線を介して、該通信母線間に接続されたデ
ータ記憶手段に入出力することにより転送することを含
んでなるデータ転送方法において、前記データ記憶手段
に書き込むときは、前記通信母線を介して転送されてく
るデータを一部又は全て一旦蓄積して有意長データを形
成した後、一括して書き込み、読み出すときは、前記デ
ータ記憶手段に格納されている有意長データを一括して
読み出して該データの一部又は全部を一旦蓄積した後、
順次前記通信母線に出力することにより前記情報処理装
置間で非同期で有意長データを転送することを特徴とす
るデータ転送方法を採用したものである。
された情報処理装置と他の通信母線に接続された他の情
報処理装置間で、該通信母線の容量よりも長いデータ長
を有する有意長データを、該情報処理装置が接続されて
いる該通信母線を介して、該通信母線間に接続されたデ
ータ記憶手段に入出力することにより転送することを含
んでなるデータ転送方法において、前記データ記憶手段
に書き込むときは、前記通信母線を介して転送されてく
るデータを一部又は全て一旦蓄積して有意長データを形
成した後、一括して書き込み、読み出すときは、前記デ
ータ記憶手段に格納されている有意長データを一括して
読み出して該データの一部又は全部を一旦蓄積した後、
順次前記通信母線に出力することにより前記情報処理装
置間で非同期で有意長データを転送することを特徴とす
るデータ転送方法を採用したものである。
また、本発明は、通信母線に接続された情報処理装置と
他の通信母線に接続された他の情報処理装置間で、該通
信母線の容量よりも長いデータ長を有する有意長データ
を、該情報処理装置が接続されている該通信母線を介し
て、該通信母線間に接続されたデータ記憶手段に入出力
することにより転送することを含んでなるデータ転送装
置において、前記通信母線と前記データ記憶手段の間に
入出力データを一旦蓄積した後に転送する転送処理手段
を設け、前記転送処理手段は、前記通信母線のデータバ
スのデータ長を単位として前記有意長データを整数Ｎ個
に分割してなる複数のブロックデータのうち少なくとも
Ｎ−１個のブロックデータを一旦蓄積する一時記憶手段
と、前記データ記憶手段に前記有意長データを書き込む
ときは、少なくともＮ−１個のブロックデータを前記一
時記憶手段に蓄積し、Ｎ個目のブロックデータが前記通
信母線から転送されて、前記有意長データが形成できた
時点で前記有意長データを前記有意長データと同じ容量
のデータバスを介して一括して前記データ記憶手段に書
き込み、前記データ記憶手段から前記有意長データを読
み出すときは、前記有意長データを前記有意長データと
同じ容量のデータバスを介して一括して前記データ記憶
手段から読み出し、少なくともＮ−１個のブロックデー
タを前記一時記憶手段に蓄積し、Ｎ個のブロックデータ
を前記通信母線に順次転送する一時記憶制御手段を設け
ることにより前記情報処理装置間で非同期で有意長デー
タを転送することを特徴とするデータ転送装置を構成し
たものである。
他の通信母線に接続された他の情報処理装置間で、該通
信母線の容量よりも長いデータ長を有する有意長データ
を、該情報処理装置が接続されている該通信母線を介し
て、該通信母線間に接続されたデータ記憶手段に入出力
することにより転送することを含んでなるデータ転送装
置において、前記通信母線と前記データ記憶手段の間に
入出力データを一旦蓄積した後に転送する転送処理手段
を設け、前記転送処理手段は、前記通信母線のデータバ
スのデータ長を単位として前記有意長データを整数Ｎ個
に分割してなる複数のブロックデータのうち少なくとも
Ｎ−１個のブロックデータを一旦蓄積する一時記憶手段
と、前記データ記憶手段に前記有意長データを書き込む
ときは、少なくともＮ−１個のブロックデータを前記一
時記憶手段に蓄積し、Ｎ個目のブロックデータが前記通
信母線から転送されて、前記有意長データが形成できた
時点で前記有意長データを前記有意長データと同じ容量
のデータバスを介して一括して前記データ記憶手段に書
き込み、前記データ記憶手段から前記有意長データを読
み出すときは、前記有意長データを前記有意長データと
同じ容量のデータバスを介して一括して前記データ記憶
手段から読み出し、少なくともＮ−１個のブロックデー
タを前記一時記憶手段に蓄積し、Ｎ個のブロックデータ
を前記通信母線に順次転送する一時記憶制御手段を設け
ることにより前記情報処理装置間で非同期で有意長デー
タを転送することを特徴とするデータ転送装置を構成し
たものである。
前記データ転送装置において、前記転送処理手段は前記
データ記憶手段に対して書き込み用と読み出し用とに区
分されていることを特徴とする。
データ記憶手段に対して書き込み用と読み出し用とに区
分されていることを特徴とする。
上記手段によれば、データバスとデータ記憶手段との間
に転送処理手段を設けてデータ記憶手段への読み書きに
応じてデータを一時的に記憶するようにしているので、
データ記憶手段に対しては、常に有意長データ単位でア
クセスできることになる。従って、フラグ制御やデータ
照合を行うことなく、正しいデータをランダムアクセス
により転送することができる。
に転送処理手段を設けてデータ記憶手段への読み書きに
応じてデータを一時的に記憶するようにしているので、
データ記憶手段に対しては、常に有意長データ単位でア
クセスできることになる。従って、フラグ制御やデータ
照合を行うことなく、正しいデータをランダムアクセス
により転送することができる。
以下、本発明を実施例に基づいて説明する。
第１図に本発明を適用してなる一実施例のデータ転送装
置の主要部構成を示す。本実施例は、データ記憶手段１
と２本の通信母線2,3を介してデータ転送するものに適
用したものであり、それらデータ記憶手段１と通信母線
2,3の間にそれぞれ転送処理手段4,5が挿入接続されてい
る。
置の主要部構成を示す。本実施例は、データ記憶手段１
と２本の通信母線2,3を介してデータ転送するものに適
用したものであり、それらデータ記憶手段１と通信母線
2,3の間にそれぞれ転送処理手段4,5が挿入接続されてい
る。
データ記憶手段１は双方向からアクセス可能なものであ
り、転送処理手段4,5を介して双方向にデータ転送可能
とされている。
り、転送処理手段4,5を介して双方向にデータ転送可能
とされている。
通信母線2,3は例えば、汎用のマルチバスが適用され、
図示していないコンピュータシステムなどの情報処理装
置に接続可能とされている。
図示していないコンピュータシステムなどの情報処理装
置に接続可能とされている。
転送処理装置４と５は同一の構成とされており、以下説
明を簡単にするため、転送処理装置４を中心に説明す
る。転送処理装置４は２つの一時記憶手段6a、6bと一時
記憶制御手段８から成っている。
明を簡単にするため、転送処理装置４を中心に説明す
る。転送処理装置４は２つの一時記憶手段6a、6bと一時
記憶制御手段８から成っている。
通信母線２はデータバス11とアドレスバス12と制御線13
を介して一時記憶制御手段８に接続されている。一時記
憶制御手段８はデータバス14と制御線15a,bを介して一
時記憶手段6a,bに接続されているとともに、アドレスバ
ス16と制御線17を介してデータ記憶手段１に接続されて
いる。また、一時記憶手段6a,bはデータバス18を介して
データ記憶手段１に接続されている。
を介して一時記憶制御手段８に接続されている。一時記
憶制御手段８はデータバス14と制御線15a,bを介して一
時記憶手段6a,bに接続されているとともに、アドレスバ
ス16と制御線17を介してデータ記憶手段１に接続されて
いる。また、一時記憶手段6a,bはデータバス18を介して
データ記憶手段１に接続されている。
各バスの容量と一時記憶手段6a,bの容量と個数は有意長
データのデータ長と通信母線2,3のデータバス容量に応
じて定められる。例えば、通信母線2,3の容量を16ビッ
ト（２バイト）とし、有意長データを32ビット（４バイ
ト）とする。この場合、有意長データは２バイトからな
る２つのブロックデータに分割して通信母線2,3を転送
されることになる。そこで、一時記憶手段6a,6bはそれ
ぞれ２バイト容量としている。すなわち、分割されたブ
ロックデータを全て一旦蓄積可能な容量、個数を選定す
る。したがって、データバス11と14は16ビットとされて
いる。また、データ記憶手段１では有意長データの状態
で取り扱われるので、データバス18は32ビットとされ、
そのうちの16ビットづつが一時記憶手段6a,6bに接続さ
れている。なお、アドレスバス12と16はそれぞれ20又は
24ビットとされている。制御線13と17,15a,bはデータ記
憶手段１又は一時記憶手段6a,bに対する読出し又は書込
みの制御信号等用である。
データのデータ長と通信母線2,3のデータバス容量に応
じて定められる。例えば、通信母線2,3の容量を16ビッ
ト（２バイト）とし、有意長データを32ビット（４バイ
ト）とする。この場合、有意長データは２バイトからな
る２つのブロックデータに分割して通信母線2,3を転送
されることになる。そこで、一時記憶手段6a,6bはそれ
ぞれ２バイト容量としている。すなわち、分割されたブ
ロックデータを全て一旦蓄積可能な容量、個数を選定す
る。したがって、データバス11と14は16ビットとされて
いる。また、データ記憶手段１では有意長データの状態
で取り扱われるので、データバス18は32ビットとされ、
そのうちの16ビットづつが一時記憶手段6a,6bに接続さ
れている。なお、アドレスバス12と16はそれぞれ20又は
24ビットとされている。制御線13と17,15a,bはデータ記
憶手段１又は一時記憶手段6a,bに対する読出し又は書込
みの制御信号等用である。
このように構成される第１図実施例の動作を、上記具体
例を例にとって、次に説明する。まず、通信母線２を介
して送られてくるデータをデータ記憶手段１に書込む場
合について説明する。通信母線２を通して第２図に示す
ようなタイミングで制御信号、アドレス信号、データ信
号が送られてくる。一時記憶手段８は制御信号の内容
（書込み信号）に応じ、かつアドレス信号に対応したデ
ータ記憶手段１のアドレス領域にアクセスを制御する。
このとき、一時記憶制御手段８はアドレス信号の下位の
２ビット目の内容により一時記憶手段6a又は6bを選択
し、同３ビット目の内容でデータ記憶手段１のアドレス
領域を選択する。そして、一時記憶制御手段８は通信母
線２から送られてくる最初のブロックデータを一時記憶
手段6aに格納し、次のブロックデータを一時記憶手段6b
に一旦格納する。このようにして、有意長データに対応
する全てのブロックデータが揃ったことを検知したと
き、データ記憶手段１へのアクセス権を得る。そして、
一時記憶制御手段８は一時記憶手段6a,6bの内容を一括
してデータ記憶手段１の該当アドレス領域に転送して書
込ませ、その後アクセス権を放す。なお、有意長データ
を構成する最後のブロックデータを一旦蓄積する一時記
憶手段（第１図例では6b）は、バッファによりデータを
受けるだけのものでよい。
例を例にとって、次に説明する。まず、通信母線２を介
して送られてくるデータをデータ記憶手段１に書込む場
合について説明する。通信母線２を通して第２図に示す
ようなタイミングで制御信号、アドレス信号、データ信
号が送られてくる。一時記憶手段８は制御信号の内容
（書込み信号）に応じ、かつアドレス信号に対応したデ
ータ記憶手段１のアドレス領域にアクセスを制御する。
このとき、一時記憶制御手段８はアドレス信号の下位の
２ビット目の内容により一時記憶手段6a又は6bを選択
し、同３ビット目の内容でデータ記憶手段１のアドレス
領域を選択する。そして、一時記憶制御手段８は通信母
線２から送られてくる最初のブロックデータを一時記憶
手段6aに格納し、次のブロックデータを一時記憶手段6b
に一旦格納する。このようにして、有意長データに対応
する全てのブロックデータが揃ったことを検知したと
き、データ記憶手段１へのアクセス権を得る。そして、
一時記憶制御手段８は一時記憶手段6a,6bの内容を一括
してデータ記憶手段１の該当アドレス領域に転送して書
込ませ、その後アクセス権を放す。なお、有意長データ
を構成する最後のブロックデータを一旦蓄積する一時記
憶手段（第１図例では6b）は、バッファによりデータを
受けるだけのものでよい。
次に、通信母線２を介して要求されたデータをデータ記
憶手段１から読出す場合について説明する。読出し時も
第２図と同様の信号が通信母線２から入力される。これ
に応動して、一時記憶制御手段８は、データ記憶手段１
に対しアクセス権を得て、該当するアドレス領域の有意
長データの読出し信号を出し、これにより読出される有
意長データのうち、前記最初のブロックデータに対応す
るデータを一時記憶手段6aに、残りのブロックデータに
対応するデータを一時記憶手段6bに、それぞれ分割して
一旦格納させる。そして、アクセス権を放すとともに、
一時記憶手段6a,6bのブロックデータを順次通信母線２
に送出する。
憶手段１から読出す場合について説明する。読出し時も
第２図と同様の信号が通信母線２から入力される。これ
に応動して、一時記憶制御手段８は、データ記憶手段１
に対しアクセス権を得て、該当するアドレス領域の有意
長データの読出し信号を出し、これにより読出される有
意長データのうち、前記最初のブロックデータに対応す
るデータを一時記憶手段6aに、残りのブロックデータに
対応するデータを一時記憶手段6bに、それぞれ分割して
一旦格納させる。そして、アクセス権を放すとともに、
一時記憶手段6a,6bのブロックデータを順次通信母線２
に送出する。
同様にして、転送処理手段５についても、通信母線３と
データ記憶手段１との間のデータ転送がなされる。
データ記憶手段１との間のデータ転送がなされる。
以上説明したように、第１図実施例によれば、転送処理
手段４又は５を設け、これに一旦有意長データの形で蓄
積してから、データ記憶手段１に書込む一方、通信母線
２又は３に出力するようにしていることから、転送デー
タの照合をしなくても、正しいデータ転送が行え、転送
処理が高速化される。また、データ転送に係る情報処理
装置間でアクセス周期の同期をとる必要がないので、ラ
ンダムアクセスが可能となる。
手段４又は５を設け、これに一旦有意長データの形で蓄
積してから、データ記憶手段１に書込む一方、通信母線
２又は３に出力するようにしていることから、転送デー
タの照合をしなくても、正しいデータ転送が行え、転送
処理が高速化される。また、データ転送に係る情報処理
装置間でアクセス周期の同期をとる必要がないので、ラ
ンダムアクセスが可能となる。
また、データ記憶手段１に書込み・読出しのアクセスを
する場合に、相手側の情報処理装置のアクセスの有無を
考慮する必要がないので、互いに任意のタイミングでデ
ータ記憶手段１にアクセスできる。これによって、フラ
グ制御が不要になることから、フラグ制御に起因する誤
動作を排除でき、かつフラグ制御処理に必要な時間だけ
高速化できる。
する場合に、相手側の情報処理装置のアクセスの有無を
考慮する必要がないので、互いに任意のタイミングでデ
ータ記憶手段１にアクセスできる。これによって、フラ
グ制御が不要になることから、フラグ制御に起因する誤
動作を排除でき、かつフラグ制御処理に必要な時間だけ
高速化できる。
なお、第３図にフラグ制御によるデータ転送のフローチ
ャートを、第４図に第１図実施例によるデータ転送のフ
ローチャートを対比して示す。フラグ制御による場合
は、ステップ51で読出し・書込みフラグ（R/Wフラグ）
をチェックし、フラグがセットされていない（YES）場
合はステップ52でフラグをセットし、これにより相手の
アクセスを禁止する。そして、ステップ53で読出し・書
込みを実行した後、ステップ54でR/Wフラグをリセット
して相手のアクセスを許可するようにしているのであ
る。ここで、ステップ51の判定がYESであったとき、ス
テップ52でR/Wフラグをセットするまでの間に相手側か
らアクセス要求が入ると、これに対してもYESとなり、
双方の情報処理装置がデータ記憶手段にアクセスしてし
まうことがある。この場合に、双方のアクセスが共に読
出しであれば特に問題とならないが、少なくとも一方が
書込みの場合はデータの誤転送が生ずるおそれがあるの
である。これに対し、本実施例のデータ転送手段によれ
ば、第４図に示すように相手側のアクセスを考慮する必
要がないのである。
ャートを、第４図に第１図実施例によるデータ転送のフ
ローチャートを対比して示す。フラグ制御による場合
は、ステップ51で読出し・書込みフラグ（R/Wフラグ）
をチェックし、フラグがセットされていない（YES）場
合はステップ52でフラグをセットし、これにより相手の
アクセスを禁止する。そして、ステップ53で読出し・書
込みを実行した後、ステップ54でR/Wフラグをリセット
して相手のアクセスを許可するようにしているのであ
る。ここで、ステップ51の判定がYESであったとき、ス
テップ52でR/Wフラグをセットするまでの間に相手側か
らアクセス要求が入ると、これに対してもYESとなり、
双方の情報処理装置がデータ記憶手段にアクセスしてし
まうことがある。この場合に、双方のアクセスが共に読
出しであれば特に問題とならないが、少なくとも一方が
書込みの場合はデータの誤転送が生ずるおそれがあるの
である。これに対し、本実施例のデータ転送手段によれ
ば、第４図に示すように相手側のアクセスを考慮する必
要がないのである。
なお、第１図実施例では、有意長データを２個のブロッ
クデータに分割した例について説明したが、整数Ｎ個の
ブロックデータからなる有意長データに適用する場合
は、一時記憶手段６をＮ個設ければよい。
クデータに分割した例について説明したが、整数Ｎ個の
ブロックデータからなる有意長データに適用する場合
は、一時記憶手段６をＮ個設ければよい。
第５図に本発明の他の実施例を示す。本実施例は、一本
の通信母線２を介してデータ転送する装置に適用した例
を示すものであり、データ記憶手段１に対して一方向の
みからアクセスするものである。この実施例の動作は第
１図実施例と同様であるから説明を省略する。
の通信母線２を介してデータ転送する装置に適用した例
を示すものであり、データ記憶手段１に対して一方向の
みからアクセスするものである。この実施例の動作は第
１図実施例と同様であるから説明を省略する。
第６図は、本発明のさらに他の実施例を示すものであ
り、第１図実施例と異なる点は、転送処理手段を書込み
用4W,5Wと読出し用4R,5Rに区分して別々に設けたことに
ある。
り、第１図実施例と異なる点は、転送処理手段を書込み
用4W,5Wと読出し用4R,5Rに区分して別々に設けたことに
ある。
第７図は、本発明のさらに他の実施例を示すものであ
り、第６図実施例と同一機能・構成のものには同一符号
を付して説明を省略する。第６図実施例と異なる点は、
データ記憶手段１がブロックデータに対応させて1a,1b
に区分されている他、転送処理手段4W,5W,4R,5Rの内部
の一時記憶手段の構成が異なる。すなわち、各一時記憶
手段26W,26R,27W,27RはＮ個のブロックデータからなる
有意長データの（Ｎ−１）個のブロックデータを一旦蓄
積する容量を有しており、Ｎ個目のブロックデータは信
号発生手段28W,28R,29R,29Wを介して転送されるように
なっている。
り、第６図実施例と同一機能・構成のものには同一符号
を付して説明を省略する。第６図実施例と異なる点は、
データ記憶手段１がブロックデータに対応させて1a,1b
に区分されている他、転送処理手段4W,5W,4R,5Rの内部
の一時記憶手段の構成が異なる。すなわち、各一時記憶
手段26W,26R,27W,27RはＮ個のブロックデータからなる
有意長データの（Ｎ−１）個のブロックデータを一旦蓄
積する容量を有しており、Ｎ個目のブロックデータは信
号発生手段28W,28R,29R,29Wを介して転送されるように
なっている。
ここで、第７図実施例の各部の詳細機能を動作とともに
説明する。本実施例は有意長データの一部（Ｎ−１個）
を一時記憶し、最後のＮ番目のブロックデータは一時記
憶しないで通過されるようにしてものである。図示例は
Ｎ＝２の場合を示している。
説明する。本実施例は有意長データの一部（Ｎ−１個）
を一時記憶し、最後のＮ番目のブロックデータは一時記
憶しないで通過されるようにしてものである。図示例は
Ｎ＝２の場合を示している。
まず、データ記憶手段１にデータを書込む場合につい
て、転送処理手段4Wを例にとって説明する。通信母線２
から書込み要求信号が入力されると、有意長データのう
ち１個目のブロックデータは一時記憶手段26Wに一旦蓄
積され、２個目のブロックデータは信号発生手段28Wに
転送するように構成されている。この信号発生手段28W
はブロックデータが転送されると、このときのみデータ
記憶手段1aへのアクセス権を取得して、一時記憶手段26
Wに書込み指令を出力し、１個目のブロックデータをデ
ータ記憶手段1aに書込ませる。これと同時にデータ記憶
手段1bへのアクセス権をこのときのみ取得して、転送さ
れてきたブロックデータをそのままデータ記憶手段1bに
格納させる。
て、転送処理手段4Wを例にとって説明する。通信母線２
から書込み要求信号が入力されると、有意長データのう
ち１個目のブロックデータは一時記憶手段26Wに一旦蓄
積され、２個目のブロックデータは信号発生手段28Wに
転送するように構成されている。この信号発生手段28W
はブロックデータが転送されると、このときのみデータ
記憶手段1aへのアクセス権を取得して、一時記憶手段26
Wに書込み指令を出力し、１個目のブロックデータをデ
ータ記憶手段1aに書込ませる。これと同時にデータ記憶
手段1bへのアクセス権をこのときのみ取得して、転送さ
れてきたブロックデータをそのままデータ記憶手段1bに
格納させる。
次に、データ記憶手段１からデータを読出す場合につい
て、転送処理手段26Rを例にとって説明する。通信母線
２を介して読出し要求が入力されると、該当アドレスに
対応するデータ記憶手段1aのブロックデータは信号発生
手段28Rに転送されるとともに、データ記憶手段1bのブ
ロックデータは一時記憶手段26Rに一旦蓄積される。な
お、このときのみデータ記憶手段1a,1bへのアクセス権
を取得する。信号発生手段28Rに転送されたブロックデ
ータはそのまま通信母線２に出力され、所定時間後に一
時記憶手段26Rのブロックデータが通信母線２に出力さ
れる。
て、転送処理手段26Rを例にとって説明する。通信母線
２を介して読出し要求が入力されると、該当アドレスに
対応するデータ記憶手段1aのブロックデータは信号発生
手段28Rに転送されるとともに、データ記憶手段1bのブ
ロックデータは一時記憶手段26Rに一旦蓄積される。な
お、このときのみデータ記憶手段1a,1bへのアクセス権
を取得する。信号発生手段28Rに転送されたブロックデ
ータはそのまま通信母線２に出力され、所定時間後に一
時記憶手段26Rのブロックデータが通信母線２に出力さ
れる。
本実施例によれば、第１図又は第６図実施例よりも一時
記憶手段の容量又は個数を少なくできる。
記憶手段の容量又は個数を少なくできる。
第８図に、本発明に係るデータ転送装置を用いてなる情
報処理装置の一実施例図を示す。同図において、第１図
実施例と同一符号を付したものは同一機能・構成を有す
るものである。図示のように、データ転送装置101は２
本の通信母線2,3を介して、それぞれコンピュータシス
テム110と120のデータ転送を第１図実施例と同様に行う
ようになっている。なお、コンピュータシステム110を
第９図に示すようにロボット130のコントローラとして
用い、コンピュータシステム120をパーソナルコンピュ
ータあるいはワークステーションとすることができる。
報処理装置の一実施例図を示す。同図において、第１図
実施例と同一符号を付したものは同一機能・構成を有す
るものである。図示のように、データ転送装置101は２
本の通信母線2,3を介して、それぞれコンピュータシス
テム110と120のデータ転送を第１図実施例と同様に行う
ようになっている。なお、コンピュータシステム110を
第９図に示すようにロボット130のコントローラとして
用い、コンピュータシステム120をパーソナルコンピュ
ータあるいはワークステーションとすることができる。
第10図は、本発明に係るデータ転送装置101を複数組用
いたシステムの一実施例を示すものであり、図におい
て、第１図および第８図と同一符号のものは同一の機能
・構成である。図示のようにそれぞれｎ個のデータ転送
装置101−１〜101−ｎと、通信母線３−１〜３−ｎを有
して構成されている。このような構成によって一つのコ
ンピュータシステムと複数のコンピュータシステム間の
データ転送を行うことができる。この実施例では一対ｎ
のデータ転送としたが、ｎ対１でもｎ対ｎの構成でもよ
い。
いたシステムの一実施例を示すものであり、図におい
て、第１図および第８図と同一符号のものは同一の機能
・構成である。図示のようにそれぞれｎ個のデータ転送
装置101−１〜101−ｎと、通信母線３−１〜３−ｎを有
して構成されている。このような構成によって一つのコ
ンピュータシステムと複数のコンピュータシステム間の
データ転送を行うことができる。この実施例では一対ｎ
のデータ転送としたが、ｎ対１でもｎ対ｎの構成でもよ
い。
本実施例によれば、パーソナルコンピュータ間の通信や
FAX端末、VTR端末等の２以上のコンピュータ間の通信に
おいて、有意な長さのデータを高速かつ正確に転送でき
る。またこれらのコンピュータシステムの通信母線間に
本発明に係るデータ転送装置を接続するだけで、容易に
データ転送を行うことができ、データ転送に拡張性をも
たせることができる効果がある。
FAX端末、VTR端末等の２以上のコンピュータ間の通信に
おいて、有意な長さのデータを高速かつ正確に転送でき
る。またこれらのコンピュータシステムの通信母線間に
本発明に係るデータ転送装置を接続するだけで、容易に
データ転送を行うことができ、データ転送に拡張性をも
たせることができる効果がある。
なお、上述した各実施例において、データ記憶手段１へ
のアクセスは１方向もしくは２方向のみについて説明し
たが、３方向以上からアクセスすることもできる。ま
た、データの有意な長さは固定長、可変長いずれにも適
用できる。
のアクセスは１方向もしくは２方向のみについて説明し
たが、３方向以上からアクセスすることもできる。ま
た、データの有意な長さは固定長、可変長いずれにも適
用できる。
また、データ記憶手段１については、全ての領域に読み
書きできる場合を例にとって説明したが、アクセスする
情報処理装置に対応させて、書込み領域と読出し領域を
制限するものにも適用できる。その制限にあっても、ソ
フトウェア又はハードウェアのいずれでも適用できる。
書きできる場合を例にとって説明したが、アクセスする
情報処理装置に対応させて、書込み領域と読出し領域を
制限するものにも適用できる。その制限にあっても、ソ
フトウェア又はハードウェアのいずれでも適用できる。
以上説明したように、本発明によれば、データ記憶手段
に書き込むときは、通信母線を介して転送されてくるデ
ータの一部又は全部を一旦蓄積して有意長データの形に
した後一括して書込み、読出すときは、データ記憶手段
に格納されている有意長データを一括して読出して該デ
ータの一部又は全部を一旦蓄積した後、前記通信母線に
出力するようにしていることから、データ記憶手段に対
しては、常に有意長データ単位でアクセスできることに
なる。したがって、フラグ制御やデータ照合を行うこと
なく、正しいデータをランダムアクセスにより転送する
ことができる。
に書き込むときは、通信母線を介して転送されてくるデ
ータの一部又は全部を一旦蓄積して有意長データの形に
した後一括して書込み、読出すときは、データ記憶手段
に格納されている有意長データを一括して読出して該デ
ータの一部又は全部を一旦蓄積した後、前記通信母線に
出力するようにしていることから、データ記憶手段に対
しては、常に有意長データ単位でアクセスできることに
なる。したがって、フラグ制御やデータ照合を行うこと
なく、正しいデータをランダムアクセスにより転送する
ことができる。
この結果、データ転送を高速化呼び簡素化できるととも
に、データ転送の信頼性を向上させることができる。
に、データ転送の信頼性を向上させることができる。
第１図は本発明のデータ転送装置の一実施例構成図、第
２図は第１図実施例の動作を説明するための信号のタイ
ムチャート、第３図は第１図実施例の動作を対比説明す
るための従来例のフラグ制御の手順を示すフローチャー
ト、第４図は第１図実施例のデータ転送処理のフローチ
ャート、第５図、第６図及び第７図はそれぞれ本発明の
データ転送装置の他の実施例構成図、第８図と第９図は
それぞれ本発明のデータ転送装置を用いてなる情報処理
装置の実施例図、第10図は本発明のデータ転送装置のさ
らに他の実施例図である。 1,1a,1b……データ記憶手段、 2,3……通信母線、 4,4W,4R,5,5W,5R……転送処理手段、 6,6a,6b,26W,29R,27W,27R……一時記憶手段、８……一
時記憶制御手段、 11,14,18……データバス、 12,16……アドレスバス、 13,15a,15b,17……制御線、 28W,28R,29W,29R……信号発生手段、 101……データ転送手段、 110,120……コンピュータシステム、 130……ロボット。
２図は第１図実施例の動作を説明するための信号のタイ
ムチャート、第３図は第１図実施例の動作を対比説明す
るための従来例のフラグ制御の手順を示すフローチャー
ト、第４図は第１図実施例のデータ転送処理のフローチ
ャート、第５図、第６図及び第７図はそれぞれ本発明の
データ転送装置の他の実施例構成図、第８図と第９図は
それぞれ本発明のデータ転送装置を用いてなる情報処理
装置の実施例図、第10図は本発明のデータ転送装置のさ
らに他の実施例図である。 1,1a,1b……データ記憶手段、 2,3……通信母線、 4,4W,4R,5,5W,5R……転送処理手段、 6,6a,6b,26W,29R,27W,27R……一時記憶手段、８……一
時記憶制御手段、 11,14,18……データバス、 12,16……アドレスバス、 13,15a,15b,17……制御線、 28W,28R,29W,29R……信号発生手段、 101……データ転送手段、 110,120……コンピュータシステム、 130……ロボット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三宅 徳久 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (56)参考文献 特開 昭49−131742（ＪＰ，Ａ) 特開 昭62−1057（ＪＰ，Ａ) 実開 昭51−86936（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】通信母線に接続された情報処理装置と他の
通信母線に接続された他の情報処理装置間で、該通信母
線の容量よりも長いデータ長を有する有意長データを、
該情報処理装置が接続されている該通信母線を介して、
該通信母線間に接続されたデータ記憶手段に入出力する
ことにより転送することを含んでなるデータ転送方法に
おいて、前記データ記憶手段に書き込むときは、前記通
信母線を介して転送されてくるデータを一部又は全て一
旦蓄積して有意長データを形成した後、一括して書き込
み、読み出すときは、前記データ記憶手段に格納されて
いる有意長データを一括して読み出して該データの一部
又は全部を一旦蓄積した後、順次前記通信母線に出力す
ることにより前記情報処理装置間で非同期で有意長デー
タを転送することを特徴とするデータ転送方法。 - 【請求項２】通信母線に接続された情報処理装置と他の
通信母線に接続された他の情報処理装置間で、該通信母
線の容量よりも長いデータ長を有する有意長データを、
該情報処理装置が接続されている該通信母線を介して、
該通信母線間に接続されたデータ記憶手段に入出力する
ことにより転送することを含んでなるデータ転送装置に
おいて、前記通信母線と前記データ記憶手段の間に入出
力データを一旦蓄積した後に転送する転送処理手段を設
け、前記転送処理手段は、前記通信母線のデータバスの
データ長を単位として前記有意長データを整数Ｎ個に分
割してなる複数のブロックデータのうち少なくともＮ−
１個のブロックデータを一旦蓄積する一時記憶手段と、
前記データ記憶手段に前記有意長データを書き込むとき
は、少なくともＮ−１個のブロックデータを前記一時記
憶手段に蓄積し、Ｎ個目のブロックデータが前記通信母
線から転送されて、前記有意長データが形成できた時点
で前記有意長データを前記有意長データと同じ容量のデ
ータバスを介して一括して前記データ記憶手段に書き込
み、前記データ記憶手段から前記有意長データを読み出
すときは、前記有意長データを前記有意長データと同じ
容量のデータバスを介して一括して前記データ記憶手段
から読み出し、少なくともＮ−１個のブロックデータを
前記一時記憶手段に蓄積し、Ｎ個のブロックデータを前
記通信母線に順次転送する一時記憶制御手段を設けるこ
とにより前記情報処理装置間で非同期で有意長データを
転送することを特徴とするデータ転送装置。 - 【請求項３】前記転送処理手段は前記データ記憶手段に
対して書き込み用と読み出し用とに区分されていること
を特徴とする請求項２に記載のデータ転送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221851A JPH0752403B2 (ja) | 1988-09-05 | 1988-09-05 | データ転送方法及びその装置 |
| US07/401,861 US5193150A (en) | 1988-09-05 | 1989-09-01 | Data transfer method, data transfer apparatus and information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63221851A JPH0752403B2 (ja) | 1988-09-05 | 1988-09-05 | データ転送方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0269841A JPH0269841A (ja) | 1990-03-08 |
| JPH0752403B2 true JPH0752403B2 (ja) | 1995-06-05 |
Family
ID=16773181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63221851A Expired - Lifetime JPH0752403B2 (ja) | 1988-09-05 | 1988-09-05 | データ転送方法及びその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5193150A (ja) |
| JP (1) | JPH0752403B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463767A (en) * | 1992-02-24 | 1995-10-31 | Nec Corporation | Data transfer control unit with memory unit fault detection capability |
| GB9802096D0 (en) * | 1998-01-30 | 1998-03-25 | Sgs Thomson Microelectronics | Shared memory access |
| US8341360B2 (en) | 2005-12-30 | 2012-12-25 | Intel Corporation | Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49131742A (ja) * | 1973-04-23 | 1974-12-17 | ||
| JPS5186936U (ja) * | 1975-01-07 | 1976-07-12 | ||
| US4387433A (en) * | 1980-12-24 | 1983-06-07 | International Business Machines Corporation | High speed data interface buffer for digitally controlled electron beam exposure system |
| CA1247248A (en) * | 1984-12-07 | 1988-12-20 | Shouki Yoshida | Transfer control equipment |
| JPS62217340A (ja) * | 1986-03-19 | 1987-09-24 | Yamatake Honeywell Co Ltd | デ−タ読出し方式 |
-
1988
- 1988-09-05 JP JP63221851A patent/JPH0752403B2/ja not_active Expired - Lifetime
-
1989
- 1989-09-01 US US07/401,861 patent/US5193150A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0269841A (ja) | 1990-03-08 |
| US5193150A (en) | 1993-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2575557B2 (ja) | スーパーコンピユータシステム | |
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| KR930016888A (ko) | 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법 | |
| US7069305B2 (en) | Computer system and a data transfer method thereof using remote direct memory access | |
| JPS58217069A (ja) | マルチ・マイクロコンピユ−タの通信方式 | |
| US6742142B2 (en) | Emulator, a data processing system including an emulator, and method of emulation for testing a system | |
| US5895496A (en) | System for an method of efficiently controlling memory accesses in a multiprocessor computer system | |
| JPH0752403B2 (ja) | データ転送方法及びその装置 | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| US5822766A (en) | Main memory interface for high speed data transfer | |
| US7472212B2 (en) | Multi CPU system | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JPH0140432B2 (ja) | ||
| JP2892429B2 (ja) | 入出力制御装置 | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JP2531209B2 (ja) | チャネル装置 | |
| KR0171771B1 (ko) | 컴퓨터 시스템에 있어서 어드레스 버스 잠금 제어장치 | |
| JPH0461388B2 (ja) | ||
| JPH0236443A (ja) | 拡張記憶制御方式 | |
| JPS59106024A (ja) | Ｄｍａ制御装置 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH05216836A (ja) | 処理装置間通信方式 | |
| JPH06131246A (ja) | 共有メモリの非同期アクセス方式 | |
| JPH03265957A (ja) | データ転送方式 |