JPH0753200Y2 - サンプルホールド回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はサンプルホールド回路（以下S/Hと略す。）の
ダイオードブリッジゲート駆動回路の改良に関するもの
である。

〔考案の概要〕

高速のS/Hスイッチゲートは，高速のスイッチング動作
が可能なことから，ダイオードブリッジを使用するのが
一般的である。しかし，これを駆動し,ON/OFF動作させ
るには，正確に差動動作をする差動電流源が必要とな
る。この差動電流源の対称性はS/Hのペデスタル誤差に
直接関係するので,S/Hの精度を上げるには，いかに正確
な差動電流を得るかが鍵となる。実際に差動電流を得る
には差動トランジスタ対が適しているが，どちらかのト
ランジスタが遮断領域から電流が流れはじめるので過渡
的なトランジスタの動作状態の差から対称な電流変化は
得にくい。本考案ではこの対称性の改善手段として，差
動トランジスタ対のエミッタ間にダイオードスイッチを
設け対称性を改善した。これにより，ペデスタル誤差の
小さい高精度なS/Hを実現できる。

〔従来の技術〕

従来技術は，例えば第３図に示す単に差動トランジスタ
対であるQ1,Q2による差動電流源を設けたS/Hがある。入
力信号eiはダイオードブリッジゲート１がONしたときホ
ールドコンデンサCHにチャージされ，その電流はリース
フォロアバッファ２を通して出力電圧e₀₃として端子７
から出力する。また，ダイオードブリッジゲート１がオ
フするとホールドコンデンサCHにチャージされた電圧は
保持される。このとき，ダイオードD3〜D6はONとなって
おり，ダイオードブリッジ１は出力電圧が帰還され出力
電圧を中心に，それぞれダイオードD3,D4,ダイオードD
5,D6の順方向電圧で逆バイアスされるので，ダイオード
ブリッジの寄生容量C₁，C₂による余分な電荷移動が生じ
ないようになっている。前述した差動電流源にあたるト
ランジスタ対Q1,Q2のベースクロック入力3,4はそれぞれ
ECLの正負出力に継がれ，それぞれ正負のパルスで駆動
される。クロック入力３が“H",クロック入力４が“L"
のとき回路はサンプルモードとなり，ダイオードブッリ
ジゲート１に電流が流れオンする。また，クロック入力
３が“L",クロック入力４が“H"のときダイオードブリ
ッジゲート１はオフし，ホールドモードとなる。しか
し，この差動電流源の出力電流：I₃I₄の電流波形（I₃→
オン，I₄→オフになるときの電流変化及びI₃→オフ，I₄
→オンになるときの電流変化は対称にはなりにくい。第
４図に示すように，第３図，クロック入力3,4にサンプ
ルクロックパルス9,10を加えたとき出力電流は波形：
I₃，I₄のように対称にはならない。その結果，非対称な
コモンモード電流がダイオードブリッジゲート１に向っ
て流れ，ホールドコンデンサCHに余分な電荷がチャージ
されることになる。このときの出力電圧は波形e₀₃とな
り，入力電圧ｅに比べてペデスルタル電圧e_pだけオフセ
ットしてしまうことになる。このように差動電流源の電
流の対称性は特にサンプルモードからホールドモードへ
移るときに問題となり,S/Hのペデスタルに関係してい
る。

単純な差動トランジスタ対による差動電流源では，どち
らかのトランジスタが遮断領域から動作開始し，電流が
流れはじめるためトランジスタのダイナミックな特性が
直接の問題となる。

この点に着目した改善例が第５図に示す従来例である。
第５図におけるトランジスタ：Q₁Q₂，Q₅，Q₆はそれぞれ
ダーリントン接続されている。このため，トランジス
タ,Q5,Q6はオン，オフしてもトランジスタ:Q1,Q2はそれ
ぞれ抵抗;R1,R2によってバイアスされており，エミッタ
フォロアとして動作してオフモード（遮断領域）にはな
らない。これにより回路は完全にオフモードにならない
ため，出力電流の立上り部分の対称性は改善され，第６
図の波形：I₅，I₆のようになり，また出力電圧も波形e
₀₅のようになって，ペデスタル電圧e_pも大きく改善され
る。しかし，立上り部以降のはリンギングは大きく，不
安定となりやすい。実装によっては発振の可能性もあり
安定にするのは難しい。

〔考案が解決しようとする課題〕

ここまで述べたように，従来技術では安定にかつ，対称
性良いダイオードブリッジゲート駆動電流を得にくいと
いう欠点があった。本考案は，これらの欠点を解決し，
安定でかつ対称性の良いダイオードブリッジゲート駆動
回路を提供することにある。

〔課題を解決するための手段〕

本考案のサンプルホールド回路において，ダイオードブ
リッジゲートに差動電流を供給するトランジスタ対のエ
ミッタ間にダイオード対を設け，ダイオードによって電
流をスイッチングするようにしたものである。

〔作用〕

その結果，前記トランジスタ対はエミッタフォロアとし
て動作し，遮断領域には入らない。また，前記ダイオー
ドは単に電流スイッチ素子として動作するので動作は安
定し，対称性のよい差動電流；I₁，I₂を得ることができ
る。

〔実施例〕

第１図は本考案の一実施例を示す回路図である。以下こ
の実施例を説明する。なお，同図において，第３図，第
５図と同一符号は同一物を示す。サンプルクロック入力
端子3,4は通常ECLで駆動される。クロック入力端子３が
“H",4が“L"のとき，ダイオードブリッジゲート１に順
方向電流が流れ，サンプルモードとなり，また，逆のと
きはダイオードD3〜D6に順方向電流が流れダイオードブ
リッジゲート１を逆バイアスし，ホールドモードとな
る。ダイオードD1,D2はクロック入力3,4の入力電圧に応
じ交互にオン／オフするが，この時流れる電流は抵抗R3
によって決定される。このときのトランジスタQ1,Q2は
単にダイオードD1,D2のオン／オフを制御する電圧を伝
えるエミッタフォロアとして動作している。トランジス
タQ1,Q2は抵抗R1,R2によって常にバイアスされているの
で遮断領域には至らない。結果，この差動電流源回路の
出力電流I₁，I₂は，第２図の波形：I₁，I₂のようにな
り，対称性が良く安定な波形となる。第５図従来例のト
ランジスタQ₅，Q₆をダイオードに置き換えただけである
が，前者は増幅動作のオン／オフをするのに対し，本実
施例は単に電流をオン／オフするだけなので安定性は向
上する。実際に第５図出力のペデスタル電圧：e_pは第５
図実施例のものに対し,2/3に改善でき，第３図の従来の
実施例に対しては約1/10に改善することができる。

また，第１図本考案の実施例において，ベース接地トラ
ンジスタ:Q3,Q4は，トランジスタQ1,Q2のコレクータベ
ース帰還容量によるミラー効果を低減するためと，ダイ
オードブリッジゲート１とを分離し，かつ，直流電位を
最適化するために設けた。このとき，抵抗:R5〜R8は回
路の直流バイアスを決定している。また，インダクタL₁
はコモンモード電流を阻止するために設け，ペデスタル
をより低減している。

〔考案の効果〕

本考案によれば，単にダイオードスイッチを付加するこ
とのみで安定でかつ対称性の良いダイオードブリッジゲ
ート駆動回路が実現でき，ペデスタル誤差の少ない高精
度な高速S/H回路を実現できる。

【図面の簡単な説明】 第１図は本考案の一実施例を示す回路図，第２図は第１
図の動作を表わす電流電圧波形図，第３図，第５図は従
来例を示す回路図，第４図は第３図の動作を表わす電圧
・電流波形図，第６図は第５図の動作を表わす電圧・電
流波形図である。 1:ダイオードブリッジゲート,2:ソースフォロアバッフ
ァ,3:正サンプルクロック入力,4:負サンプルクロック入
力,5:信号入力,6〜8:信号出力,9:正サンプルクロック電
圧,10:負サンプルクロック電圧。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】スイッチ素子としてダイオードブリッジゲ
   ートを有するサンプルホールド回路において、 ダイオードブリッジゲートを電流駆動する差動電流源
   を、差動トランジスタ対で構成し、該トランジスタの各
   々のコレクタは前記ダイオードブリッジゲートに接続
   し、該トランジスタの各々のベースは各々のサンプルク
   ロックを供給する作動電圧源に接続し、該トランジスタ
   の各々のエミッタは該エミッタに対し同極性方向に接続
   したダイオード対により構成したスイッチを介して互い
   に接続すると共に該エミッタと前記ダイオード対の中点
   は電流源に接続して構成することを特徴とするサンプル
   ホールド回路。